KR20010026744A - Method of manufacturing semiconductor device using hydrogen annealing - Google Patents
Method of manufacturing semiconductor device using hydrogen annealing Download PDFInfo
- Publication number
- KR20010026744A KR20010026744A KR1019990038171A KR19990038171A KR20010026744A KR 20010026744 A KR20010026744 A KR 20010026744A KR 1019990038171 A KR1019990038171 A KR 1019990038171A KR 19990038171 A KR19990038171 A KR 19990038171A KR 20010026744 A KR20010026744 A KR 20010026744A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor substrate
- heat treatment
- oxide film
- silicon surface
- hydrogen
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 58
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 title abstract description 38
- 229910052739 hydrogen Inorganic materials 0.000 title abstract description 38
- 239000001257 hydrogen Substances 0.000 title abstract description 38
- 238000000137 annealing Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 45
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 35
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 34
- 239000010703 silicon Substances 0.000 claims abstract description 34
- 238000000034 method Methods 0.000 claims abstract description 25
- 230000007547 defect Effects 0.000 claims abstract description 22
- 238000010438 heat treatment Methods 0.000 claims description 36
- 230000001590 oxidative effect Effects 0.000 claims description 2
- 238000002955 isolation Methods 0.000 abstract description 2
- 239000000463 material Substances 0.000 description 5
- 239000012535 impurity Substances 0.000 description 4
- 238000011109 contamination Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 238000001556 precipitation Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 238000004148 unit process Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
- H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
- H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Element Separation (AREA)
Abstract
Description
본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히, 반도체 장치의 특성 향상을 위해서 실리콘 내의 결함(defect) 또는 불순물 오염을 제거하는 수소 열처리(hydrogen annealing)를 사용하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of manufacturing a semiconductor device, and more particularly, to a method of using hydrogen annealing to remove defects or impurity contamination in silicon in order to improve characteristics of a semiconductor device.
반도체 기판의 실리콘 표면 내에는 벌크 마이크로 결함(bulk micro defect), 실리콘 석출(silicon precipitation) 또는 불순물 등과 같은 결함이 함유되어 잔존할 수 있다. 이러한 결함은 실리콘 인곳(silicon ingot) 등을 잘라 만들어지는 웨이퍼(wafer) 형태의 반도체 기판 표면에도 발생할 수 있다.In the silicon surface of the semiconductor substrate, defects such as bulk micro defects, silicon precipitation or impurities may be contained and remain. Such defects may also occur on the surface of a semiconductor substrate in the form of a wafer made by cutting silicon ingots or the like.
이와 같은 반도체 기판 상의 결함은 후속의 반도체 기판 상에 형성되는 물질막의 특성을 저하시키는 요인으로 작용할 수 있다. 예를 들어, 반도체 기판 상에 형성되는 게이트 산화막의 특성을 저하시킬 수 있다. 즉, 형성된 게이트 산화막의 전하 특성(charge quality)가 저하될 수 있다.Such defects on the semiconductor substrate may act as a factor of lowering the properties of the material film formed on the subsequent semiconductor substrate. For example, the characteristics of the gate oxide film formed on the semiconductor substrate can be reduced. That is, the charge quality of the formed gate oxide film may decrease.
이를 방지하기 위해서, 게이트 산화막 등과 같은 물질막을 형성하기 이전에, 반도체 기판 상을 수소 열처리하는 방법이 제시되고 있다. 이러한 수소 열처리는 상기한 결함을 큐어링(curing)함으로써, 후속의 게이트 산화막 등의 특성 저하를 방지하는 역할을 한다.In order to prevent this, prior to forming a material film such as a gate oxide film, a method of hydrogen heat treating a semiconductor substrate has been proposed. Such hydrogen heat treatment serves to cure the above defects, thereby preventing subsequent deterioration of characteristics such as a gate oxide film.
그러나, 이러한 수소 열처리는 적어도 1000℃ 이상의 고온에서 이루어지고 있다. 이에 따라, 인곳을 잘라 형성되는 웨이퍼 형태의 반도체 기판을 제조하는 공정인 웨이퍼 제조 공정에서만 이루어질 수 있으며, 반도체 장치를 제조하는 공정에서는 그 높은 공정 온도로 인해서 적용되기가 어렵다. 또한, 이러한 높은 온도에서의 수소 열처리는 일반적으로 수십 분 간에 걸친 오랜 시간 동안 공정이 진행되는 경향이 있다. 이에 따라, 게이트 산화막 형성 공정 등과 같은 반도체 장치를 제조하는 공정에는 적용되기가 더욱 어렵다.However, such hydrogen heat treatment is performed at a high temperature of at least 1000 ° C or higher. Accordingly, it can be made only in the wafer manufacturing process, which is a process of manufacturing a semiconductor substrate in the form of a wafer formed by cutting ingots, and is difficult to apply due to its high process temperature in the process of manufacturing a semiconductor device. In addition, hydrogen heat treatment at such high temperatures generally tends to proceed for decades of long time. Accordingly, it is more difficult to apply to a process for manufacturing a semiconductor device such as a gate oxide film forming process.
본 발명이 이루고자 하는 기술적 과제는, 보다 낮은 온도에서 수소 열처리를 수행할 수 있는 수소 열처리를 사용하는 반도체 장치 제조 방법을 제공하는 데 있다.An object of the present invention is to provide a method for manufacturing a semiconductor device using hydrogen heat treatment that can perform hydrogen heat treatment at a lower temperature.
도 1은 본 발명의 실시예에 의한 수소 열처리를 사용하는 반도체 장치 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도이다.1 is a cross-sectional view schematically illustrating a method of manufacturing a semiconductor device using hydrogen heat treatment according to an embodiment of the present invention.
도 2는 본 발명의 실시예에 의한 수소 열처리를 사용하는 반도체 장치 제조 방법의 효과를 설명하기 위해서 개략적으로 도시한 그래프이다.2 is a graph schematically illustrating the effect of the semiconductor device manufacturing method using the hydrogen heat treatment according to the embodiment of the present invention.
＜주요 부분에 대한 도면의 간단한 설명＞<S Brief Description of Drawings for Main Parts>
100; 반도체 기판.100; Semiconductor substrate.
상기의 기술적 과제를 달성하기 위한 본 발명의 일 관점은, 반도체 기판의 실리콘 표면을 노출한다. 이후에, 10-2Torr 내지 10-9Torr의 높은 진공 상태에서 상기 실리콘 표면 상에 수소를 제공하며 열처리하여 상기 실리콘 표면 내에 존재하는 결함을 큐어링한다.One aspect of the present invention for achieving the above technical problem exposes the silicon surface of the semiconductor substrate. Thereafter, hydrogen is provided on the silicon surface in a high vacuum state of 10 −2 Torr to 10 −9 Torr and heat treated to cure defects present in the silicon surface.
상기 열처리는 대략 650℃ 내지 850℃의 온도에서 이루어질 수 있다. 상기 큐어링 단계 이후에, 상기 실리콘 표면 상을 산화시켜 게이트 산화막을 형성할 수 있다.The heat treatment may be performed at a temperature of about 650 ℃ to 850 ℃. After the curing step, the gate oxide layer may be formed by oxidizing the silicon surface.
본 발명에 따르면, 반도체 기판 상에 발생한 실리콘의 결함 등을 보다 낮은 온도에서의 수소 열처리를 통해서 큐어링할 수 있다. 이에 따라, 결함에 의한 후속에 형성되는 물질막의 특성 저하를 방지할 수 있다.According to the present invention, defects of silicon, etc. generated on the semiconductor substrate can be cured through hydrogen heat treatment at a lower temperature. Thereby, the fall of the characteristic of the material film | membrane formed by the defect can be prevented.
이하, 첨부 도면을 참조하여 본 발명의 실시예를 상세히 설명한다. 그러나, 본 발명의 실시예들은 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 아래에서 상술하는 실시예들로 인해 한정되어지는 것으로 해석되어져서는 안된다. 본 발명의 실시예들은 당업계에서 평균적인 지식을 가진 자에게 본 발명을 보다 완전하게 설명하기 위해서 제공되어지는 것이다. 따라서, 도면에서의 요소의 형상 등은 보다 명확한 설명을 강조하기 위해서 과장되어진 것이며, 도면 상에서 동일한 부호로 표시된 요소는 동일한 요소를 의미한다. 또한, 어떤 층이 다른 층 또는 반도체 기판의 "상"에 있다라고 기재되는 경우에, 상기 어떤 층은 상기 다른 층 또는 반도체 기판에 직접 접촉하여 존재할 수 있고, 또는, 그 사이에 제3의 층이 개재되어질 수 있다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings. However, embodiments of the present invention may be modified in many different forms, and the scope of the present invention should not be construed as being limited by the embodiments described below. Embodiments of the present invention are provided to more completely explain the present invention to those skilled in the art. Accordingly, the shape and the like of the elements in the drawings are exaggerated to emphasize a more clear description, and the elements denoted by the same reference numerals in the drawings means the same elements. In addition, where a layer is described as being "on" another layer or semiconductor substrate, the layer may exist in direct contact with the other layer or semiconductor substrate, or a third layer therebetween. May be interposed.
도 1은 본 발명의 실시예에 의한 수소 열처리를 사용하는 반도체 장치 제조 방법을 설명하기 위해서 개략적으로 도시한 단면도이다.1 is a cross-sectional view schematically illustrating a method of manufacturing a semiconductor device using hydrogen heat treatment according to an embodiment of the present invention.
구체적으로, 실리콘으로 이루어지는 반도체 기판(100)을 적어도 10-2Torr 이하의 높은 진공 상태에 도입한다. 이러한 높은 진공 상태는 고진공일 수록 바람직하며, 10-2Torr 내지 10-9Torr 정도로 유지될 수 있다. 반도체 기판(100)은 실리콘 인곳으로부터 잘려져 형성된 웨이퍼 상태일 수 있으며, 이때, 웨이퍼 상태의 반도체 기판(100)의 실리콘 표면은 진공 상태에 노출된다.Specifically, the semiconductor substrate 100 made of silicon is introduced in a high vacuum state of at least 10 −2 Torr or less. This high vacuum is preferably higher vacuum, and can be maintained at about 10 -2 Torr to 10 -9 Torr. The semiconductor substrate 100 may be in a wafer state formed by cutting from a silicon ingot, and at this time, the silicon surface of the semiconductor substrate 100 in the wafer state is exposed to a vacuum state.
또는, 반도체 기판(100) 상에 물질막이 형성되기 직전 상태의 반도체 기판(100)의 실리콘 표면이 진공 상태에 노출될 수 있다. 예를 들어, 반도체 기판(100) 상에 게이트 산화막(도시되지 않음)을 형성하기 위한 전처리(pretreatment)가 수행된 반도체 기판(100)의 실리콘 표면이 상기한 진공 상태에 노출될 수 있다. 즉, 게이트 산화 공정을 수행하기 이전 상태의 반도체 기판(100)이 상기한 진공 상태에 도입될 수 있다.Alternatively, the silicon surface of the semiconductor substrate 100 in a state immediately before the material film is formed on the semiconductor substrate 100 may be exposed to a vacuum state. For example, the silicon surface of the semiconductor substrate 100 subjected to pretreatment for forming a gate oxide film (not shown) on the semiconductor substrate 100 may be exposed to the vacuum state described above. That is, the semiconductor substrate 100 in a state before performing the gate oxidation process may be introduced into the vacuum state described above.
또는, 반도체 기판(100)에 트렌치(trench;도시되지 않음)가 식각됨에 따라, 노출되는 실리콘 표면이 상기한 진공 상태에 도입될 수 있다. 즉, 트렌치가 형성된 반도체 기판(100)이 상기한 진공 상태에 도입될 수 있다.Alternatively, as a trench (not shown) is etched into the semiconductor substrate 100, the exposed silicon surface may be introduced into the vacuum state described above. That is, the semiconductor substrate 100 in which the trench is formed may be introduced into the vacuum state described above.
또는, 패드 산화막(도시되지 않음)을 형성하기 위한 전처리가 수행된 실리콘 표면이 노출된 반도체 기판(100)이 상기한 진공 상태에 도입될 수 있다. 또는 화학 기계적 연마(Chemical Mechanical Polishing)이 수행된 직후의 반도체 기판(100)이 도입될 수 있다.Alternatively, the semiconductor substrate 100 exposing the silicon surface subjected to the pretreatment for forming the pad oxide film (not shown) may be introduced into the above vacuum state. Alternatively, the semiconductor substrate 100 may be introduced immediately after chemical mechanical polishing is performed.
이하, 본 발명의 실시예에서는 반도체 기판(100)의 실리콘 표면이 진공 상태에 도입되어 노출되는 경우를 예로 들어 설명하지만, 본 발명은 상기한 바와 같은 반도체 장치 제조 방법에 사용되는 각각의 단위 공정 전후에 적용될 수 있다. 즉, 결함의 큐어링이 요구되는 단위 공정에 적용될 수 있다.Hereinafter, in the exemplary embodiment of the present invention, a case where the silicon surface of the semiconductor substrate 100 is introduced and exposed in a vacuum state will be described as an example. Can be applied to In other words, it can be applied to a unit process where curing of defects is required.
한편, 상기한 바와 같은 높은 진공 상태에 도입된 반도체 기판(100)의 실리콘 표면 내에는 불순물의 오염 또는 실리콘의 석출, 벌크 마이크로 결함 등과 같은 결함이 잔존할 수 있다. 이를 제거하기 위해서, 상기한 높은 진공 상태를 유지하며, 상기 노출되는 실리콘 표면에 수소를 제공한다. 이와 함께, 대략 850℃ 이하의 온도 조건으로 열처리를 수행한다. 바람직하게는 대략 650℃ 내지 850℃ 정도의 낮은 온도로 열처리를 수행한다. 이와 같이 대략 수소 열처리를 수행함으로써, 상기한 바와 같은 반도체 기판(100) 상의 결함을 큐어링한다. 한편, 본 발명의 실시예에서는 상기한 바와 같은 수소 열처리를 대략 수분 정도의 시간 동안 수행한다.Meanwhile, defects such as contamination of impurities or precipitation of silicon, bulk micro defects, etc. may remain in the silicon surface of the semiconductor substrate 100 introduced in the high vacuum state as described above. To remove this, the high vacuum is maintained and hydrogen is provided to the exposed silicon surface. At the same time, heat treatment is performed at a temperature condition of approximately 850 ° C or lower. Preferably, the heat treatment is performed at a low temperature of about 650 ° C to 850 ° C. By performing the hydrogen heat treatment in this manner, the defect on the semiconductor substrate 100 as described above is cured. Meanwhile, in the embodiment of the present invention, the hydrogen heat treatment as described above is performed for about a few minutes.
이때, 노출되는 실리콘 표면 내의 실리콘 원자들은 상기한 열처리에 의해서 이동하여 빈 실리콘 자리(vacant silicon site)를 메우게 되고, 또한, 실리콘 표면 내의 불순물 등은 제거된다. 이와 같은 수소 열처리에 의한 큐어링은 상기한 바와 같이 고진공 상태에서 이루어지므로, 상기한 바와 같은 대략 650℃ 내지 850℃ 정도의 낮은 온도에서의 수분 동안의 열처리 시간만으로도 충분한 큐어링이 이루어질 수 있다.At this time, the silicon atoms in the exposed silicon surface are moved by the above heat treatment to fill vacant silicon sites, and impurities in the silicon surface are removed. Since the curing by the hydrogen heat treatment is performed in a high vacuum state as described above, sufficient curing may be achieved even by the heat treatment time for a few minutes at a low temperature of about 650 ° C. to 850 ° C. as described above.
이후에, 큐어링된 반도체 기판(100) 상에 물질막, 예컨대, 게이트 산화막, 패드 산화막 또는 트렌치 채움 절연막 등을 형성한다.Subsequently, a material film, for example, a gate oxide film, a pad oxide film, or a trench fill insulating film, is formed on the treated semiconductor substrate 100.
이와 같은 본 발명의 실시예에 의한 효과는 다음의 도 2에 도시된 후속의 산화막의 전하량 비교에 의해서 보다 명확해진다.Such an effect according to the embodiment of the present invention is made clearer by comparing the charge amount of the subsequent oxide film shown in FIG.
도 2는 수소 열처리가 유무에 따른 반도체 기판 상에 형성된 산화막 내의 전하량을 측정한 결과를 개략적으로 나타낸다.2 schematically shows the result of measuring the amount of charge in the oxide film formed on the semiconductor substrate with or without hydrogen heat treatment.
구체적으로, 반도체 기판 상에 수소 열처리를 생략한 채 산화 공정을 수행하여 산화막을 형성한 참조 시편을 준비하였다. 참조 시편의 산화막 내의 전하량을 반도체 기판 상의 각 부분에서 측정한 결과를 참조 번호 210으로 도시하였다. A는 반도체 기판의 상측 부위(Top)를, B는 중심 부위(Center), C는 하측 부위(Below), D는 좌측 부위(Left), E는 우측 부위(Right), F는 좌상 부위, G는 우상 부위, H는 좌하 부위, I는 우하 부위 및 J는 평균값을 나타낸다. 이에 대한 비교로 본 발명의 실시예에 의한 수소 열처리를 수행한 이후에 반도체 기판 상에 형성한 산화막에 대해서, 산화막 내의 전하량을 측정한 결과를 참조 번호 250으로 도시하였다.Specifically, a reference specimen in which an oxide film was formed by performing an oxidation process without hydrogen heat treatment on a semiconductor substrate was prepared. Reference numeral 210 denotes a result of measuring the amount of charge in the oxide film of the reference specimen in each part on the semiconductor substrate. A is the top of the semiconductor substrate, B is the center, C is the bottom, D is the left, E is the right, F is the top, G Is an upper right part, H is a lower left part, I is a lower right part, and J represents an average value. As a comparison, reference numeral 250 denotes a result of measuring the amount of charge in the oxide film for the oxide film formed on the semiconductor substrate after the hydrogen heat treatment according to the embodiment of the present invention.
참조 번호 250은 참조 번호 210에 비해 전반적으로 낮은 전하량 값을 나타내고 있다. 이로부터, 본 발명의 실시예에 따른 수소 열처리를 수행한 직후에 형성된 산화막 내에는 전하량이 감소된 것을 알 수 있다. 산화막 내의 전하량은 산화막의 질(quality)에 연관되는 변수로 전하량이 높게 측정되면 산화막의 질이 저하된 것을 의미한다.Reference numeral 250 denotes an overall low charge amount value compared to reference numeral 210. From this, it can be seen that the amount of charge is reduced in the oxide film formed immediately after the hydrogen heat treatment according to the embodiment of the present invention. The amount of charge in the oxide film is a variable related to the quality of the oxide film. When the charge amount is high, the quality of the oxide film is deteriorated.
따라서, 이와 같은 산화막 내의 감소된 전하량을 나타내는 결과는 산화막이 게이트 산화막 등으로 이용될 경우에 게이트 산화막의 특성이 향상될 수 있음을 의미한다. 또한, 정션 누설 전류(junction leakage current)의 감소를 구현할 수 있음을 의미한다. 따라서, 전체 반도체 장치의 특성 향상을 구현할 수 있음을 알 수 있다.Therefore, the result showing the reduced amount of charge in the oxide film means that the characteristics of the gate oxide film can be improved when the oxide film is used as the gate oxide film or the like. It also means that the reduction of junction leakage current can be realized. Therefore, it can be seen that the improvement of the characteristics of the entire semiconductor device can be realized.
상술한 바와 같이 반도체 기판 상에 게이트 산화막 등을 형성하기 이전에, 노출되는 실리콘 표면을 수소 열처리함으로써 후속에 형성되는 산화막의 질을 개선할 수 있다. 산화막의 질은 하부의 반도체 기판 표면 의존성 또는 하부 막질 의존성을 나타내므로, 수소 열처리에 의해서 반도체 기판의 표면내의 결함이 상기한 수소 열처리에 의해서 큐어링되었음을 알 수 있다.As described above, before the gate oxide film or the like is formed on the semiconductor substrate, the quality of the oxide film formed subsequently can be improved by hydrogen heat treating the exposed silicon surface. Since the quality of the oxide film shows a lower semiconductor substrate surface dependency or a lower film quality dependency, it can be seen that defects in the surface of the semiconductor substrate are cured by the above-described hydrogen heat treatment by hydrogen heat treatment.
상술한 바와 같이 본 발명의 실시예에서는 반도체 기판의 실리콘 표면을 대략 650℃ 내지 850℃ 정도의 낮은 온도에서 수소 열처리하는 것이 가능함을 제시하고 있다. 이때, 실예로 반도체 기판 상에 게이트 산화막 등과 같은 산화막을 형성하는 단계 이전에 전처리로 본 발명의 실시예에 따르는 수소 열처리 단계를 수행하는 것을 제시하고 있다. 그러나, 본 발명의 실시예와 같은 고진공 상태에서의 수소 열처리는 반도체 장치 제조 공정 도중에 실리콘의 결함 형성이 가능한 공정 후 또는 전에 적용할 수 있음은 명백하다.As described above, the embodiment of the present invention suggests that it is possible to heat-treat the silicon surface of the semiconductor substrate at a low temperature of about 650 ° C to 850 ° C. At this time, for example, before performing the step of forming an oxide film such as a gate oxide film on a semiconductor substrate, it is proposed to perform the hydrogen heat treatment step according to the embodiment of the present invention by pretreatment. However, it is apparent that the hydrogen heat treatment in the high vacuum state as in the embodiment of the present invention can be applied after or before the process capable of forming defects of silicon during the semiconductor device manufacturing process.
예를 들어, 게이트 산화막의 형성 이전의 전처리 단계로 본 발명의 실시예와 같은 수소 열처리 단계를 수행할 수 있을 뿐만 아니라, 실리콘 인곳으로부터 웨이퍼를 형성한 직후에 웨이퍼의 표면을 상기한 바와 같은 수소 열처리를 수행할 수 있다. 또는, 반도체 기판 상에 패드 산화막을 형성하기 이전에, 노출되는 반도체 기판을 상기한 바와 같은 수소 열처리를 통해서 큐어링할 수 있다. 또는, 트렌치 식각 이후에 노출되는 반도체 기판 상에 상기한 수소 열처리를 수행함으로써 식각 공정에 따른 결함을 큐어링할 수 있다. 또는, 화학 기계적 연마 공정 이후에 상기한 수소 열처리를 수행함으로써, 연마에 의한 결함을 큐어링할 수 있다. 그리고, 질화막의 제거 공정 이후에 상기한 수소 열처리를 수행함으로써, 질화막 제거에 따른 결함을 큐어링할 수 있다.For example, not only the hydrogen heat treatment step as in the embodiment of the present invention can be performed as a pretreatment step before the formation of the gate oxide film, but also the hydrogen heat treatment as described above immediately after the wafer is formed from the silicon ingot. Can be performed. Alternatively, before forming the pad oxide film on the semiconductor substrate, the exposed semiconductor substrate may be cured through the hydrogen heat treatment as described above. Alternatively, by performing the above-described hydrogen heat treatment on the semiconductor substrate exposed after the trench etching, defects due to the etching process may be cured. Alternatively, by performing the above-described hydrogen heat treatment after the chemical mechanical polishing process, the defect due to polishing can be cured. In addition, by performing the above-described hydrogen heat treatment after the removal process of the nitride film, defects due to removal of the nitride film can be cured.
이상, 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 본 발명은 이에 한정되지 않고, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.As mentioned above, although this invention was demonstrated in detail through the specific Example, this invention is not limited to this, It is clear that the deformation | transformation and improvement are possible by the person of ordinary skill in the art within the technical idea of this invention.
상술한 본 발명에 따르면, 고진공 상태에서 반도체 기판의 표면에 수소를 제공함으로써, 대략 650℃ 내지 850℃ 정도의 낮은 온도에서도 수소 열처리를 수행할 수 있다. 이때, 수소 열처리의 시간을 수 분 이하로 감소시킬 수 있다. 이와 같이 낮은 온도 및 감소된 열처리 시간으로 수소 열처리를 수행할 수 있어, 게이트 산화막 형성 공정, 패드 산화막 형성 공정 또는 트렌치 소자 분리 공정 등과 같은 반도체 장치를 제조하는 공정에 결함을 큐어링하는 공정으로 사용될 수 있다.According to the present invention described above, by providing hydrogen to the surface of the semiconductor substrate in a high vacuum state, the hydrogen heat treatment can be performed at a low temperature of about 650 ℃ to 850 ℃. At this time, the time of the hydrogen heat treatment can be reduced to several minutes or less. As such, hydrogen heat treatment may be performed at a low temperature and a reduced heat treatment time, and thus may be used as a process of curing defects in a process of manufacturing a semiconductor device, such as a gate oxide film forming process, a pad oxide film forming process, or a trench device isolation process. have.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990038171A KR20010026744A (en) | 1999-09-08 | 1999-09-08 | Method of manufacturing semiconductor device using hydrogen annealing |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990038171A KR20010026744A (en) | 1999-09-08 | 1999-09-08 | Method of manufacturing semiconductor device using hydrogen annealing |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010026744A true KR20010026744A (en) | 2001-04-06 |
Family
ID=19610615
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990038171A KR20010026744A (en) | 1999-09-08 | 1999-09-08 | Method of manufacturing semiconductor device using hydrogen annealing |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010026744A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7026211B1 (en) | 2004-03-08 | 2006-04-11 | Advanced Micro Devices, Inc. | Semiconductor component and method of manufacture |
| US10153170B2 (en) | 2016-06-10 | 2018-12-11 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
-
1999
- 1999-09-08 KR KR1019990038171A patent/KR20010026744A/en not_active Application Discontinuation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7026211B1 (en) | 2004-03-08 | 2006-04-11 | Advanced Micro Devices, Inc. | Semiconductor component and method of manufacture |
| US10153170B2 (en) | 2016-06-10 | 2018-12-11 | Samsung Electronics Co., Ltd. | Method of fabricating semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100607186B1 (en) | Method of producing soi wafer by hydrogen ion implanting separation method and soi wafer produced by the method | |
| US6037238A (en) | Process to reduce defect formation occurring during shallow trench isolation formation | |
| KR100733111B1 (en) | Fabrication method for pasted soi wafer and pasted soi wafer | |
| KR100688629B1 (en) | Soi wafer and method for producing soi wafer | |
| KR101462397B1 (en) | Bonded wafer manufacturing method | |
| US6355580B1 (en) | Ion-assisted oxidation methods and the resulting structures | |
| KR100908784B1 (en) | Manufacturing Method of Semiconductor Device | |
| KR20010031923A (en) | Method for heat-treating silicon wafer and silicon wafer | |
| KR101623968B1 (en) | Method for fabricating a semiconductor on insulator substrate with reduced SECCO defect density | |
| JP3451908B2 (en) | SOI wafer heat treatment method and SOI wafer | |
| JPH10500254A (en) | Fabrication process of low dislocation density structure with oxide layer embedded in semiconductor substrate | |
| KR20090117626A (en) | Method of producing bonded wafer | |
| KR19990023856A (en) | Method of forming oxide film on S-OI layer and manufacturing method of bonded wafer | |
| JPS618931A (en) | Manufacture of semiconductor device | |
| JPH09106984A (en) | Formation of element isolating insulating film in semiconductor device | |
| US6429459B1 (en) | Semiconductor component with foreign atoms introduced by ion implantation and process for producing the same | |
| KR20010026744A (en) | Method of manufacturing semiconductor device using hydrogen annealing | |
| US7253069B2 (en) | Method for manufacturing silicon-on-insulator wafer | |
| KR100196420B1 (en) | Method for forimg isolation region in semiconductor device | |
| JPH08255882A (en) | Soi substrate and fabrication thereof | |
| KR100586009B1 (en) | Method of manufacturing a semiconductor device and apparatus for performing the method | |
| KR100367405B1 (en) | Method For Manufacturing The Wafer | |
| KR100545990B1 (en) | How to remove metal impurities in silicon wafer | |
| KR20010059658A (en) | Method for forming gate oxide layer of semiconductor device | |
| KR100274350B1 (en) | Method of forming a field oxide firm in a semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |