KR20010024371A - 덜 중요한 데이터 비트를 이용하여 중요한 데이터 비트를보호하는 방법 - Google Patents

덜 중요한 데이터 비트를 이용하여 중요한 데이터 비트를보호하는 방법 Download PDF

Info

Publication number
KR20010024371A
KR20010024371A KR1020007003486A KR20007003486A KR20010024371A KR 20010024371 A KR20010024371 A KR 20010024371A KR 1020007003486 A KR1020007003486 A KR 1020007003486A KR 20007003486 A KR20007003486 A KR 20007003486A KR 20010024371 A KR20010024371 A KR 20010024371A
Authority
KR
South Korea
Prior art keywords
bits
group
bit
information
matrix
Prior art date
Application number
KR1020007003486A
Other languages
English (en)
Other versions
KR100601015B1 (ko
Inventor
파울우 덴트
Original Assignee
찰스 엘 무어 쥬니어
에릭슨 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 찰스 엘 무어 쥬니어, 에릭슨 인코포레이티드 filed Critical 찰스 엘 무어 쥬니어
Publication of KR20010024371A publication Critical patent/KR20010024371A/ko
Application granted granted Critical
Publication of KR100601015B1 publication Critical patent/KR100601015B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/27—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes using interleaving techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/007—Unequal error protection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0071—Use of interleaving
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/20—Arrangements for detecting or preventing errors in the information received using signal quality detector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Dc Digital Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

본 발명은 디지털 데이터 전송에서 제 2 데이터 비트 그룹을 이용하여 제 1 데이터 비트 그룹을 보호하기 위한 방법과 장치에 관한 것이다. 제 1 및 제 2 데이터 비트 그룹은 통신망에서 전송하기 전에 부호화된다. 부호화된 제 2 데이터 비트는 제 1 데이터 비트로부터 발생된 스크램블링 마스크를 이용하여 스크램블링된다. 부호화된 제 1 데이터 비트 그룹과 부호화되고 스크램블링된 제 2 데이터 비트 그룹을 인터리빙하여 수신장치로 전송한다. 제 1 데이터 비트는 복호화되어 스크램블링 마스크를 재생하는 데에 이용되고, 부호화되고 스크램블된 제 2 데이터 비트 그룹을 디스크램블링한다. 그런 다음, 제 2 데이터 비트 그룹을 복호화한다. 제 2 데이터 비트 그룹을 복호화한 결과를 이용하여 제 1 데이터 비트 그룹이 바르게 복호화되었는지를 판단한다.

Description

덜 중요한 데이터 비트를 이용하여 중요한 데이터 비트를 보호하는 방법{METHOD FOR PROTECTING IMPORTANT DATA BITS USING LESS IMPORTANT DATA BITS}
잡음 채널을 통하여 디지털 데이터 비트 또는 심볼을 전송하면 전송된 디지털 데이터 심볼 내에 에러가 발생할 수 있다. 어떤 심볼 내의 에러는 다른 심볼 내의 에러보다 더 중요하므로 에러 검출과 보정을 통하여 발생하지 않도록 해야 한다. 이동 무선 신호의 전송에 있어서, 데이터 심볼은 디지털화 음성 파형의 서로 다른 부분을 나타낸다. 음성 파형의 보다 중요한 데이터 비트(Ⅰ급 비트)에 에러가 발생하였으나 검출되지 않으면, 음성 복호기로 음성 파형을 처리할 때 불쾌한 인공음이 생길 수 있다. 인공음은 복호화 에러에 의해 복호화된 음성 파형 내에 발생한 불쾌한 비음성 음향을 포함한다. 음성 파형의 덜 중요한 음성 비트(Ⅱ급 비트)에 발생한 에러는 단지 암소음을 증가시킬 뿐이다.
인공음의 발생을 마스킹하는 각종 수단을 이용할 수 있도록 하기 위해서는 보다 중요한 Ⅰ급 데이터 비트에 발생한 에러를 검출해야 한다. 이를 구체적으로 설명하면, 본 발명에 인용 참조된 영국 특허 제 8119215 호는 음성 파형의 손상된 세그먼트를 이보다 대략 한 번 이상의 발성 플러스 주기만큼 빠른 음성 파형의 세그먼트에 해당하는 보다 이전에 수신된 음성 파형의 세그먼트로 대체할 수 있는 방법을 설명하고 있다. 이보다 높은 단계의 인공 재생으로 알려진 에러 마스킹 기술이 본 발명에 인용 참조된 미국 특허 제 5,097,507 호에 기술되어 있다.
잔류 여기형 선형 예측(RELP) 코더, 벡터 코드 블록 여기형 선형 예측(VSELP) 코더, 또는 선행 멀티밴드 여기형(또는 서브밴드) 부호기(AMBE)와 같은 음성 디지털기를 이용하여 만든 디지털화 음성을 나타내는 입력 비트를 처리하면, 어떤 비트(Ⅰ급 비트)는 에러 보정 코딩으로 보호하기에 다른 비트(Ⅱ급 비트)보다 더 중요하지 않지만 에러 검출 방법으로 보호하기에는 더 중요하다. 에러 보정 코딩이 실패하면, 청취자의 귀에 거슬릴 수 있는 인공음이 발생한다. 인공음은 Ⅰ급 비트에 에러가 발생하는 때를 검출0하여 오디오 출력을 약하게 하거나 고도의 에러 브리징 기술을 적용시켜서 방지할 수 있다.
현재, 복호화 디지털 데이터에서 에러를 검출하는 각종 방법이 사용되고 있다. 이들 방법 중에서, 프레임별 음성 복호화 방법은 프레임 내의 비트들을 중요한 비트와 덜 중요한 비트로 나누어 에러 검출을 위한 순환 리던던시 체크(CRC) 코드를 이용하여 가장 중요한 비트들을 보호하는 것이다. 이 과정은 GSM으로 알려진 유럽 디지털 이동 시스템의 공개 표준에 설명되어 있다.
공동 채널 사용자간의 상호 간섭에 의해 용량이 제한된 육상 이동 무선 전화 시스템에서, 모든 전송에 CRC 코드를 부가하면 신호의 반송파대간섭비(C/I)를 변경시키지 않으므로 용량에 크게 영향을 주지 않는다. 열적 암소음에 대항하는 위성 전송 전력량에 의해 용량이 제한되는 위성 통신 시스템에서, 전송에 CRC 코드를 부가하면 전송될 비트나 심볼의 개수가 증가된다. 이로써 소요되는 전송장치의 전력이 증가된다. 그러므로, CRC 코드의 에러 검출 능력은 전송된 전력을 소모함으로써 얻을 수 있다. CRC 코드를 이용하지 않고 전송 전력을 증가시켜야 에러율이 감소하므로 장점을 얻을 수 없다. 따라서, 전송해야할 심볼의 개수를 증가시키지 않으면서도 Ⅰ급 음성 비트와 같이 보다 중요한 비트의 에러 검출을 개선하는 방법이 요구된다. 미국 특허 제 5,517,511 호(Hardwick 등)에는 골레이 블록 코드를 이용하여 제 1 비트 그룹을 복호화하여 제 1 비트 그룹의 에러를 검출하는 방법이 소개되어 있다. 그러나, 골레이 코드는 대부분의 경우에 부적당한 ½의 특정 코딩 레이트에만 유용하다. 따라서, 보다 융통성 있는 콘벌루션 코드를 이용하는 방법이 요구된다.
본 발명은 디지털 데이터 비트의 전송에 관한 것으로, 특히 제 2 디지털 데이터 비트 집합을 이용하여 제 1 디지털 데이터 비트 집합의 에러를 검출하기 위한 방법에 관한 것이다.
도 1은 본 발명에 따른 전송장치 부호기를 도시한 것이다.
도 2는 시프트 레지스터의 일 실시예를 나타낸다.
도 3은 본 발명에 따른 수신장치 복호기를 도시한 것이다.
도 4는 채택/기각 한계값을 역양자화 품질 표시자의 합에 적용시킨 것을 나타낸다.
도 5e-5f는 각종 한계값에 대한 상대적인 채택 및 기각 확률을 나타낸다.
도 6은 수신장치 복호기의 다른 실시예이다.
본 발명은 제 1 및 제 2 데이터 심볼 그룹을 포함하는 부호화 신호를 전송하기 위한 개선된 시스템을 통하여 종래 기술의 상기 언급한 문제나 그 밖의 단점을 해결한다. 전송되는 디지털 데이터는 가장 중요한 비트(심볼)로 분류되는 심볼 그룹과 덜 중요한 비트(심볼)로 분류되는 심볼 그룹으로 나누어진다. 가장 중요한 비트들은 레이트 1/4 테일바이팅 콘벌루션 코드와 같이 리던던시가 높은 콘벌루션 코드를 이용하여 에러 보정 부호화되고, 덜 중요한 비트들은 레이트 1/2 테일바이팅 콘벌루션 코드와 같이 리던던시가 보다 낮은 콘벌루션 코드를 이용하여 에러 보정 부호화된다. 테일바이팅 코드들은 CRC 체크 코드를 전송할 때에 불필요한 소모를 발생하는 테일 비트를 전송하는 오버헤드를 방지하기 위하여 사용된다. 부호화되지 않은 가장 중요한 비트에 따른 의사랜덤 비트 패턴을 부가하거나, 이에 따른 비트 전송 순서를 변경하여, 부호화되지 않은 가장 중요한 비트들은 부호화된 덜 중요한 비트들을 스크램블링하는 데에 사용한다.
수신장치는 스크램블되고 부호화된 덜 중요한 비트들을 부호화된 가장 중요한 비트들로부터 분리시키고, 리던던시가 높은 콘벌루션 코드를 복호화하도록 구성된 에러 보정 복호기를 이용하여 가장 중요한 비트들을 복호화하여 제 1 누적 부호화 행렬을 생성한다. 복호화된 가장 중요한 비트들은 부호화된 덜 중요한 비트들을 언스크램블링하는 데에 사용된다. 언스크램블된 덜 중요한 비트들은 리던던시가 낮은 에러 보정 코드에 맞게 구성된 에러 보정 복호기에 의해 복호화되어, 제 2 누적 행렬을 생성한다. 에러 체크기는 제 1 및 제 2 누적 행렬을 처리하여 행렬이 복호화가 채택되는 영역에 있을지, 혹은 복호화 데이터가 기각되는 영역에 있을지를 결정한다.
도면들 중에서 특히 도 1을 보면, 본 발명에 따른 코딩 전송장치의 블록도가 나와 있다. 다음의 논의를 위하여, 음성 데이터의 부호화를 설명하기로 한다. 여기서, 가장 중요한 데이터 비트는 Ⅰ급 음성 데이터로 이루어지고, 덜 중요한 데이터 비트는 Ⅱ급 음성 데이터로 이루어진다. 그러나, 본 발명은 두 그룹의 데이터 비트들을 사용할 수 있으며, 다른 데이터 비트 그룹을 이용하여 한 가지 데이터 비트 그룹을 보호할 수 있다.
N1 개의 Ⅰ급 비트와 N2 개의 Ⅱ급 비트로 이루어진 데이터 심볼들(10)을 분리기(15)에 입력하여 데이터 심볼들을 N1 개의 Ⅰ급 비트들(20)로 이루어진 제 1 그룹과 N2 개의 Ⅱ급 비트들(25)로 이루어진 제 2 그룹으로 나눈다. Ⅰ급 비트들(20)은 콘벌루션 부호기(30)를 이용하여 부호화한다. 이를 구체적으로 설명하면, 콘벌루션 부호기(30)는 레이트 ¼테일바이팅 콘벌루션 부호기(30)이다. 레이트 ¼테일바이팅 콘벌루션 부호기(30)는 Ⅰ급 비트들(20) 내에 N 개의 인접 비트들(구속 길이)을 가지고 네 개의 출력 비트를 만든다. N 개의 인접 비트들은 다른 4비트 출력을 발생하기 전에 1비트 위치만큼 시프트된다. 이 과정은 인접 비트들이 Ⅰ급 비트를 전부 이동할 때까지 계속된다. 이 과정의 결과로 부호기(30)로 제공되는 원래 개수의 비트들을 네 번 공급하게 된다.
Ⅱ급 비트들(25)은 제 2 콘벌루션 부호기(35)를 이용하여 부호화한다. 일 실시예에서, 제 2 콘벌루션 부호기(35)는 Ⅱ급 데이터 비트들로부터 선택된 N 개의 인접 비트들의 각 시프트 주기당 두 개의 출력 비트를 발생하는 것을 제외하고는 레이트 ¼콘벌루션 부호기와 같은 방식으로 동작하는 레이트 ½콘벌루션 부호기이다. 그러므로, 원래 공급된 Ⅱ급 비트들(25)의 개수의 두 배가 발생한다. 바람직한 실시예에서, 제 1 콘벌루션 부호기는 레이트 1/5 테일바이팅 콘벌루션 부호기이고, 제 2 콘벌루션 부호기는 1/3 콘벌루션 부호기이다. 또한, 제 1 (레이트 1/5) 콘벌루션 부호기에서 출력된 부호화 비트들은 레이트 2/5번째 천공된 코드를 나타내는 각 그룹을 천공하여 두 개의 같은 그룹으로 나누어지고, 제 2 (레이트 1/3) 콘벌루션 부호기에서 출력된 부호화 비트들은 두 개의 같은 그룹으로 나누어져 두 개의 레이트 2/3번째 코드가 된다. 레이트 2/5번째 부호화 그룹들 중에서 한 그룹은 레이트 2/3번째 부호화 그룹들 중의 하나와 합해져서 제 1 수단에 의해 전송된다. 그리고, 다른 레이트 2/5번째 부호화 그룹은 다른 레이트 2/3번째 부호화 그룹과 합해져서 다이버시티 수단과 같은 제 2 수단에 의해 선택적으로 전송된다. 수신장치는 제 1 수단에 의한 전송 비트와 제 2 수단에 의한 선택적인 전송 비트를 받아서 복호화시킨다.
부호기(30)(35)에 의해 선택된 인접 비트의 개수 N을 구속 길이라고 한다. 부호기(30)(35)의 구속 길이는 서로 같지 않다. 구속 길이가 클수록 에러 보정 능력이 커지지만 복호기가 복잡해진다. 에러 보정 성능은 콘벌루션 부호기(30)(35)의 부호율(각각 1/4 및 1/2)에 의해 크게 영향받는다. 부호율은 부호화 과정에 의해 부가된 리던던시의 양이다. 가령, 레이트 1/4 부호기는 전송 비트의 개수를 네 배로 증가시키고, 레이트 1/2 부호기는 전송 비트의 개수를 두 배로 증가시킨다.
미부호화 Ⅰ급 비트들(20)은 스크램블링 마스크 발생기(40)에 입력된다. 스크램블링 마스크 발생기(40)는 제 2 콘벌루션 부호기(35)가 생성한 비트와 같은 비트수를 갖는 스크램블링 마스크를 생성한다. 부호화 Ⅱ급 비트들은 스크램블링 마스크를 배타적 논리합 연산하여 스크램블된다. 스크램블링 마스크는 Ⅰ급 비트들(20)로부터 결정론적으로 계산된다. 스크램블링 마스크는 여러 방법에 의해 발생되지만, 스크램블링 마스크를 발생하는 기술이 도 2에 나타나 있다. 스크램블링 마스크 발생기(40)는 N1 개의 직렬로 연결된 스테이지(50)를 포함하는 시프트 레지스터(45)이다. 직렬 스테이지(50)는 N1 개의 Ⅰ급 데이터 비트를 이용하여 초기에 로딩된다. 피드백 논리 회로(55)는 소정의 스테이지(50)로부터 출력된 비트들을 합하여 피드백 비트를 생성한다. 클럭 펄스(60)는 레지스터(45)에 인가되어 레지스터에 데이터 비트들을 발생하여 오른쪽으로 1비트 시프트된다. 이렇게 하여, 피드백 비트는 가장 왼쪽 스테이지(50a)로 기록되고, 가장 오른쪽 스테이지 비트(50z)는 오른쪽이 된다.
메모리(65)는 2*N2 개의 각 클록 펄스 다음에 피드백 비트를 기록하여 2*N2 비트 스크램블링 마스크를 생성한다. 메모리(65)는 레지스터 스테이지(50z)가 되는 비트나, 레지스터(45)의 비트들의 다른 함수를 교번적으로 기록한다. 메모리(65)는 레지스터(45)에 인가되는 매 클록 펄스에 대한 비트를 기록할 필요가 없다. 가령, 23 개의 클록 펄스들이 레지스터(45)에 인간된 다음에는, 레지스터에서 선택된 8비트를 기록하는 메모리(65)에 인가된다. 이 과정은 적어도 2N2 개의 비트가 모두 기록될 때까지 계속된다. Ⅰ급 비트 패턴을 변화시켜 생성 스크램블링 마스크의 대략 50%가 원래 공급된 Ⅰ급 비트들과 달라진다면, Ⅰ급 비트를 가지고 의사랜덤 비트 패턴을 생성하는 어떠한 방법도 이용할 수 있다.
발생된 스크램블링 마스크는 모듈로-2(배타적 논리합) 덧셈을 이용하는 덧셈기(70)에서 부호화 Ⅱ급 비트들(36)에 더해진다. 비트바이비트(심볼바이심볼) 모듈로-2 덧셈은, 스크램블된 부호화 Ⅱ급 비트들의 단일 전송(에러)을 수신장치에서 언그스크램블된 후에 단일 에러로 남게 한다. 비트 전송을 이용한 실시예에서, 부호화 Ⅱ급 비트들(36)은 Ⅰ급 비트들(20)에 의존적으로 기록된다. 이 과정은 Ⅰ급 비트들(20)을 이용하여 PRN 발생기를 초기화함으로써 구현된다. PRN 발생기의 출력은 다음 가용 비트 위치에서 어떤 부호화 Ⅱ급 비트가 전송되는지를 나타내는 일련의 비트 인덱스로 취급된다. 스크램블링 후, 부호화 Ⅰ급 비트들(32)과 부호화 및 스크램블드 Ⅱ급 비트들(36)은 인터리버(75)에 의해 인터리브된다. 선택적으로, 부가 프라이버시를 제공하기 위한 전송을 하기 전에 추가 스크램블링(도시되어 있지 않음)을 이용할 수도 있다.
도 3을 보면, 부호화 장치에 의해 발생된 신호를 복호화하기 위한 복호기가 나타나 있다. 인터리브된 부호화 Ⅰ급 신호들(32)과 스크램블된 부호화 Ⅱ급 신호들(36)을 포함하는 신호가 역인터리버(80)에 인가되어 분리된다. 분리된 부호화 Ⅰ급 신호들(32)은 복호기(85)에 의해 처리되어 에러 체크기(90)로 제공되는 제 1 복호 품질 표시자와 함께 Ⅰ급 비트들(20)을 복원한다. 복호기(85)는 부호기(30)(도 1)에 의해 구현된 코딩 방식을 복호화하도록 구성되어 있다.
복호화 Ⅰ급 비트들(20)은 스크램블링 마스크 발생기(95)에 입력된다. 여기서, 도 1을 참조하여 설명한 스크램블링 마스크가 재생된다. 재생된 스크램블링 마스크는 디스크램블러(100)에서 스크램블된 부호화 Ⅱ급 비트들(36)로부터 비트바이비트(심볼바이심볼) 방식으로 차감되어 부호화 Ⅱ급 비트들을 디스크램블한다. 또는, 스크램블링에 비트 전송이 이용되면, 복호화 Ⅰ급 비트들은 재순서화하여 부호화 Ⅱ급 비트들의 디스크램블링을 제어하는 데에 사용된다. 그런 다음, 언스크램블된 부호화 Ⅱ급 비트들(36)은 복호기(105)에 의해 처리되어 복호화 과정의 제 2 복호 품질 표시자와 함께 Ⅱ급 비트들(20)의 추정치를 복원한다. 복호 품질 표시자는 복호화 데이터 시퀀스가 옳은 시퀀스일 가능도의 로그값을 나타내는 누적 경로 행렬이다. 복호 품질 표시자는 에러 체크기(90)에 입력된다. 복호기(105)는 부호기(35)(도 1)에 의해 구현된 디코딩 방식을 복호화하도록 구성되어 있다. 에러 체크기(90)는 두 가지 품질 표시자들을 이용하여 복호화 Ⅰ급 비트들이 맞는지 틀린지를 판단한다.
스크램블링 마스크의 효과는 수신장치에서 스크램블링 과정이 역전될 때까지 부호기(35)의 유효 부호화 출력으로부터 부호화 Ⅱ급 비트들(36)을 무효 출력으로 변화시키는 것이다. 그러나, 스크램블링 과정이 역전되기 위해서는, 스크램블링을 결정하는 Ⅰ급 비트들에 대해 정확히 알고 있어야 한다. Ⅰ급 비트들을 복호화할 때 수신장치에서 에러가 발생하면, 스크램블링 과정이 정확하게 수행되지 않고 부호화 Ⅱ급 비트들이 바르게 디스크램블되지 않는다. 잘못 디스크램블된 Ⅱ급 비트들은 부호기(35)에 의해 발생된 유효 부호화 출력을 나타내지 않는다. 해당 복호기(105)는 이를 검출하고, 낮은 가능도를 나타내는 값을 갖는 복호 품질 표시자를 이용하여 Ⅰ급 비트들을 복호화할 때 에러가 발생할 수 있음을 나타내는 실마리를 제공한다.
따라서, 도 1과 도 3의 부호화/복호화 시스템은 제 2 비트 그룹(Ⅱ급 비트들)을 복호화하여 그 전에 제 1 비트 그룹(Ⅰ급 비트들)이 성공적으로 복호화되었는지를 판단할 수 있도록 하는 수단을 제공한다. 이는, 제 2 그룹의 비트수가 제 1 그룹의 비트수보다 매우 많을 때에 유용하므로, 부호화 Ⅱ급 비트들이 유효한 부호기 출력을 나타내는지를 판단하는 것은 보다 적은 수의 Ⅰ급 비트에만 근거한 판단보다 더 많은 비트수에 의존한다.
에러 체크기(90)는 복호기(105)와 복호기(85)에서 출력된 부호 품질 표시자들을 이용하여 복호화 Ⅰ급 비트들 내의 에러 가능도를 판단하고, 추가 처리를 위한 에러 표시자를 제공한다. 추가 처리는 복호화 Ⅰ급 및 Ⅱ급 비트들로부터 음성 파형을 재생하기 위한 음성 복호기(110)(그림자 표시)를 포함할 수 있다. 에러 표시는 음성 복호기(110)가 에러 체크기(90)가 복호화 Ⅰ급 비트들에 에러 가능도가 높음을 나타낼 때 에러 인공음을 마스킹하는 데에 사용된다.
다음은, 에러 체크기(90)가 Ⅰ급 비트들(20)을 복호화함에 있어서 에러 가능도를 판단하는 한 가지 방법을 설명하기로 한다. 가능도 행렬을 처리하는 각종 방법들을 본 발명의 취지에 따라 변형시킬 수 있음은 당연하다. 복호기(85)(105)는 수신 부호화 비트들을 0이나 1로 양자화하지 않고, "1포함성" 또는 "0포함성"의 정도를 나타내는 소프트값으로 결정하는 순차적인 최대 가능도 복호화(MLSE)법을 이용하여 수신 신호에 존재하는 가장 가능도 높은 Ⅰ급 및 Ⅱ급 비트 시퀀스들을 추정한다. 에러 체크기(90) 내의 MLSE 복호기(도시되어 있지 않음)는 에러 보정 코드의 구속 길이와 같은 길이를 갖는 가능한 모든 비트 패턴들을 가정하여 결과될 수 있는 부호화 비트 패턴들을 결정한다. 각 부호화 비트 패턴은 해당 소프트값 패턴과 비교된다. 극성이 맞으면, 소프트값의 크기를 해당 가정의 가능도 행렬로부터 차감한다. 그렇지 않으면, 소프트값은 크기를 해당 가정의 가능도 행렬에 더한다.
가정한 비트 패턴을 새로운 한 개 심볼만큼 연장시켜서 패턴의 개수를 두 배로 늘이지만, 가장 오래된 비트 위치만 서로 다른 한 쌍의 패턴 중에서 두 가지를 선택하여 낮은 행렬을 갖는 각 패턴을 그대로 두어 패턴의 개수를 두 패턴의 인자만큼 줄이기도 한다. 모든 정보 비트들을 가정하면, 최저 누적 행렬은 가능도가 가장 높은 심볼 시퀀스를 나타내고, 행렬은 수신 신호와 시퀀스의 부호화 형태 사이의 상관값의 음수가 된다.
테일바이팅 길쌍 복호기를 사용하면, 주기 내의 어느 점에서 시작하여 비트 주기가 복호화되고, 이 과정이 적어도 한 개의 전체 복호화 주기가 될 때까지 계속된다. 테일바이팅 복호기는 어떤 상태에서 시작하고 끝나지 않기 때문에, 복호화된 첫 번째 비트와 마지막 비트는 에러율이 크다. 그러므로, 복호기는 두 주기를 마치도록 되어 있으며, 두 주기의 중간에서 복호화된 비트 집단을 선택한다. 이렇게 해서 만들어진 누적 행렬은 두 주기에 대하여 더해지지만 중간 비트들에 대해서만은 더해지지 않는다. 그러므로, 테일바이팅 복호기를 다시 실행시키면, 상관값의 음수로 사용된 행렬은 마지막으로 선택된 출력 비트의 첫 번째 비트가 복호화되기 바로 전의 누적 행렬과 선택된 출력 비트의 마지막 비트를 복호화한 후의 행렬 사이의 차이값으로 계산해야 한다. 이로써, 소정의 출력 비트를 처리함에 따른 행렬의 증가치를 정확히 결정할 수 있다.
마지막 복호화 비트 시퀀스를 저장된 수신 소프트값과 소급하여 상관시켜서 상관값을 얻고, 상관값을 코드화 비트수로 나누어 평균 상관값을 얻는, 품질 표시자를 결정하기 위한 다른 방법들을 사용할 수도 있다. 시퀀스가 맞는 것이면, 평균 상관값은 평균 수신 신호 세기와 같을 것이다. 그러므로, 별개의 누적기로 수신된 소프트값의 제곱을 합하여 그 개수로 나누고, 이렇게 해서 얻은 값의 제곱근을 구하여 수신 신호 크기의 제곱 평균(RMS) 값을 얻는다.
평균 상관값을 RMS 평균 신호값으로 나누어 0과 1 사이의 복호 품질 표시자를 얻는다. 1인 값은 잡음이 없었으며 복호화 과정에서 에러가 검출되지 않았음을 나타낸다. 1보다 작은 값은 수신 신호에 잡음이 있고 복호화 에러가 검출되었음을 나타낸다. 0에서 상기 결정된 값을 뺀 역품질 표시자는 대역폭이 0.05인 20개의 대역 중에서 하나로 양자화하여 1과 20 사이의 값을 갖는 양자화 역품질 표시자를 얻는다. 이 때, 1은 매우 신뢰할만한 복호화를 나타내고 20은 신뢰성이 매우 떨어지는 복호화를 나타낸다.
도 3은 복호기(85)(105)로 하여금 에러 체크기(90)로 역품질 표시자를 출력하도록 한다. 그러면, 에러 체크기(90)는 두 가지 품질 표시자를 가지고 Ⅰ급 비트가 정확히 복호화되었는지를 판단한다. 이를 구체적으로 설명하면, 상기에 정한 역양자화 품질 표시자의 합이 소정의 한계값보다 작으면 복호화가 가장 정확하게 수행된 것으로 판단한다. 도 4는 역/양자화 품질 표시자의 함에 채택/기각 한계값을 적용시킨 것을 그래프로 보여주고 있다. Ⅰ급 비트들의 복호화를 위한 제 1 역품질 표시자의 가능값 1 내지 20을 세로축으로 하고, Ⅱ급 비트들의 복호화를 위한 제 2 역품질 표시자를 가로축으로 한다.
복호화 동작의 채택 한계값은 Ⅰ급 및 Ⅱ급 역품질 표시자의 합과 같으며 20을 넘지 않는다. 이는 도 4의 좌표를 한계값 20에 부가시킨 모든 격자점을 지나는 경사선에 해당한다. 그러므로, 이 선의 우측 상부에 해당하는 복호화 동작은 품질값의 합이 20을 넘어서 기각되고(즉, 오류가 있는 복호화로 분류되고), 한계선의 좌측 하부에 해당하는 복호화 동작은 채택된다. 물론, 채택/기각되는 선은 직선이 아니고 소정의 격자점들을 지나는 곡선일 수 있다.
곡선은 오류가 있는 복호화 동작을 정확하게 기각하는 것과, 바른 복호화 동작을 잘못 기각하는 것과, 오류가 있는 복호화 동작을 잘못 채택하는 것을 잘 절충하여 해결할 수 있도록 선택해야 한다. 나머지 사건은 바른 복호화 동작을 정확하게 채택하는 것이다. 이들 네 가지 사건의 상대적인 확률을 여러 가지 채택/기각 한계값에 대하여 그래프로 나타낸 것이 도 5a-5f에 나와 있다. 도 5a는 다음과 같은 파라미터를 갖는 특정 형태의 코더 및 정합 디코더에 대한 결과를 나타낸 것이다:
1. 음성 코더는 12 개의 Ⅰ급 비트와 6 개의 Ⅱ급 비트로 나누어지는 72 개의 비트 프레임을 20 밀리초마다 출력한다;
2. 12 개의 Ⅰ급 비트들은 레이트 1/5 구속 길이가 7인 테일바이팅 콘벌루션 부호기에 의해 부호화되어 60 개의 부호화 비트를 생성한다;
3. 6 개의 Ⅱ급 비트들은 레이트 1/3 구속 길이가 7인 테일바이팅 콘벌루션 부호기에 의해 부호화되어 180 개의 부호화 비트를 생성한다; 그리고
4. 240(= 60+180) 개의 부호화 비트들은 복호화된 후에, 여러 신호대잡음비로 잡음 채널을 통하여 전송된다; 한계값 18을 역양자화 품질 표시자들의 합에 두어 프레임이 채택되거나 기각되는 때가 결정된다.
복호기를 사용하여 네 가지 사건이 발생할 수 있다. 바람직한 사건은 프레임이 바르게 복호화되어 에러 체크기(90)에 의해 채택된 경우나, Ⅰ급 비트의 에러를 가지고 복호화된 프레임이 에러 체크기(90)에 의해 기각된 경우이다. 바람직하지 못한 사건은 프레임이 바르게 복호화되었으나 잘못 기각된 경우나, Ⅰ급 비트의 에러를 가지고 복호화된 프레임이 에러 체크기(90)에 의해 잘못 채택된 경우이다.
도 5a는 상기 파라미터들에 대한 신호대잡읍비(EB/NO)의 함수로서 네 가지 사건의 확률을 나타낸다. Ⅰ급 비트의 에러를 가진 프레임들이 기각될 확률이 가장 높고, 에러 체크기를 피해가는 잔류 개수는 0.1% 내지 1% 영역에 있다. 소실된 세그먼트를 인공 재구성하여 음성 코더가 처리할 수 있는 프레임 영역은 유용한 음성 품질을 유지하는 경우 10% 이하이다. 기각 한계값에 따른 확률의 변화는 다음 도면에 나와 있다. 도 5a는 에러 검출이 되지 않은 경우로서, 모든 프레임이 채택되는 것을 나타낸다. 도 5b는 기각이 한계값 20을 초과하는 경우이고, 도 5c는 기각이 한계값 19를 초과하는 경우이고, 도 5e는 기각이 한계값 18을 초과하는 경우이고, 도 5f는 기각이 한계값 17을 초과하는 경우이다.
양호한 프레임을 잘못 기각하여 소거한 프레임 개수는 도 5a-5f를 보면 에러에 의해 기각된 프레임 개수보다 큰 경우가 있다. 양호한 프레임을 체크하지 못해서 소실된 프레임 수가 증가하는 것은 에러 체크 기준의 통계적 위험을 보여준다. 그러나, 본 발명은 에러 검출을 위하여 CRC의 형태로 오버헤드를 부가하지 않으므로, 모든 전송 에너지를 에러 보정에 집중시킬 수 있어서 소실된 프레임의 개수가 CRC를 사용한 경우보다 낮아진다. 특정 형태의 정보 자원 코더와 디코더에 성능을 맞추기 위하여 기각 한계값을 선택함으로써, 양호한 프레임을 잘못 기각하여 소실된 프레임과 불량한 프레임을 잘못 채택하여 소실된 프레임 사이의 절충 개수를 다르게 할 수 있다.
도 6을 참조하면, 본 발명에 따른 부호기의 다른 실시예가 나와 있는데, 이는 Ⅰ급 및 Ⅱ급 비트들을 데이터 심볼들의 서로 다른 두 개의 그룹으로 분류하지 않고 Ⅰ급 비트들과 Ⅱ급 비트들로 분명히 구분되는 단일 데이터 그룹(120)으로 분류하여 한 개의 단일 콘벌루션 부호기(125)로 부호화시킨다. 바람직하게는, 콘벌루션 부호기(125)는 장치가 Ⅰ급 비트를 부호화하느냐, Ⅱ급 비트를 부호화하느냐에 따른 가변 레이트를 갖는 테일링 콘벌루션 부호기로 구성된다. 콘벌루션 부호기의 가변 레이트는 부호화된 각 데이터 비트에 대하여 필요한 이상의 부호화 비트 개수를 계산하고 전송할 부호화 비트의 가변부를 선택하여 결정한다. 전송하기로 선택되지 않은 부호화 비트들은 "천공"되었다고 한다. 천공된 부호화 비트의 개수는 전송장치와 수신장치간의 사전 합의하에 비트대비트로 연속으로 변할 수 있다.
가변 부호화 레이트가 사용되기 때문에, 부호기(125)가 Ⅰ급 비트에 대한 부호화 비트를 계산할 때마다 발생하는 부호화 비트의 개수는 부호기가 Ⅱ급 비트로부터 부호화 비트를 계산하는 것보다 클 것이다. 단일의 천공된 콘벌루션 부호기(125)를 사용하면, 부호기(125)가 모든 Ⅰ급 비트들을 처리하거나, 모든 Ⅱ급 비트들을 처리하거나, Ⅰ급 및 Ⅱ급 비트들을 섞어서 처리하는 경우가 있다. 이 경우, 부호기는 부호화되는 비트의 종류에 따라 전송할 부호화 비트의 개수를 선택한다. 제 1 부호율을 이용한 Ⅰ급 비트의 부호화와 제 2 부호율을 이용한 Ⅱ급 비트의 부호화 사이의 "스카프 조인트" 효과를 주기 위해서는, 천공 방식으로 선택된 비트의 개수는 2 이상의 두 가지 값(예: 4와 2, 또는 5와 3) 사이에서 변해야 한다. 부호기(125)가 Ⅱ급 비트를 부호화하고 있을 때, 스크램블링 발생기(130)는 앞서 설명한 바와 같이 Ⅰ급 비트로부터 스크램블링 마스크를 발생하고, 마스크는 스크램블러(135)에서 부호화 Ⅱ급 비트와 함께 더해진다. 또는, 스크램블링 발생기(130)는 부호화 Ⅱ급 비트를 전송 스트림에 삽입시키는 순서를 제어한다. 부호화 Ⅰ급 및 Ⅱ급 비트들은 수신기로 전송된다.
도 7을 참조하면, 도 4에 도시한 부호기가 수신하여 부호화한 신호를 복호화하기 위한 복호기(140)가 나와 있다. Ⅰ급 비트와 Ⅱ급 비트로 이루어진 그룹(150)을 가정하기로 한다. 소정의 복호화 출력 형태는 소정 위치에 소정 개수(N1)의 Ⅰ급 비트와 다른 소정 위치에 제 2의 소정 개수(N2)의 Ⅱ급 비트로 이루어진 것으로 선험적으로 알 수 있다. N 개의 연속적인 복호화 비트(여기서, N은 구속 길이에서 1을 뺀 값이다)를 가정하여 공지의 MLSE 복호기(도시되어 있지 않음)를 개시한다. 각 비트 패턴에 대하여 N 번째 비트가 1이거나, N 번째 비트가 0이라고 가정하고, 각 패턴을 부호화하고(N 번째 비트로 확장시켜 N 개의 비트를 포함하도록 한다; 즉, 기지 코드의 구속 길이와 같다), 부호화 패턴을 수신 신호 샘플과 비교하여, 앞서 설명한 바와 같이 2(N-1)개의 가능한 비트 패턴들의 각각에 대하여 가능도 행렬을 누적시킨다. 첫 번째 비트 위치, 비트 2, 3, 4, ..., N만 다르고 다른 것은 모두 일치하는 두 개의 패턴에 해당하는 각 쌍의 행렬 중에서 작은 것을 해당 행렬과 함께 그대로 둔다. 이런 방식으로, 유지 패턴의 수는 다시 한 번 2(N-1)개가 되고, N 개의 비트들 중요서 첫 번째 비트를 각 패턴의 한정된 유지값과 연결시켜서 비트 2, 3, ..., N은 모두 2(N-1)개의 조합을 갖는다.
이 과정을 모든 비트가 복호화될 때까지 계속해서 N+1 번째 비트, N+2 번째 비트 등으로 가정하여 수행한다. 각 단계에서, 가장 최근에 가정한 N 개의 비트를 재부호화하여 수신 신호 샘플과 비교하는 경우, Ⅰ급 비트, Ⅱ급 비트, 또는 Ⅰ급 비트와 Ⅱ급 비트가 섞인 것을 부호화할 때 전송장치가 수행한 것과 같은 방식으로 N 개의 비트가 Ⅰ급 비트인가, Ⅱ급 비트인가, 혹은 두 가지 비트가 섞인 것인가에 따라 재부호화 방법을 선택한다. 다시 말하면, Ⅰ급 비트와 Ⅱ급 비트의 비트 위치들과 각 부호화 방법을 전송장치와 수신장치간에 선험적으로 일치시킨다.
본 발명을 실행함에 있어서, 상기 설명한 부호화 과정은 Ⅰ급 비트 위치에서 시작된다. 다른 부호기(155)가 데이터 그룹(150) 내에서 x 개의 인접 비트들(구속 길이)의 각 연속 시프트로부터 다수의 부호화 비트를 발생한다. 인접 비트들을 선택한 도 5의 위치는 Ⅱ급 비트와 Ⅰ급 비트에 모두 해당한다. 그러나, 첫 번째 소정 시작 위치는 스크램블되는 부호화 비트(즉, Ⅱ급 비트가 아닌Ⅰ급 비트)를 발생하지 않는 위치이어야 한다.
그러므로, 스크램블된 부호화 비트를 발생하지 않을 데이터 그룹(150) 내의 위치에 있는 인접 비트의 집합으로부터 가능한 모든 가정을 선택하여 복호화를 시작한다. 이 시간 동안, 스크램블링 마스크 발생기(160)는 널패턴을 발생하고, 스크램블러(165)는 널스크램블링 동작을 수행한다. 비교기(175)는 부호기(155)가 발생한 부호화 비트를 수신 버퍼(170)의 수신 비트와 비교한다. 수신 버퍼(170)는 도 4의 부호기(124)가 발생한 부호화 신호를 수신한다. 비교기(175)가 부호화 비트와 수신 비트를 비교하여 인접 비트 그룹의 각 가정에 대한 행렬을 발생한다. 행렬은 해당 가정과 관련하여 메모리(180)에 저장된다. 인접 비트 그룹에 대한 여러 가정들은 경로 히스토리 메모리(152)에 저장된다.
그런 다음, 데이터 그룹(150)으로부터 선택된 인접 비트 그룹을 대상으로 하여, 스크램블된 비트를 포함하지 않는 Ⅰ급 비트 위치를 통틀어 비교기(175)가 각 위치에서 부호화 비트를 수신 버퍼(170)로부터 해당 수신 비트와 비교하여 행렬값으로의 증가분을 계산한다. 오직 Ⅰ급 비트만을 포함하는 각 위치에서 인접 비트를 선택하면, 가정 메모리(180)는 모든 Ⅰ급 비트에 대한 수많은 가정과 부분 누적된 행렬을 포함한다.
스크램블링 마스크 발생기(160)는Ⅰ급 비트 가정을 이용하여 스크램블러(165)에 의해 부호기(155)의 출력에 대하여 스크램블된 Ⅱ급 데이터 비트에 대한 스크램블된 부호화 비트를 발생하는 스크램블링 비트를 생성한다. 메모리(152)에 저장된 각 가정을 한꺼번에 1비트씩 확장시켜 부호화 및 스크램블된 Ⅱ급 비트를 발생하고 수신 버퍼와 비교기(175)로부터 받은 해당 수신 비트와 비교한다. 비교의 결과로 소정 가정에 대한 행렬값에 대한 델타 행렬 또는 증가분을 얻는다. 모든 가정을 1비트씩 진행시켜 새로운 누적 행렬이 생성되면, 새로운 비트를 더하여 가정의 개수를 두 배로 늘린 후, 비터비 복호화 원리에 따라 가장 빠른 비트만 틀린 상태쌍 중에서 하나를 선택하여 개수를 절반으로 줄인다.
이와 같은 방식으로 스크램블된 부호화 비트를 포함하지 않는 데이터 그룹(150)의 모든 비트를 가정할 때까지 복호화를 수행하고, 부호기는 한 번 순환하여 처음 시작 비트 그룹을 다시 선택한다. 복호화는 부호화 비트가 디스크램블될 필요가 없는 Ⅰ급 비트들과, 동일한 기계 상태로부터 이미 가정한 Ⅰ급 비트를 이용하여 스크램블링이 필요한 Ⅱ급 비트들을 가지고 두 번째 순환이 끝날 때까지 계속된다. 가장 낮은 누적 행렬을 갖는 가정을 선택하고, 여러 복호화 사이클의 중간에서 Ⅰ급 비트와 Ⅱ급 비트의 복호화 집합을 추출하여 엔드 효과를 방지한다.
복호화하는 동안 부분 행렬이 저장되지 않았으면, 추출한 비트를 소급 이용하여 수신 신호 샘플을 처리해서 복호 품질 표시자를 발생한다. 복호화하는 동안에 부분 행렬이 저장되었으면, 첫 번째 Ⅰ급 비트를 복호화하기 직전의 부분 행렬과 마지막 Ⅰ급 비트를 복호화한 직후의 부분 행렬의 차이로부터 Ⅰ급 비트를 복호화하기 위한 품질 표시자를 얻는다. 마찬가지로, 첫 번째 Ⅱ급 비트를 복호화하기 직전의 부분 행렬과 마지막 Ⅱ급 비트를 복호화한 직후의 부분 행렬의 차이로부터 Ⅱ급 비트를 복호화하기 위한 품질 표시자를 얻는다. 물론, 품질 표시자는 최선의 가정 즉, 전체 행렬이 가장 낮은 기계 상태에 대하여 저장된 부분 행렬로부터 계산하고, 에러 체크기(200)에 의해 처리되어 복호화 Ⅰ급 비트가 복호화 에러를 포함하는 가능도를 체크한다.
이제까지 첨부된 도면과 상기 상세한 설명에서 본 발명의 바람직한 실시예와 장치에 대하여 설명하였으나, 본 발명은 이에 한정되지 않고 다음 청구 범위가 정하는 본 발명의 취지에서 벗어나지 않는 범위에서 여러 가지 변형 및 대안이 가능함을 이해하여야 할 것이다.

Claims (32)

  1. 정보 비트를 제 1 정보 비트 그룹과 제 2 정보 비트 그룹으로 분류하는 수단;
    제 1 정보 비트 그룹을 부호화하여 제 3 부호화 정보 비트 그룹을 생성하는 제 1 콘벌루션 부호기;
    제 2 정보 비트 그룹을 부호화하여 제 4 부호화 정보 비트 그룹을 생성하고, 제 3 정보 비트 그룹과 제 1 정보 비트 그룹의 비율이 제 4 정보 비트 그룹과 제 2 정보 비트 그룹의 비율보다 높은 제 2 콘벌루션 부호기;
    제 1 정보 비트 그룹에 따라 제 4 부호화 정보 비트 그룹을 스크램블링하여 스크램블된 제 5 부호화 정보 비트 그룹을 생성하는 수단; 및
    스크램블된 제 5 부호화 정보 비트 그룹의 각 정보 비트와 제 3 부호화 정보 비트 그룹의 각 정보 비트를 소정의 전송 시퀀스로 전송하는 수단을 포함하는 정보 비트를 부호화하여 전송하기 위한 장치.
  2. 제 1 항에 있어서, 상기 스크램블링 수단이 제 1 정보 비트 그룹에 따라 초기 비트 그룹으로부터 비트를 스크램블링하는 시퀀스를 발생하기 위한 의사랜덤 시퀀스 발생기를 포함하는 장치.
  3. 제 2 항에 있어서, 비트를 스크램블링하는 시퀀스가 적어도 제 4 부호화 정보 비트와 같은 다수의 비트를 갖는 장치.
  4. 제 2 항에 있어서, 비트를 스크램블링하는 시퀀스가 제 4 부호화 정보 비트를 배열하는 스크램블링 순서를 정의하여 스크램블된 제 5 부호화 정보 비트 그룹을 생성하는 장치.
  5. 제 3 항에 있어서, 스크램블링 비트가 비트별로 제 4 부호화 정보 비트의 해당 비트와 결합하여 스크램블된 제 5 부호화 정보 비트를 생성하는 장치.
  6. 제 3 항에 있어서, 스크램블링 비트의 제 1 부분이 비트별로 제 4 부호화 정보 비트의 첫 번째 부분과 결합되고, 스크램블링 비트의 제 2 부분이 제 4 부호화 정보 비트가 배열되는 스크램블링 순서를 정의하는 장치.
  7. 제 5 항에 있어서, 상기 결합이 배타적 "논리합" 연산을 포함하는 장치.
  8. 제 1 항에 있어서, 제 1 콘벌루션 부호기가 테일바이팅 콘벌루션 부호기를 포함하는 장치.
  9. 제 1 항에 있어서, 제 2 콘벌루션 부호기가 테일바이팅 콘벌루션 부호기를 포함하는 장치.
  10. 제 1 항에 있어서, 제 1 콘벌루션 부호기가 천공식 콘벌루션 부호기를 포함하는 장치.
  11. 제 1 항에 있어서, 제 2 콘벌루션 부호기가 천공식 콘벌루션 부호기를 포함하는 장치.
  12. 제 1 항에 있어서, 제 1 및 제 2 콘벌루션 부호기가
    다수의 기억 소자를 포함하는 시프트 레지스터;
    시프트 레지스터의 기억 소자에 저장된 내용의 복수개의 논리 조합을 계산하기 위한 논리 회로;
    제 1 정보 비트 그룹의 제 1 부분을 이용하여 기억 소자를 초기 상태로 초기화하는 수단; 및
    기억 소자가 초기 상태로 되돌아갈 때까지 시프트 레지스터의 기억 소자를 통하여 제 1 및 제 2 정보 비트 그룹을 순차적으로 시프트하고, 각 시프트 이전에 기억 소자의 다수 논리 조합을 선택하고, 상기 조합이 시프트 레지스터의 기억 소자가 제 1 정보 비트 그룹이나 제 2 정보 비트 그룹의 부분만을 포함하는지의 여부에 의존하고, 논리 조합이 제 3 및 제 4 부호화 정보 비트 그룹을 포함하는 제어 수단을 포함하는 장치.
  13. 제 12 항에 있어서, 각 시프트에 대한 논리 조합의 선택이 소정의 천공 스케쥴에 따라 달라지는 장치.
  14. 제 1 정보 비트 그룹을 갖는 복수개의 제 1 비트 시퀀스들을 행렬값에 따라 가정하여 최대 가능도를 나타내는 누적 행렬을 갖는 제 1 비트 시퀀스를 결정하는 제 1 처리 수단;
    가정한 복수개의 제 1 비트 시퀀스들을 재부호화하여 제 1 정보 비트 그룹에 해당하는 제 1 예상 신호 샘플을 생성하는 제 1 재부호화 수단;
    제 1 예상 신호 샘플을 해당 수신 신호 샘플과 비교하고, 이에 따라 제 1 예상 신호 샘플과 관련한 누적 행렬을 누적시키는 제 1 행렬 누적 수단;
    최대 가능도를 갖는 제 1 정보 비트 그룹에 따라 제 2 정보 비트에 해당하는 수신 신호 샘플을 언스크램블링하는 언스크램블링 수단;
    저장된 복수개의 행렬값에 따라 제 2 정보 비트 그룹을 갖는 제 2 비트 시퀀스를 연속 가정하여 최대 가능도를 나타내는 제 2 누적 행렬을 갖는 제 2 정보 시퀀스를 결정하는 제 2 처리 수단;
    가정한 제 2 비트 시퀀스를 재부호화하여 제 2 정보 비트 그룹에 해당하는 제 2 예상 신호 샘플을 생성하는 제 2 재부호화 수단;
    언스크램블된 수신 신호를 제 2 예상 신호 샘플과 비교하고, 이에 따라 복수개의 제 2 누적 행렬을 누적시키는 제 2 행렬 누적 수단; 및
    최대 가능도를 나타내는 제 2 누적 행렬을 가지고 최대 가능도를 나타내는 제 1 누적 행렬을 처리하여 에러 표시자 신호를 생성하는 에러 표시 수단을 포함하는, 신호를 수신하고 이로부터 부호화 및 스크램블된 정보 비트를 복호화하여 제 1 및 제 2 정보 비트 그룹을 생성하기 위한 장치.
  15. 제 14 항에 있어서, 제 1 및 제 2 재부호기가 콘벌루션 부호기를 포함하는 장치.
  16. 제 14 항에 있어서, 제 1 및 제 2 재부호기가 테일바이팅 콘벌루션 부호기를 포함하는 장치.
  17. 제 14 항에 있어서, 제 1 및 제 2 재부호기가 천공식 콘벌루션 부호기를 포함하는 장치.
  18. 제 14 항에 있어서, 제 1 재부호기가 제 1 정보 비트 그룹에 대한 제 1 비율을 갖는 다수의 예상 신호 샘플을 생성하고, 제 2 재부호기가 제 2 정보 비트 그룹에 대한 제 2 비율을 갖는 다수의 예상 신호 샘플을 생성하고, 상기 제 2 비율이 상기 제 1 비율보다 낮은 장치.
  19. 제 14 항에 있어서, 상기 언스크램블링 수단이 최대 가능도를 갖는 제 1 비트 시퀀스에 따라 초기 상태로부터 언스크램블링 비트 시퀀스를 발생하는 수단을 포함하는 장치.
  20. 제 14 항에 있어서, 상기 언스크램블링 비트 시퀀스가 제 2 행렬 누적 수단에 의해 비교되는 신호 샘플과 적어도 같은 수의 비트를 포함하는 장치.
  21. 제 20 항에 있어서, 상기 언스크램블링 수단이 비트 스크램블링 시퀀스의 각 비트를 해당 수신 신호 샘플과 결합시키는 장치.
  22. 제 19 항에 있어서, 상기 언스크램블링 비트 시퀀스가 제 2 행렬 누적 수단이 수신 신호를 예상 신호 샘플과 비교하는 순서를 결정하는 장치.
  23. 제 14 항에 있어서, 상기 에러 표시 수단이 제 1 및 제 2 누적 행렬을 더하고, 그 합을 한계값과 비교하여 에러 표시자 신호를 생성하는 장치.
  24. 제 14 항에 있어서, 상기 에러 표시 수단이 수신 신호 샘플의 평균 신호 세기를 측정하는 장치.
  25. 제 24 항에 있어서, 평균 신호 세기가 제 1 및 제 2 행렬 누적 수단에 의해 계산되는 장치.
  26. 제 24 항에 있어서, 평균 신호 세기가 제곱평균값을 포함하는 장치.
  27. 제 14 항에 있어서, 상기 에러 표시 수단이 행렬을 각 평균 신호 세기로 나누어 정규화하는 장치.
  28. 제 27 항에 있어서, 상기 정규화시킨 행렬이 이차 평면을 정의하고, 상기 에러 표시자 신호가 상기 평면의 제 1 또는 제 2 영역에 존재하는지에 따라 달라지는 장치.
  29. 행렬값에 따라 제 1 정보 비트 그룹을 갖는 제 1 비트 시퀀스들을 가정하여 최대 가능도를 나타내는 제 1 누적 행렬을 갖는 제 1 비트 시퀀스를 결정하는 제 1 처리 수단;
    가정한 제 1 비트 시퀀스들을 재부호화하여 제 1 정보 비트 그룹에 해당하는 제 1 예상 신호 샘플의 시퀀스를 생성하는 제 1 재부호화 수단;
    제 1 예상 신호 샘플을 해당 수신 신호 샘플과 비교하여, 그 유사성 또는 차이에 따라 누적 행렬을 누적시키는 제 1 행렬 누적 수단;
    행렬값에 따라 제 2 정보 비트 그룹을 갖는 제 2 시퀀스들을 가정하여 최대 가능도를 나타내는 제 2 누적 행렬을 갖는 제 2 비트 시퀀스를 결정하는 제 2 처리 수단;
    가정한 제 2 비트 시퀀스들을 재부호화하여 제 2 정보 비트 그룹에 해당하는 제 2 예상 신호 샘플의 시퀀스를 생성하는 제 2 재부호화 수단;
    최대 가능도를 갖는 정보 비트의 제 1 시퀀스를 이용하여 제 2 정보 비트에 해당하는 제 2 예상 신호 샘플을 스크램블링하는 스크램블링 수단;
    상기 수신 신호 샘플을 상기 스크램블된 예상 신호 샘플과 비교하여, 그 유사성 또는 차이에 따라 제 2 누적 행렬을 누적시키는 제 2 행렬 누적 수단; 및
    최대 가능도를 나타내는 제 2 누적 행렬을 가지고 최대 가능도를 나타내는 제 1 누적 행렬을 처리하여 에러 표시자 신호를 생성하는 에러 표시 수단을 포함하는, 신호를 수신하고 이로부터 부호화 및 스크램블된 정보 비트를 복호화하여, 보정하지 않은 에러의 가능도를 경고하는 표시자 신호를 더한 전송 에러를 보정한 제 1 복호화 정보 비트 그룹과 전송 에러를 보정한 제 2 정보 비트 그룹을 생성하기 위한 장치.
  30. 제 1 심볼 그룹과 제 2 심볼 그룹을 같이 분류하는 단계;
    제 1 그룹의 심볼만을 포함하는 제 1 심볼 그룹 및 제 2 심볼 그룹 내에 제 1 인접 비트들을 선택하는 단계;
    제 1 인접 비트들로부터 제 1 부호화 비트를 연산하는 단계;
    제 2 그룹의 심볼만을 포함하는 심볼들로부터 제 2 인접 비트들을 선택하는 단계;
    제 2 인접 비트들로부터 제 2 부호화 비트를 연산하는 단계; 및
    상기 소정의 제 2 인접 비트가 제 2 심볼 그룹의 비트만을 포함하면, 제 1 심볼 그룹을 이용하여 상기 제 2 부호화 비트를 스크램블링하는 단계를 포함하는 제 1 및 제 2 정보 심볼 그룹을 부호화하는 방법.
  31. 제 30 항에 있어서, 상기 스크램블링 단계가
    제 1 심볼 그룹에 따라 스크램블링 마스크를 발생하는 단계; 및
    제 2 부호화 심볼 그룹에 스크램블링 마스크를 더하는 단계를 부가적으로 포함하는 방법.
  32. 제 1 부호화 심볼 집합을 갖는 부호화 정보 신호의 제 1 부분을 처리하여 제 2 정보 심볼 집단에 대한 다수의 가정과 관련 가능도 행렬을 발생하는 단계;
    제 1 정보 심볼 집합에 대한 다수의 가정을 이용하여 스크램블된 제 2 부호화 심볼 집합을 갖는 부호화 정보 신호의 제 2 부분을 처리하여 스크램블된 부호화 심볼을 언스크램블링하고 복호화하고, 갱신된 가능도 행렬을 계산하는 단계; 및
    다수의 가정 중에서 최대 가능도 행렬을 갖는 것을 선택하고, 선택된 가정이 확장되어 제 1 및 제 2 정보 심볼 집합 모두를 포함하면, 이로부터 제 1 및 제 2 정보 심볼 집합을 소정의 복호화 심볼로서 추출하는 단계를 포함하는, 제 1 정보 심볼 집합에 해당하는 제 1 부호화 심볼 집합과 제 2 정보 심볼 집합에 해당하는 스크램블된 제 2 부호화 심볼 집합을 갖는 부호화 정보 신호를 복호화하는 방법.
KR1020007003486A 1997-10-03 1998-09-30 덜 중요한 데이터 비트를 이용하여 중요한 데이터 비트를보호하는 방법 KR100601015B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/943,885 US6012160A (en) 1997-10-03 1997-10-03 Method for protecting important data bits using less important data bits
US08/943,885 1997-10-03
PCT/US1998/020538 WO1999018689A1 (en) 1997-10-03 1998-09-30 Method for protecting important data bits using less important data bits

Publications (2)

Publication Number Publication Date
KR20010024371A true KR20010024371A (ko) 2001-03-26
KR100601015B1 KR100601015B1 (ko) 2006-07-14

Family

ID=25480424

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007003486A KR100601015B1 (ko) 1997-10-03 1998-09-30 덜 중요한 데이터 비트를 이용하여 중요한 데이터 비트를보호하는 방법

Country Status (14)

Country Link
US (1) US6012160A (ko)
EP (1) EP1021883A1 (ko)
JP (1) JP4215947B2 (ko)
KR (1) KR100601015B1 (ko)
CN (2) CN1783767A (ko)
AU (1) AU740177B2 (ko)
BR (1) BR9812589A (ko)
CA (1) CA2305553A1 (ko)
EE (1) EE200000206A (ko)
HK (1) HK1032698A1 (ko)
ID (1) ID24243A (ko)
IL (1) IL135437A (ko)
NO (1) NO20001708L (ko)
WO (1) WO1999018689A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100830229B1 (ko) * 2006-07-07 2008-05-16 세종대학교산학협력단 다중 송수신 시스템에서의 효율적인 신호 검출장치 및 방법

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6240143B1 (en) * 1998-08-18 2001-05-29 Qualcomm Inc. Method and apparatus for the reflection and transmission of quasi orthogonal vectors
US7254120B2 (en) * 1999-12-09 2007-08-07 Broadcom Corporation Data rate controller
US6484285B1 (en) 2000-02-07 2002-11-19 Ericsson, Inc. Tailbiting decoder and method
US20010041981A1 (en) * 2000-02-22 2001-11-15 Erik Ekudden Partial redundancy encoding of speech
US6606726B1 (en) 2000-06-13 2003-08-12 Telefonaktiebolaget L M Ericsson (Publ) Optimization of acceptance of erroneous codewords and throughput
US7046719B2 (en) * 2001-03-08 2006-05-16 Motorola, Inc. Soft handoff between cellular systems employing different encoding rates
US7099869B1 (en) * 2001-07-11 2006-08-29 Apple Computer, Inc. Method and apparatus for managing file extensions in a digital processing system
US8077861B2 (en) 2004-08-12 2011-12-13 Cmla, Llc Permutation data transform to enhance security
US7564970B2 (en) * 2004-08-12 2009-07-21 Cmla, Llc Exponential data transform to enhance security
US7577250B2 (en) * 2004-08-12 2009-08-18 Cmla, Llc Key derivation functions to enhance security
US7316032B2 (en) 2002-02-27 2008-01-01 Amad Tayebi Method for allowing a customer to preview, acquire and/or pay for information and a system therefor
US7562397B1 (en) 2002-02-27 2009-07-14 Mithal Ashish K Method and system for facilitating search, selection, preview, purchase evaluation, offering for sale, distribution, and/or sale of digital content and enhancing the security thereof
US6973579B2 (en) 2002-05-07 2005-12-06 Interdigital Technology Corporation Generation of user equipment identification specific scrambling code for the high speed shared control channel
JP3922979B2 (ja) * 2002-07-10 2007-05-30 松下電器産業株式会社 伝送路符号化方法、復号化方法、及び装置
US7406070B2 (en) * 2003-10-09 2008-07-29 Telefonaktiebolaget L M Ericsson (Publ) Adaptive threshold for HS-SCCH part 1 decoding
US7453853B2 (en) * 2003-10-09 2008-11-18 Ericsson Technology Licensing Ab Adaptive correlation of access codes in a packet-based communication system
US8452316B2 (en) * 2004-06-18 2013-05-28 Qualcomm Incorporated Power control for a wireless communication system utilizing orthogonal multiplexing
KR100887299B1 (ko) 2004-06-18 2009-03-06 콸콤 인코포레이티드 강건한 소거 검출 및 소거율 기반 폐루프 전력 제어
US7594151B2 (en) * 2004-06-18 2009-09-22 Qualcomm, Incorporated Reverse link power control in an orthogonal system
US7197692B2 (en) * 2004-06-18 2007-03-27 Qualcomm Incorporated Robust erasure detection and erasure-rate-based closed loop power control
US7536626B2 (en) 2004-06-18 2009-05-19 Qualcomm Incorporated Power control using erasure techniques
US7742444B2 (en) * 2005-03-15 2010-06-22 Qualcomm Incorporated Multiple other sector information combining for power control in a wireless communication system
US8942639B2 (en) * 2005-03-15 2015-01-27 Qualcomm Incorporated Interference control in a wireless communication system
US8848574B2 (en) 2005-03-15 2014-09-30 Qualcomm Incorporated Interference control in a wireless communication system
US9055552B2 (en) * 2005-06-16 2015-06-09 Qualcomm Incorporated Quick paging channel with reduced probability of missed page
US8750908B2 (en) * 2005-06-16 2014-06-10 Qualcomm Incorporated Quick paging channel with reduced probability of missed page
US8675549B2 (en) * 2005-10-27 2014-03-18 Qualcomm Incorporated Method of serving sector maintenance in a wireless communication systems
US20070097935A1 (en) * 2005-10-27 2007-05-03 Alexei Gorokhov In-band rate control for an orthogonal frequency division multiple access communication system
US20090207790A1 (en) * 2005-10-27 2009-08-20 Qualcomm Incorporated Method and apparatus for settingtuneawaystatus in an open state in wireless communication system
US20070147226A1 (en) * 2005-10-27 2007-06-28 Aamod Khandekar Method and apparatus for achieving flexible bandwidth using variable guard bands
CN101331698B (zh) * 2005-10-27 2012-07-18 高通股份有限公司 用于估计无线通信系统中的反向链路负载的方法和设备
US8670777B2 (en) 2006-09-08 2014-03-11 Qualcomm Incorporated Method and apparatus for fast other sector interference (OSI) adjustment
US8442572B2 (en) * 2006-09-08 2013-05-14 Qualcomm Incorporated Method and apparatus for adjustments for delta-based power control in wireless communication systems
US8375280B2 (en) 2007-11-02 2013-02-12 Telefonaktiebolaget L M Ericsson (Publ) Optimum distance spectrum feedforward tail-biting convolutional codes
US20100138724A1 (en) * 2008-12-01 2010-06-03 Dsp Group Ltd. Adaptive error protection for wireless communications
EP2505011B1 (en) * 2009-11-27 2019-01-16 Qualcomm Incorporated Increasing capacity in wireless communications
CN104168089B (zh) * 2014-08-27 2017-05-10 杭州国芯科技股份有限公司 一种在解交织过程中动态调整数据精度的方法
US9690656B2 (en) 2015-02-27 2017-06-27 Microsoft Technology Licensing, Llc Data encoding on single-level and variable multi-level cell storage
US9786386B2 (en) 2015-02-27 2017-10-10 Microsoft Technology Licensing, Llc Dynamic approximate storage for custom applications
CN105866257B (zh) * 2016-06-12 2018-05-08 华南理工大学 一种基于Golay互补卷积码的多元调制超声编码单次激励方法

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438621A (en) * 1988-11-02 1995-08-01 Hewlett-Packard Company DC-free line code and bit and frame synchronization for arbitrary data transmission
US5097507A (en) 1989-12-22 1992-03-17 General Electric Company Fading bit error protection for digital cellular multi-pulse speech coder
US5247579A (en) * 1990-12-05 1993-09-21 Digital Voice Systems, Inc. Methods for speech transmission
US5259110A (en) * 1992-04-03 1993-11-09 International Business Machines Corporation Method for forming a multilayer microelectronic wiring module
US5548615A (en) * 1993-05-03 1996-08-20 At&T Corp. Methods and apparatus for rotationally invariant multilevel coding
CA2131674A1 (en) * 1993-09-10 1995-03-11 Kalyan Ganesan High performance error control coding in channel encoders and decoders
US5493584A (en) * 1993-12-27 1996-02-20 Emeott; Stephen P. Method for determining a channel quality metric in a receiver
US5825824A (en) * 1995-10-05 1998-10-20 Silicon Image, Inc. DC-balanced and transition-controlled encoding method and apparatus
US5841102A (en) * 1996-11-08 1998-11-24 W. L. Gore & Associates, Inc. Multiple pulse space processing to enhance via entrance formation at 355 nm
US5903550A (en) * 1997-01-02 1999-05-11 Motorola, Inc. Method and system for parallel demodulation of multiple chips of a CDMA signal
US5808572A (en) * 1997-05-22 1998-09-15 National Science Council Method and apparatus for finite-length arithmetic coding

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100830229B1 (ko) * 2006-07-07 2008-05-16 세종대학교산학협력단 다중 송수신 시스템에서의 효율적인 신호 검출장치 및 방법

Also Published As

Publication number Publication date
EP1021883A1 (en) 2000-07-26
EE200000206A (et) 2001-04-16
NO20001708D0 (no) 2000-04-03
CA2305553A1 (en) 1999-04-15
NO20001708L (no) 2000-06-02
ID24243A (id) 2000-07-13
JP2001519618A (ja) 2001-10-23
CN1273724A (zh) 2000-11-15
KR100601015B1 (ko) 2006-07-14
US6012160A (en) 2000-01-04
WO1999018689A1 (en) 1999-04-15
IL135437A0 (en) 2001-05-20
JP4215947B2 (ja) 2009-01-28
CN1783767A (zh) 2006-06-07
AU740177B2 (en) 2001-11-01
HK1032698A1 (en) 2001-07-27
BR9812589A (pt) 2000-07-25
AU9675798A (en) 1999-04-27
IL135437A (en) 2004-06-01
CN1242582C (zh) 2006-02-15

Similar Documents

Publication Publication Date Title
KR100601015B1 (ko) 덜 중요한 데이터 비트를 이용하여 중요한 데이터 비트를보호하는 방법
US5230003A (en) Decoding system for distinguishing different types of convolutionally-encoded signals
KR100554322B1 (ko) 복수의 코딩 버스트내에 배치된 ｃｒｃ 비트에 의해 종료 상태가결정되는 컨벌루셔널 디코딩
KR100330336B1 (ko) 2개의 블록 부호를 이용한 에러 정정 시스템
EP0669026B1 (en) Method and apparatus for erasing bad frames of information in a communication system
US6430721B2 (en) Method for decreasing the frame error rate in data transmission in the form of data frames
EP1355430A1 (en) Error detection methods in wireless communication systems
EP0907256B1 (en) Apparatus for convolutional self-doubly orthogonal encoding and decoding
US20020110203A1 (en) Method and system for energy based frame rate determination
EP0494709B1 (en) Signal transmission system with sepatate tree coding for each of the parameters
WO2000016488A1 (en) Method and apparatus for errors and erasures decoding
US6519740B1 (en) Bit detection method in a radio communications system
EP0603824B1 (en) Method of and circuit for detecting synchronism in viterbi decoder
US5384793A (en) Fading and random pattern error protection method for dynamic bit allocation sub-band coding
EP0981863B1 (en) Method and apparatus for enhanced performance in a system employing convolutional decoding
JP3445279B6 (ja) データ伝送方法，データ伝送システムおよび送信装置，受信装置
GB2379141A (en) Depuncturing a punctured digital signal

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee