KR20010011355A - 신호 전송 라인의 레벨 안정화 회로 - Google Patents
신호 전송 라인의 레벨 안정화 회로 Download PDFInfo
- Publication number
- KR20010011355A KR20010011355A KR1019990030674A KR19990030674A KR20010011355A KR 20010011355 A KR20010011355 A KR 20010011355A KR 1019990030674 A KR1019990030674 A KR 1019990030674A KR 19990030674 A KR19990030674 A KR 19990030674A KR 20010011355 A KR20010011355 A KR 20010011355A
- Authority
- KR
- South Korea
- Prior art keywords
- signal transmission
- signal
- transmission line
- level
- integrated circuit
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0298—Arrangement for terminating transmission lines
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명의 반도체 집적 회로는, 제 1 및 제 2 집적 회로, 상기 제 1 및 제 2 집적 회로들 사이의 신호 전송을 위한 제 1 및 제 2 신호 전송 라인들, 그리고 레벨 안정화 회로를 포함한다. 상기 레벨 안정화 회로는 상기 제 1 및 제 2 신호 전송 라인들 사이의 전기적 영향력에 의해 상기 제 2 신호 전송 라인을 통해 전송되는 신호의 레벨 변화를 방지한다.
Description
본 발명은 반도체 집적 회로에 관한 것으로, 좀 더 구체적으로는 신호 전송 라인들 사이의 커패시턴스에 의해서 신호 전송 라인들을 통해 전송되는 신호의 레벨 변화를 방지하기 위한 레벨 안정화 회로를 구비한 반도체 집적 회로에 관한 것이다.
오늘날 반도체 집적 기술은 급속도로 발전하고 있다. 반도체 집적 회로의 고집적화 기술은 제품의 소형화를 실현할 수 있을 뿐만 아니라 제품의 생산 단가를 낮출 수 있는 중요한 기술이다.
반도체 집적 회로의 집적도는 신호 전송 라인 즉, 패턴 사이즈와 밀접한 관계가 있다. 패턴 사이즈가 작아질수록 고집적화를 달성할 수 있으나, 이는 서로 인접한 두 패턴 사이에 전기적 영향력(electrical interferance) 즉, 커플링(coupling)의 증가를 초래한다. 왜냐하면, 인접한 두 신호 전송 라인 사이의 커패시턴스(capacitance)는 두 라인 사이의 거리에 반비례하기 때문이다.
반도체 집적 회로 가운데 반도체 메모리 장치는 고집적화 기술과 더불어 고용량화 추세로 발전하고 있다. 반도체 메모리 장치의 고용량화를 달성하기 위해서는 집적 회로내에 더많은 패턴을 형성해야 할 뿐만 아니라 신호를 전송하는 라인의 길이가 길어져야 한다. 신호 전송 라인의 길이 증가는 신호 전송 라인의 저항 증가를 초래한다.
다시 말하면, 반도체 집적 회로의 고집적화와 고용량화는 신호 전송 라인의 전기적 저항과 인접한 신호 전송 라인들 간의 커패시턴스를 증가시킨다. 신호 전송 라인의 전기적 저항과 인접한 신호 전송 라인들 간의 커패시턴스의 증가는 인접한 신호 전송 라인들 간의 전기적인 영향력을 증가시킨다. 인접한 신호 전송 라인들 간의 커플링은 신호 전송 라인을 통해 전송되는 신호의 변형(noise)을 유발한다.
도 1은 종래의 반도체 집적 회로의 내부 회로 구성을 보여주는 도면이다.
도 1을 참조하면, 반도체 집적 회로(1) 내부에는 다수 개의 집적 회로들(10, 20)과 신호 전송 라인들(LINE1, LINE2)이 구성된다. 상기 제 1 집적 회로(10)의 제 1 단자(A)와 상기 제 2 집적 회로(20)의 제 1 단자(A')는 제 1 신호 전송 라인(LINE1)으로 연결되고, 상기 제 1 집적 회로(10)의 제 2 단자(B)와 상기 집적 회로(20)의 제 2 단자(B')는 제 2 신호 전송 라인(LINE2)으로 연결된다.
상기 신호 전송 라인(LINE2)에는 저항 성분들(R0 ~ Rm)과 커패시터 성분들(C0 ~ Cn)이 존재한다. 또한, 상기 제 1 라인(LINE1)과 제 2 라인(LINE2) 사이에는 선간 커플링에 의한 커패시터 성분(Cc)이 존재한다.
초기 상태에서, 상기 집적 회로(1)의 제 1 단자(A)로부터 로우 레벨(논리 '0')의 신호가 출력되고, 제 2 단자(B)로부터 하이 레벨(논리 '1')의 신호가 출력되면, 상기 제 1 라인(LINE1)에는 로우 레벨의 신호가 전송되고, 상기 제 2 라인(LINE2)의 노드(N1)은 인버터(IV1)에 의해 로우 레벨로 된다. 따라서, 상기 NMOS 트랜지스터(NM1)는 턴 오프된다.
이 상태에서, 상기 제 1 집적 회로(1)의 제 1 단자(A)로부터 하이 레벨(논리 '1')의 신호가 출력되고, 제 2 단자(B)로부터 하이 레벨의 신호가 출력되면, 상기 제 1 라인(LINE1)에는 하이 레벨의 신호가 전송된다. 그리고, 상기 제 2 라인(LINE2)의 노드(N1)는 로우 레벨을 유지해야 한다. 그러나, 상기 제 1 및 제 2 라인들(LINE1, LINE2) 사이의 커플링에 의한 커패시터 성분(Cc)에 의해서 상기 제 2 라인(LINE2)의 노드(N1)가 순간적으로 하이 레벨로 토글(toggle)된다. 따라서, 상기 NMOS 트랜지스터(NM1)가 턴 온되는 현상이 발생한다. 상기 NMOS 트랜지스터(NM1)가 턴온됨에 따라 노드(N2)의 레벨이 변화되어 원하지 않는 레벨의 신호가 상기 제 2 집적 회로(20)의 제 2 단자(B')로 입력되는 문제가 있었다.
따라서, 본 발명의 목적은 상술한 제반 문제점을 해결하기 위해 제안된 것으로, 인접한 신호 전송 라인들 사이의 커패시턴스에 의해서 신호 전송 라인들을 통해 전송되는 신호의 레벨 변화를 방지하기 위한 레벨 안정화 회로를 구비한 반도체 집적 회로를 제공하는데 있다.
도 1은 종래의 반도체 집적 회로의 내부 회로 구성을 보여주는 도면;
도 2는 본 발명의 바람직한 실시예에 따른 반도체 집적 회로의 내부 회로 구성을 보여주는 도면;
도 3은 본 발명의 다른 실시예에 따른 반도체 집적 회로의 회로 구성을 보여주는 도면;
도 4는 도 1에 도시된 종래의 반도체 집적 회로에서 제 1 신호 전송 라인을 통해 전송되는 신호의 변화에 따른 제 2 신호 전송 라인의 노드들의 전압 레벨을 보여주는 도면; 그리고
도 5는 도 2에 도시된 본 발명의 바람직한 실시예에 따른 반도체 집적 회로에서 제 1 신호 전송 라인을 통해 전송되는 신호의 변화에 따른 제 2 신호 전송 라인의 노드들의 전압 레벨을 보여주는 도면이다.
*도면의 주요 부분에 대한 부호의 설명*
10 : 제 1 집적 회로 20 : 제 2 집적 회로
30, 40 : 레벨 안정화 회로 IV1, IV2, IV2 : 인버터
LINE1, LINE2 : 제 1 및 제 2 신호 전송 라인
NM1, NM2 : NMOS 트랜지스터 PM1 : PMOS 트랜지스터
100, 200 : 반도체 집적 회로
상술한 바와 같은 본 발명의 목적을 달성하기 위한 본 발명의 특징에 의하면, 반도체 집적 회로는: 제 1 집적 회로와, 제 2 집적 회로와, 상기 제 1 및 제 2 집적 회로들 사이의 신호 전송을 위한 제 1 및 제 2 신호 전송 라인들, 그리고 레벨 안정화 회로를 포함한다. 상기 레벨 안정화 회로는 상기 제 1 및 제 2 신호 전송 라인들 사이의 전기적 영향력에 의해 상기 제 2 신호 전송 라인을 통해 전송되는 신호의 레벨 변화를 방지한다.
바람직한 실시예에 있어서, 상기 레벨 안정화 회로는, 상기 제 2 신호 전송 라인을 통해 전송되는 신호를 반전시키는 인버터 및, 상기 제 2 신호 전송 라인과 접지 전압 사이에 형성된 전류 통로와 상기 인버터의 출력 신호에 의해 제어되는 게이트를 가지는 N형 MOS 트랜지스터를 포함한다.
바람직한 실시예에 있어서, 상기 레벨 안정화 회로는, 상기 제 2 신호 전송 라인을 통해 전송되는 신호를 반전시키는 인버터 및, 전원 전압과 상기 제 2 신호 전송 라인 사이에 형성된 전류 통로와 상기 인버터의 출력 신호에 의해 제어되는 게이트를 가지는 P형 MOS 트랜지스터를 포함한다.
(작용)
이와 같은 장치에 의해서, 상기 제 1 및 제 2 신호 전송 라인들 사이의 전기적 영향력에 의해 상기 제 2 신호 전송 라인을 통해 전송되는 신호의 레벨 변화를 방지할 수 있는 레벨 안정화 회로를 구비한 반도체 집적 회로를 구현할 수 있다.
(실시예)
이하 본 발명에 따른 실시예를 첨부된 도면 도 2 내지 도 5를 참조하여 상세히 설명한다. 이후의 설명에서 도면들 중 동일하거나 유사한 참조 번호 및 부호는 가능한한 동일하거나 유사한 구성 요소를 나타낸다.
도 2는 본 발명의 바람직한 실시예에 따른 반도체 집적 회로의 내부 회로 구성을 보여주는 도면이다.
도 2를 참조하면, 반도체 집적 회로(100) 내부에는 다수 개의 집적 회로들(10, 20)과 신호 전송 라인들(LINE1, LINE2)이 구성된다. 상기 제 1 집적 회로(10)의 제 1 단자(A)와 상기 제 2 집적 회로(20)의 제 1 단자(A')는 제 1 신호 전송 라인(LINE1)으로 연결되고, 상기 제 1 집적 회로(10)의 제 2 단자(B)와 상기 집적 회로(20)의 제 2 단자(B')는 제 2 신호 전송 라인(LINE2)으로 연결된다.
상기 제 2 신호 전송 라인(LINE2)의 노드(N1)에는 레벨 안정화 회로(30)가 연결된다. 상기 레벨 안정화 회로(30)는 상기 제 2 신호 전송 라인(LINE2)의 노드(N1)를 통해 전송되는 신호를 반전시키는 인버터(IV2)와 상기 제 2 신호 전송 라인(LINE2)의 노드(N1)와 접지 전압 사이에 형성된 전류 통로 및 상기 인버터(IV2)의 출력 신호에 의해 제어되는 게이트를 가지는 NMOS 트랜지스터(NM2)로 구성된다.
상기 신호 전송 라인(LINE2)에는 저항 성분들(R0 ~ Rm)과 커패시터 성분들(C0 ~ Cn)이 존재한다. 또한, 상기 제 1 라인(LINE2)과 제 2 라인(LINE2) 사이에는 선간 커플링에 의한 커패시터 성분(Cc)이 존재한다.
초기 상태에서, 상기 집적 회로(10)의 제 1 단자(A)로부터 로우 레벨(논리 '0')의 신호가 출력되고, 제 2 단자(B)로부터 하이 레벨(논리 '1')의 신호가 출력되면, 상기 제 1 라인(LINE1)에는 로우 레벨의 신호가 전송되고, 상기 제 2 라인(LINE2)의 노드(N1)은 인버터(IV1)에 의해 로우 레벨로 된다. 상기 제 2 라인(LINE2)의 노드(N1)가 로우 레벨일 때 상기 NMOS 트랜지스터(NM2)는 턴 온되어 상기 제 2 라인(LINE2)의 노드(N1)과 접지 사이에 전류 통로가 형성되고, 상기 노드(N1)는 로우 레벨을 유지한다. 따라서, 상기 NMOS 트랜지스터(NM1)는 턴 오프된다.
이 상태에서, 상기 제 1 집적 회로(1)의 제 1 단자(A)로부터 하이 레벨(논리 '1')의 신호가 출력되고, 제 2 단자(B)로부터 하이 레벨의 신호가 출력되면, 상기 제 1 라인(LINE1)에는 하이 레벨의 신호가 전송된다. 상기 제 1 및 제 2 라인들(LINE1, LINE2) 사이의 커플링에 의한 커패시터 성분(Cc)에 의해서 로우 레벨을 유지하던 상기 제 2 라인(LINE2)의 노드(N1)가 순간적으로 하이 레벨로 토글(toggle)되더라도, 상기 NMOS 트랜지스터(NM2)를 통해 상기 노드(N1)와 접지 사이에 전류 통로가 형성되어 있으므로 상기 노드(N1)의 전압은 낮아진다. 따라서, 상기 노드(N1)의 전압이 상기 NMOS 트랜지스터(NM1)를 턴 온시키기에 충분한 레벨로 상승하지 않으므로 상기 NMOS 트랜지스터(NM1)는 턴 오프 상태를 유지한다.
즉, 도 2에 도시된 레벨 안정화 회로(30)는, 제 1 및 제 2 집적 회로들(10, 20) 사이의 신호 전송을 위한 제 1 및 제 2 전송 라인들(LINE1, LIN2) 간의 전기적 영향력에 의해 상기 제 2 신호 전송 라인(LINE2)의 노드(N1)을 통해 전송되는 신호의 레벨 변화를 방지한다. 이 때, 상기 제 2 신호 전송 라인(LINE2)을 통해 전송되는 신호는 로우 레벨이다.
도 4는 도 1에 도시된 종래의 반도체 집적 회로에서 제 1 신호 전송 라인을 통해 전송되는 신호의 변화에 따른 제 2 신호 전송 라인의 노드들의 전압 레벨을 보여주는 도면이고, 도 5는 도 2에 도시된 본 발명의 바람직한 실시예에 따른 반도체 집적 회로에서 제 1 신호 전송 라인을 통해 전송되는 신호의 변화에 따른 제 2 신호 전송 라인의 노드들의 전압 레벨을 보여주는 도면이다.
도 3은 본 발명의 다른 실시예에 따른 반도체 집적 회로의 회로 구성을 보여주는 도면이다.
도 3을 참조하면, 상기 반도체 집적 회로(200)는 도 2에 도시된 반도체 집적 회로(100)와 동일한 회로 구성을 가지나, 레벨 안정화 회로(40)는 제 2 신호 전송 라인(LINE2)의 노드(N1)을 통해 전송되는 신호가 하이 레벨을 유지하도록 하기 위한 회로이다.
상기 레벨 안정화 회로(40)는 인버터(IV3)와 PMOS 트랜지스터(PM1)로 구성된다. 상기 인버터(IV3)는 상기 제 2 신호 전송 라인(LINE2)의 노드(N1)를 통해 전송되는 신호를 반전시킨다. 상기 PMOS 트랜지스터(PM1)는 전원 전압(VCC)과 상기 제 2 신호 전송 라인(LINE2)의 노드(N1) 사이에 형성된 전류 통로 및 상기 인버터(IV3)의 출력 신호에 의해 제어되는 게이트를 갖는다.
초기 상태에서, 상기 집적 회로(10)의 제 1 단자(A)로부터 하이 레벨(논리 '1')의 신호가 출력되고, 제 2 단자(B)로부터 로우 레벨(논리 '0')의 신호가 출력되면, 상기 제 1 라인(LINE1)에는 하이 레벨의 신호가 전송되고, 상기 제 2 라인(LINE2)의 노드(N1)은 인버터(IV1)에 의해 하이 레벨로 된다. 상기 제 2 라인(LINE2)의 노드(N1)가 하이 레벨일 때 상기 PMOS 트랜지스터(PM1)는 턴 온되어 전원 전압(VCC)과 상기 제 2 라인(LINE2)의 노드(N1) 사이에 전류 통로가 형성되고, 상기 노드(N1)는 하이 레벨을 유지한다. 따라서, 상기 NMOS 트랜지스터(NM1)는 턴 온된다.
이 상태에서, 상기 제 1 집적 회로(10)의 제 1 단자(A)로부터 로우 레벨의 신호가 출력되면, 상기 제 1 라인(LINE1)에는 로우 레벨의 신호가 전송된다. 상기 제 1 및 제 2 라인들(LINE1, LINE2) 사이의 커플링에 의한 커패시터 성분(Cc)에 의해서 하이 레벨을 유지하던 상기 제 2 라인(LINE2)의 노드(N1)가 순간적으로 로우 레벨로 토글(toggle)되더라도, 상기 PMOS 트랜지스터(PM1)를 통해 상기 접원 전압(VCC)과 노드(N1) 사이에 전류 통로가 형성되어 있으므로 상기 노드(N1)는 하이 레벨을 유지한다. 따라서, 상기 노드(N1)의 전압이 상기 NMOS 트랜지스터(NM1)를 턴 오프시킬 수 있을 만큼 낮아지지 않으므로 상기 NMOS 트랜지스터(NM1)는 턴 온 상태를 유지한다.
예시적인 바람직한 실시예들을 이용하여 본 발명을 설명하였지만, 본 발명의 범위는 개시된 실시예들에 한정되지 않는다는 것이 잘 이해될 것이다. 오히려, 본 발명의 범위에는 다양한 변형 예들 및 그 유사한 구성들이 모두 포함될 수 있도록 하려는 것이다. 따라서, 청구 범위는 그러한 변형 예들 및 그 유사한 구성들 모두를 포함하는 것으로 가능한 폭넓게 해석되어야 한다.
이상과 같은 본 발명에 의하면, 인접한 신호 전송 라인들 사이의 커패시턴스에 의해서 신호 전송 라인들을 통해 전송되는 신호의 레벨 변화를 방지할 수 있다.
Claims (3)
- 제 1 집적 회로와;제 2 집적 회로와;상기 제 1 및 제 2 집적 회로들 사이의 신호 전송을 위한 제 1 및 제 2 신호 전송 라인들; 그리고상기 제 1 및 제 2 신호 전송 라인들 사이의 전기적 영향력에 의해 상기 제 2 신호 전송 라인을 통해 전송되는 신호의 레벨 변화를 방지하기 위한 레벨 안정화 회로를 포함하는 반도체 집적 회로.
- 제 1 항에 있어서,상기 레벨 안정화 회로는,상기 제 2 신호 전송 라인을 통해 전송되는 신호를 반전시키는 인버터 및;상기 제 2 신호 전송 라인과 접지 전압 사이에 형성된 전류 통로와 상기 인버터의 출력 신호에 의해 제어되는 게이트를 가지는 N형 MOS 트랜지스터를 포함하는 반도체 집적 회로.
- 제 1 항에 있어서,상기 레벨 안정화 회로는,상기 제 2 신호 전송 라인을 통해 전송되는 신호를 반전시키는 인버터 및;전원 전압과 상기 제 2 신호 전송 라인 사이에 형성된 전류 통로와 상기 인버터의 출력 신호에 의해 제어되는 게이트를 가지는 P형 MOS 트랜지스터를 포함하는 반도체 집적 회로.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990030674A KR20010011355A (ko) | 1999-07-27 | 1999-07-27 | 신호 전송 라인의 레벨 안정화 회로 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990030674A KR20010011355A (ko) | 1999-07-27 | 1999-07-27 | 신호 전송 라인의 레벨 안정화 회로 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010011355A true KR20010011355A (ko) | 2001-02-15 |
Family
ID=19605102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990030674A KR20010011355A (ko) | 1999-07-27 | 1999-07-27 | 신호 전송 라인의 레벨 안정화 회로 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010011355A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014204165A1 (ko) * | 2013-06-18 | 2014-12-24 | 주식회사 엘지화학 | 편광판 및 이를 포함하는 디스플레이 장치 |
-
1999
- 1999-07-27 KR KR1019990030674A patent/KR20010011355A/ko not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014204165A1 (ko) * | 2013-06-18 | 2014-12-24 | 주식회사 엘지화학 | 편광판 및 이를 포함하는 디스플레이 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100304334B1 (ko) | 제어가능한 임피던스를 구비한 집적 회로 | |
| US6724226B2 (en) | Signal transmission circuit capable of tolerating high-voltage input signal | |
| US6288591B1 (en) | Level shifter for multiple supply voltage circuitry | |
| KR100220656B1 (ko) | 입력버퍼회로 | |
| US20070046337A1 (en) | Comparator circuit and semiconductor apparatus | |
| US7218145B2 (en) | Level conversion circuit | |
| KR20010011355A (ko) | 신호 전송 라인의 레벨 안정화 회로 | |
| US11223345B2 (en) | Low power input receiver using a Schmitt trigger circuit | |
| US6703905B2 (en) | Crystal oscillation circuit | |
| KR100391991B1 (ko) | 전압 인터페이스 회로를 구비한 반도체 집적 회로 장치 | |
| US6154058A (en) | Output buffer | |
| KR100224764B1 (ko) | 로우 어드레스 스트로우브신호 입력버퍼 | |
| KR100735678B1 (ko) | 초기화 신호 생성 회로 | |
| US6340919B1 (en) | Random number generating circuit | |
| JP2001251176A (ja) | レベルシフト回路 | |
| KR100350820B1 (ko) | 넓은전원범위에서동작하기에적합한 저전압BiCMOS디지털지연체인 | |
| CN113315496B (zh) | 电压检测电路以及上电复位电路 | |
| KR20010011354A (ko) | 반도체 장치의 출력 임피던스 조절 회로 | |
| KR19980041577A (ko) | 지연회로 | |
| KR100221612B1 (ko) | 씨엠오에스 출력버퍼의 바이어스 조정 회로 | |
| KR100205099B1 (ko) | 반도체 메모리 장치의 데이타 출력회로 및 그 출력방법 | |
| KR100243263B1 (ko) | Rc 오실레이터용 슈미트트리거 회로 | |
| KR100384833B1 (ko) | 면적 소모가 적은 레벨 쉬프터 | |
| KR100604777B1 (ko) | 신호를 선택적으로 인터페이스하는 반도체 장치의 입출력 회로 | |
| KR100193452B1 (ko) | 반도체 메모리 장치의 데이타 출력회로 및 그 출력방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |