KR20010010972A - Power control circuit in a monitor - Google Patents

Power control circuit in a monitor Download PDF

Info

Publication number
KR20010010972A
KR20010010972A KR1019990030137A KR19990030137A KR20010010972A KR 20010010972 A KR20010010972 A KR 20010010972A KR 1019990030137 A KR1019990030137 A KR 1019990030137A KR 19990030137 A KR19990030137 A KR 19990030137A KR 20010010972 A KR20010010972 A KR 20010010972A
Authority
KR
South Korea
Prior art keywords
signal
power
mcu
mode
pull
Prior art date
Application number
KR1019990030137A
Other languages
Korean (ko)
Inventor
현종태
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990030137A priority Critical patent/KR20010010972A/en
Publication of KR20010010972A publication Critical patent/KR20010010972A/en

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D81/00—Containers, packaging elements, or packages, for contents presenting particular transport or storage problems, or adapted to be used for non-packaging purposes after removal of contents
    • B65D81/02—Containers, packaging elements, or packages, for contents presenting particular transport or storage problems, or adapted to be used for non-packaging purposes after removal of contents specially adapted to protect contents from mechanical damage
    • B65D81/05—Containers, packaging elements, or packages, for contents presenting particular transport or storage problems, or adapted to be used for non-packaging purposes after removal of contents specially adapted to protect contents from mechanical damage maintaining contents at spaced relation from package walls, or from other contents
    • B65D81/107—Containers, packaging elements, or packages, for contents presenting particular transport or storage problems, or adapted to be used for non-packaging purposes after removal of contents specially adapted to protect contents from mechanical damage maintaining contents at spaced relation from package walls, or from other contents using blocks of shock-absorbing material
    • B65D81/113—Containers, packaging elements, or packages, for contents presenting particular transport or storage problems, or adapted to be used for non-packaging purposes after removal of contents specially adapted to protect contents from mechanical damage maintaining contents at spaced relation from package walls, or from other contents using blocks of shock-absorbing material of a shape specially adapted to accommodate contents
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D81/00—Containers, packaging elements, or packages, for contents presenting particular transport or storage problems, or adapted to be used for non-packaging purposes after removal of contents
    • B65D81/02—Containers, packaging elements, or packages, for contents presenting particular transport or storage problems, or adapted to be used for non-packaging purposes after removal of contents specially adapted to protect contents from mechanical damage
    • B65D81/05—Containers, packaging elements, or packages, for contents presenting particular transport or storage problems, or adapted to be used for non-packaging purposes after removal of contents specially adapted to protect contents from mechanical damage maintaining contents at spaced relation from package walls, or from other contents
    • B65D81/127—Containers, packaging elements, or packages, for contents presenting particular transport or storage problems, or adapted to be used for non-packaging purposes after removal of contents specially adapted to protect contents from mechanical damage maintaining contents at spaced relation from package walls, or from other contents using rigid or semi-rigid sheets of shock-absorbing material
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D85/00—Containers, packaging elements or packages, specially adapted for particular articles or materials
    • B65D85/68—Containers, packaging elements or packages, specially adapted for particular articles or materials for machines, engines or vehicles in assembled or dismantled form
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B65—CONVEYING; PACKING; STORING; HANDLING THIN OR FILAMENTARY MATERIAL
    • B65D—CONTAINERS FOR STORAGE OR TRANSPORT OF ARTICLES OR MATERIALS, e.g. BAGS, BARRELS, BOTTLES, BOXES, CANS, CARTONS, CRATES, DRUMS, JARS, TANKS, HOPPERS, FORWARDING CONTAINERS; ACCESSORIES, CLOSURES, OR FITTINGS THEREFOR; PACKAGING ELEMENTS; PACKAGES
    • B65D2585/00—Containers, packaging elements or packages specially adapted for particular articles or materials
    • B65D2585/68—Containers, packaging elements or packages specially adapted for particular articles or materials for machines, engines, or vehicles in assembled or dismantled form
    • B65D2585/6802—Containers, packaging elements or packages specially adapted for particular articles or materials for machines, engines, or vehicles in assembled or dismantled form specific machines, engines or vehicles
    • B65D2585/6805—Containers, packaging elements or packages specially adapted for particular articles or materials for machines, engines, or vehicles in assembled or dismantled form specific machines, engines or vehicles air treatment devices
    • B65D2585/6812—Containers, packaging elements or packages specially adapted for particular articles or materials for machines, engines, or vehicles in assembled or dismantled form specific machines, engines or vehicles air treatment devices coolers or air conditioners

Abstract

PURPOSE: A circuit for controlling a power of a monitor is provided to reduce a power consumption and a reliability by blocking a driving power provided to an MCU in an off mode of a DPMS(Display Power Management Signalling) mode and supplying the driving power to the MCU when a horizontal/vertical synchronous signal is detected for satisfying an amount of the power consumption having 5 watt or less. CONSTITUTION: A MCU(10) blocks a pull-up power provided through a pull-up resistor(R1) when an off mode among DPMS modes is recognized, and receives the pull-up voltage when DPMS modes except for the off mode are recognized. A DC/DC converter(20) supplies a driving power(VCC) to the MCU(10). An enable AND gate(30) outputs an enable signal when the pull-up power provided to the MCU(10) is blocked, and outputs a disable signal when the pull-up power is provided to the MCU(10). A synchronous signal detecting unit(40) is controlled by the enable signal and the disable signal of the enable AND gate(30), and detects a horizontal/vertical synchronous signal and outputs a signal for discriminating the off mode. An AND gate(41) outputs a high signal when the horizontal/vertical synchronous signal is detected. A buffer(42) is normally operated when the enable signal is inputted for buffering an output signal of the AND gate(41). A D-flipflop(43) outputs a low signal when the buffer(42) is enabled for outputting a high signal, and outputs a high signal when the buffer(42) is disabled for outputting a low signal. A power blocking unit(50) blocks or supplies the driving power(VCC) provided to the MCU(10) through the DC/DC converter(20) when an output signal of the synchronous detecting unit(40) is inputted.

Description

모니터의 전원 컨트롤 회로 { Power control circuit in a monitor }Power control circuit in a monitor}

본 발명은 모니터의 전원 컨트롤 회로에 관한 것이며, 보다 상세히는 TCO99 DPMS(Display power management signaling) 모드 규정의 오프 모드에서 규정하고 있는 5W 이하의 전력 소모량을 만족시키도록 된 모니터의 전원 컨트롤 회로에 관한 것이다.The present invention relates to a power supply control circuit of a monitor, and more particularly, to a power supply control circuit of a monitor configured to satisfy a power consumption of 5 W or less specified in the off mode of the TCO99 Display power management signaling (DPMS) mode specification. .

일반적으로 DPMS 모드 규정은 모니터의 동작 상태에 따른 전력 소모량을 제한하기 위한 규정으로서, 모니터의 동작 상태에 따라서 스탠바이(STANDBY) 모드와 서스펜드(SUSPEND) 모드 및, 오프(OFF) 모드로 구분되고 모니터의 수평/수직 동기 신호(H-SYNC,V-SYNC)의 유무에 의해 DPMS 모드를 인식한다.In general, the DPMS mode rule is to restrict the power consumption according to the operating state of the monitor.It is divided into standby mode, suspend mode, and off mode according to the operating state of the monitor. The DPMS mode is recognized by the presence / absence of the horizontal / vertical synchronization signals (H-SYNC, V-SYNC).

종래의 모니터에는 상기 DPMS 모드 규정에 따라서 모니터의 전원을 컨트롤하기 위한 전원 컨트롤 회로가 구비되어 있는데, MCU에서 DPMS 모드를 인식하여 소정의 전원 컨트롤 기능을 수행하도록 되어 있으며, 특히 오프 모드에서는 소모 전력을 줄이기 위해 모니터의 MCU로 인가되는 구동 전원(VCC)을 제외한 모든 전원이 차단된다.Conventional monitors are provided with a power control circuit for controlling the power of the monitor in accordance with the DPMS mode regulation, the MCU is to recognize the DPMS mode to perform a predetermined power control function, especially in the off mode power consumption To reduce, all power is cut except for the driving power (VCC) applied to the monitor's MCU.

그러나, 상기와 같이 모니터의 MCU에서 DPMS 모드를 인식하여 특정 모드별로 불필요한 전력 소모를 방지하기 위해 전원을 컨트롤하도록 된 종래의 전원 컨트롤 회로는 상기 스탠바이(STANDBY) 모드와 서스펜드(SUSPEND) 모드 및, 오프(OFF) 모드에서 항상 MCU와 그 주변 회로가 동작하도록 되어 있기 때문에 전력 소모가 많은 단점이 있다.However, the conventional power control circuit for controlling the power to prevent the unnecessary power consumption for each specific mode by recognizing the DPMS mode in the monitor MCU as described above, the standby mode and the suspend mode (SUSPEND) mode, and off In the (OFF) mode, the MCU and its peripheral circuits are always operated, which consumes a lot of power.

즉, 종래의 전원 컨트롤 회로는 TCO95 DPMS 모드 규정의 오프 모드에서 규정하고 있는 8W 이하의 전력 소모량을 만족시킬 수 있지만 TCO99 DPMS 모드 규정의 오프 모드에서 규정하고 있는 5W 이하의 전력 소모량을 만족시키지 못하는 문제점이 있다.That is, the conventional power supply control circuit can satisfy the power consumption of 8W or less prescribed in the off mode of the TCO95 DPMS mode regulation, but does not satisfy the power consumption of 5W or less prescribed in the off mode of the TCO99 DPMS mode regulation. There is this.

따라서, 본 발명은 상술한 종래의 문제점을 극복하기 위한 것으로서, 본 발명의 목적은 DPMS 모드의 오프 모드에서도 MCU로 인가되는 구동 전원(VCC)을 차단하고 모니터의 수평/수직 동기 신호가 검출되면 MCU로 구동 전원(VCC)을 다시 공급하여 TCO99 DPMS 모드 규정의 오프 모드에서 규정하고 있는 5W 이하의 전력 소모량을 만족시킬 수 있도록 된 모니터의 전원 컨트롤 회로를 제공하는데 있다.Accordingly, the present invention is to overcome the above-mentioned conventional problems, an object of the present invention is to shut off the drive power (VCC) applied to the MCU even in the off mode of the DPMS mode and the MCU when the horizontal / vertical synchronization signal of the monitor is detected It is to provide the power supply control circuit of the monitor that can supply the low drive power supply (VCC) again to satisfy the power consumption of 5W or less prescribed in the off mode of the TCO99 DPMS mode regulation.

상기 본 발명의 목적을 달성하기 위한 모니터의 전원 컨트롤 회로는 DPMS 모드 중 오프 모드를 인식하면 풀업 저항을 통해 인가되는 풀업 전원을 차단하고 오프 모드 이외의 다른 DPMS 모드를 인식하면 상기 풀업 전원을 공급받는 MCU와, 상기 MCU로 소정의 구동 전원(VCC)을 공급하는 DC/DC 컨버터와, 상기 MCU로 인가되는 풀업 전원이 차단되면 인에이블 신호를 출력하고 상기 MCU로 풀업 전원이 인가되면 디세이블 신호를 출력하는 인에이블 AND 게이트와, 상기 인에이블 AND 게이트의 인에이블 신호와 디세이블 신호에 의해 출력이 제어되고 수평/수직 동기 신호(H-SYNC,V-SYNC)를 검출하여 오프 모드인가를 판별하기 위한 신호를 출력하는 동기 검출부, 및 모니터의 파워 스위치가 온된 상태에서 상기 동기 검출부의 출력 신호가 입력되면 DC/DC 컨버터를 경유하여 MCU로 인가되는 소정의 구동 전원(VCC)을 차단 또는 공급하는 전원 차단부로 구성된다.In order to achieve the object of the present invention, the power control circuit of the monitor cuts off the pull-up power applied through a pull-up resistor when the OFF mode is recognized among the DPMS modes, and receives the pull-up power when the DPMS mode other than the off mode is recognized. A MCU, a DC / DC converter for supplying predetermined driving power (VCC) to the MCU, and an enable signal when the pull-up power applied to the MCU is cut off, and a disable signal when the pull-up power is applied to the MCU. Determining whether the output is controlled by an enable AND gate to be output, an enable signal and a disable signal of the enable AND gate, and detecting a horizontal / vertical synchronization signal (H-SYNC, V-SYNC) in an off mode. And a MCU via a DC / DC converter when an output signal of the synchronization detector is input while the power switch of the monitor is turned on. It is composed of a power interrupter for blocking or supplying a predetermined driving power (VCC) applied to.

상기와 같은 구성에 따른 본 발명의 모니터의 전원 컨트롤 회로는 상기 파워 스위치가 온된 상태에서 MCU가 DPMS 모드의 오프 모드를 인식함에 따라서 상기 인에이블 AND 게이트가 동기 검출부를 인에이블시키고 인에이블된 상기 동기 검출부가 로우 신호를 출력함과 동시에 상기 전원 차단부가 로우 신호를 출력하여 DC/DC 컨버터를 경유하여 MCU로 인가되는 구동 전원(VCC)을 차단하는 한편, 상기 MCU로 인가되는 구동 전원(VCC)이 차단된 상태에서 상기 동기 검출부가 수평/수직 동기 신호(H-SYNC,V-SYNC)를 검출함에 따라서 MCU로 구동 전원(VCC)이 다시 공급되면 MCU가 오프 모드 이외의 다른 DPMS 모드를 인식하고 인에이블된 상기 동기 검출부를 디세이블시키도록 되어 있다.In the power control circuit of the monitor according to the above configuration, the enable AND gate enables the sync detector and enables the sync as the MCU recognizes the off mode of the DPMS mode when the power switch is turned on. While the detector outputs a low signal, the power interrupter outputs a low signal to cut off the driving power supply (VCC) applied to the MCU via the DC / DC converter, and the driving power supply (VCC) applied to the MCU is As the sync detector detects the horizontal / vertical sync signals (H-SYNC, V-SYNC) in the blocked state, when the driving power supply (VCC) is supplied to the MCU again, the MCU recognizes a DPMS mode other than the off mode and checks And disabling the enabled sync detector.

도 1은 본 발명에 따른 모니터의 전원 컨트롤 회로를 도시한 구성도이다.1 is a configuration diagram showing a power supply control circuit of a monitor according to the present invention.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

10: MCU 20: DC/DC 컨버터10: MCU 20: DC / DC Converter

30: 인에이블 AND 게이트 40: 동기 검출부30: enable AND gate 40: synchronization detector

41: 동기 신호 검출용 AND 게이트 42: 버퍼41: AND gate for sync signal detection 42: Buffer

43: D-플립플롭 50: 전원 차단부43: D-Flip-Flop 50: Power Disconnect

51: 파워 스위치 52: 전원 온/오프용 AND 게이트51: power switch 52: AND gate for power on / off

R1,R2,R3,R4,R5: 저항R1, R2, R3, R4, R5: Resistance

이하, 본 발명의 실시예를 첨부한 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 1을 참조하면, MCU(10)는 DPMS 모드 중 오프 모드를 인식하면 풀업 저항(R1)을 통해 인가되는 풀업 전원을 차단하고 오프 모드 이외의 다른 DPMS 모드를 인식하면 상기 풀업 전원을 공급받는다.Referring to FIG. 1, when the MCU 10 recognizes an off mode among the DPMS modes, the MCU 10 cuts off the pull-up power applied through the pull-up resistor R1, and receives the pull-up power when it recognizes another DPMS mode other than the off mode.

DC/DC 컨버터(20)는 상기 MCU(10)로 소정의 구동 전원(VCC)을 공급한다.The DC / DC converter 20 supplies a predetermined driving power supply VCC to the MCU 10.

인에이블 AND 게이트(30)는 상기 MCU(10)로 인가되는 풀업 전원이 차단되면 인에이블 신호를 출력하고 상기 MCU(10)로 풀업 전원이 인가되면 디세이블 신호를 출력한다.The enable AND gate 30 outputs an enable signal when the pull-up power applied to the MCU 10 is cut off, and outputs a disable signal when the pull-up power is applied to the MCU 10.

동기 검출부(40)는 상기 인에이블 AND 게이트(30)의 인에이블 신호와 디세이블 신호에 의해 출력이 제어되고 수평/수직 동기 신호(H-SYNC,V-SYNC)를 검출하여 오프 모드인가를 판별하기 위한 신호를 출력한다.The synchronization detector 40 determines whether the output is controlled by the enable signal and the disable signal of the enable AND gate 30 and detects the horizontal / vertical synchronization signals (H-SYNC, V-SYNC) in the off mode. Outputs a signal for

동기 검출부(40)의 동기 신호 검출용 AND 게이트(41)는 수평/수직 동기 신호(H-SYNC,V-SYNC)를 검출하면 하이 신호를 출력한다.The AND gate 41 for detecting the sync signal of the sync detector 40 outputs a high signal when detecting the horizontal / vertical sync signals H-SYNC and V-SYNC.

버퍼(42)는 인에이블 신호가 입력되면 정상 작동하여 상기 동기 신호 검출용 AND 게이트(41)의 출력 신호를 버퍼링한다.When the enable signal is input, the buffer 42 operates normally to buffer the output signal of the AND gate 41 for detecting the synchronization signal.

D-플립플롭(43)은 상기 버퍼(42)가 인에이블되어 하이 신호를 출력하면 로우 신호를 출력하고, 반대로 상기 버퍼(42)가 인에이블되어 로우 신호를 출력하면 하이 신호를 출력한다.The D-flip-flop 43 outputs a low signal when the buffer 42 is enabled and outputs a high signal, and on the contrary, outputs a high signal when the buffer 42 is enabled and outputs a low signal.

D-플립플롭(43)은 초기 상태에서 하이 신호를 출력하도록 되어 있으며, 상기 D-플립플롭(43)에 연결되는 저항 R2, R3, R4는 회로 보호용 저항이다.The D-flip flop 43 is configured to output a high signal in an initial state, and the resistors R2, R3, and R4 connected to the D-flip flop 43 are circuit protection resistors.

전원 차단부(50)는 모니터의 파워 스위치(51)가 온된 상태에서 상기 동기 검출부(40)의 출력 신호가 입력되면 DC/DC 컨버터(20)를 경유하여 MCU(10)로 인가되는 소정의 구동 전원(VCC)을 차단 또는 공급한다.When the output signal of the synchronization detector 40 is input while the power switch 51 of the monitor is turned on, the power cut-off unit 50 is a predetermined drive applied to the MCU 10 via the DC / DC converter 20. Shut off or supply VCC.

전원 차단부(50)의 전원 온/오프용 AND 게이트(52)는 모니터의 파워 스위치(51)가 온됨에 따라서 하이 신호가 입력되는 상태에서 상기 D-플립플롭(43)이 로우 신호를 출력하면 로우 신호를 출력하여 DC/DC 컨버터(20)를 경유하여 MCU(10)로 인가되는 소정의 구동 전원(VCC)을 차단한다.The AND gate 52 for power on / off of the power cut-off unit 50 is output when the D-flip-flop 43 outputs a low signal while a high signal is input as the power switch 51 of the monitor is turned on. A low signal is output to block a predetermined driving power supply VCC applied to the MCU 10 via the DC / DC converter 20.

반대로, 상기 파워 스위치(51)가 온됨에 따라서 하이 신호가 입력되는 상태에서 상기 D-플립플롭(43)이 하이 신호를 출력하면 전원 온/오프용 AND 게이트(52)는는 하이 신호를 출력하여 상기 MCU(10)로 소정의 구동 전원(VCC)을 공급한다.On the contrary, if the D-flip-flop 43 outputs a high signal while a high signal is input as the power switch 51 is turned on, the power ON / OFF AND gate 52 outputs a high signal to generate the high signal. The predetermined driving power supply VCC is supplied to the MCU 10.

상기 전원 온/오프용 AND 게이트(52)와 파워 스위치(51) 사이에 연결되는 저항 R5는 회로 보호용 저항이며, 본 발명에서는 상기 DC/DC 컨버터(20)를 상기 DC/DC 컨버터(20)와 동일한 출력 특성을 나타내는 AC/DC 컨버터로 대체하여 사용할 수 있다.The resistor R5 connected between the power on / off AND gate 52 and the power switch 51 is a circuit protection resistor. In the present invention, the DC / DC converter 20 is connected to the DC / DC converter 20. It can be used as an alternative to an AC / DC converter with the same output characteristics.

인에이블 AND 게이트(30)는 상기 파워 스위치(51)가 온됨에 따라서 하이 신호가 입력되는 상태에서 상기 MCU(10)가 DPMS 모드의 오프 모드를 인식하여 풀업 저항(R1)을 통해 MCU(10)로 인가되는 소정의 풀업 전원(5V)을 차단하면 상기 풀업 저항(R1)을 통해 인가되는 하이 신호에 의해 인에이블 신호를 출력한다.The enable AND gate 30 recognizes the off mode of the DPMS mode by the MCU 10 in the state where the high signal is input as the power switch 51 is turned on, and the MCU 10 through the pull-up resistor R1. When the predetermined pull-up power supply 5V is cut off, the enable signal is output by the high signal applied through the pull-up resistor R1.

또한, 상기 인에이블 AND 게이트(30)는 상기 동기 신호 검출용 AND 게이트(41)가 수평/수직 동기 신호(H-SYNC,V-SYNC)를 검출한 후 상기 MCU(10)가 DPMS 모드의 오프 모드 이외의 다른 DPMS 모드를 인식하여 상기 5V 풀업 전원을 공급받으면 상기 풀업 저항(R1)을 통해 인가되는 로우 신호에 의해 디세이블 신호를 출력한다.In addition, the enable AND gate 30 is turned off in the DPMS mode after the MCU 10 detects the horizontal / vertical synchronization signals H-SYNC and V-SYNC by the AND gate 41 for detecting the synchronization signal. Recognizing a DPMS mode other than the mode, when the 5V pull-up power is supplied, the disable signal is output by a low signal applied through the pull-up resistor R1.

상기와 같은 구성에 의해서 본 발명에 따른 모니터의 전원 컨트롤 회로는 다음과 같이 작동한다.With the above configuration, the power supply control circuit of the monitor according to the present invention operates as follows.

초기 상태에서 상기 D-플립플롭(43)은 하이 신호를 출력하므로 최초에 유저가 상기 파워 스위치(51)를 온시키면 상기 전원 온/오프용 AND 게이트(52)는 하이 신호를 출력하여 상기 DC/DC 컨버터(20)를 경유하여 MCU(10)로 구동 전원(VCC)을 공급한다.In the initial state, the D-flip-flop 43 outputs a high signal. When the user first turns on the power switch 51, the power ON / OFF AND gate 52 outputs a high signal to output the DC / The driving power supply VCC is supplied to the MCU 10 via the DC converter 20.

이때, 상기 MCU(10)는 상기 5V 풀업 전원을 정상적으로 공급받으므로 상기 풀업 저항(R1)을 통해 인가되는 로우 신호에 의해 상기 인에이블 AND 게이트(30)는 디세이블 신호를 출력하고, 이에 따라서 상기 버퍼(42)는 디세이블된다.In this case, since the MCU 10 is normally supplied with the 5V pull-up power, the enable AND gate 30 outputs a disable signal by a low signal applied through the pull-up resistor R1. The buffer 42 is disabled.

상기와 같이 초기에 파워 스위치(51)가 온되고 MCU(10)로 구동 전원(VCC)이 정상적으로 공급되는 상태에서 MCU(10)가 DPMS 모드의 오프 모드를 인식하면 상기 MCU(10)는 풀업 저항(R1)을 통해 상기 풀업 전원(5V)을 차단하며, 이에 따라서 상기 인에이블 AND 게이트(30)는 인에이블 신호를 출력하여 상기 버퍼(42)를 인에이블시킨다.As described above, when the MCU 10 recognizes the off mode of the DPMS mode while the power switch 51 is initially turned on and the driving power supply VCC is normally supplied to the MCU 10, the MCU 10 may pull up a resistor. The pull-up power supply 5V is cut through R1, and accordingly, the enable AND gate 30 outputs an enable signal to enable the buffer 42.

또한, 모니터의 DPMS 모드가 현재 오프 모드일 때는 수평/수직 동기 신호(H-SYNC,V-SYNC)가 상기 동기 신호 검출용 AND 게이트(41)로 입력되지 않으므로 상기 동기 신호 검출용 AND 게이트(41)는 로우 신호를 출력한다. 따라서, 이때 상기 D-플립플롭(43)의 D 단자에는 하이 상태의 인에이블 신호에 의해 하이 신호가 입력된다.In addition, when the DPMS mode of the monitor is currently in the off mode, the horizontal / vertical synchronization signals H-SYNC and V-SYNC are not input to the AND signal 41 for detecting the synchronous signal. ) Outputs a low signal. Therefore, at this time, a high signal is input to the D terminal of the D-flip-flop 43 by an enable signal of a high state.

이어서, 상기 D-플립플롭(43)의 D 단자로 하이 신호가 입력되면 상기 D-플립플롭(43)은 Q 단자를 통해 로우 신호를 출력하고, 상기 D-플립플롭(43)의 로우 신호가 상기 전원 온/오프용 AND 게이트(52)로 입력되면 상기 전원 온/오프용 AND 게이트(52)는 로우 신호를 출력하여 상기 DC/DC 컨버터(20)를 경유하여 MCU(10)로 인가되는 구동 전원(VCC)을 차단하므로써 MCU(10)에 의한 전력 소모를 줄인다.Subsequently, when a high signal is input to the D terminal of the D-flip flop 43, the D-flip flop 43 outputs a low signal through the Q terminal, and the low signal of the D-flip flop 43 is When the power on / off AND gate 52 is input, the power on / off AND gate 52 outputs a low signal and is applied to the MCU 10 via the DC / DC converter 20. By cutting off the power supply VCC, power consumption by the MCU 10 is reduced.

상기와 같이 MCU(10)로 인가되는 구동 전원(VCC)이 차단되고 상기 버퍼(42)가 인에이블된 상태에서 상기 동기 신호 검출용 AND 게이트(41)가 수평/수직 동기 신호(H-SYNC,V-SYNC)를 검출하면 상기 동기 신호 검출용 AND 게이트(41)는 하이 신호를 출력한다. 따라서, 이때 상기 D-플립플롭(43)의 D 단자에는 하이 상태의 인에이블 신호와 상기 동기 신호 검출용 AND 게이트(41)의 하이 신호에 의해 로우 신호가 입력된다.As described above, when the driving power supply VCC applied to the MCU 10 is cut off and the buffer 42 is enabled, the AND gate 41 for detecting the synchronization signal includes the horizontal / vertical synchronization signals H-SYNC, When the V-SYNC) is detected, the AND gate 41 for detecting the synchronization signal outputs a high signal. Accordingly, a low signal is input to the D terminal of the D-flip flop 43 by an enable signal in a high state and a high signal of the AND gate 41 for detecting the synchronization signal.

또한, 상기 D-플립플롭(43)의 D 단자로 로우 신호가 입력되면 상기 D-플립플롭(43)은 Q 단자를 통해 하이 신호를 출력하고, 상기 D-플립플롭(43)의 하이 신호가 상기 전원 온/오프용 AND 게이트(52)로 입력되면 상기 전원 온/오프용 AND 게이트(52)는 하이 신호를 출력하여 상기 MCU(10)로 구동 전원(VCC)을 다시 공급한다.In addition, when a low signal is input to the D terminal of the D-flip flop 43, the D-flip flop 43 outputs a high signal through the Q terminal, and the high signal of the D-flip flop 43 is When input to the power on / off AND gate 52, the power on / off AND gate 52 outputs a high signal to supply driving power VCC to the MCU 10 again.

이어서, 상기 MCU(10)로 구동 전원(VCC)이 다시 공급되면 상기 MCU(10)는 오프 모드 이외의 다른 DPMS 모드를 인식하여 상기 5V 풀업 전원을 정상적으로 다시 공급받으며, 이에 따라서 상기 풀업 저항(R1)을 통해 인가되는 로우 신호에 의해 상기 인에이블 AND 게이트(30)는 디세이블 신호를 출력하여 인에이블되어 있는 상기 버퍼(42)를 다시 디세이블시킨다.Subsequently, when a driving power supply VCC is supplied to the MCU 10 again, the MCU 10 recognizes a DPMS mode other than an off mode and receives the 5V pull-up power again normally. Accordingly, the pull-up resistor R1 is applied. The enable AND gate 30 outputs a disable signal by means of a low signal applied through the &lt; RTI ID = 0.0 &gt;). &Lt; / RTI &gt;

상술한 바와 같이 본 발명에 따른 모니터의 전원 컨트롤 회로는 DPMS 모드의 오프 모드에서도 MCU로 인가되는 구동 전원(VCC)을 차단하고 모니터의 수평/수직 동기 신호가 검출되면 MCU로 구동 전원(VCC)을 다시 공급하여 TCO99 DPMS 모드 규정의 오프 모드에서 규정하고 있는 5W 이하의 전력 소모량을 만족시킬 수 있도록 되어 있기 때문에, 모니터의 전력 소묘 효율 및 신뢰도를 향상시키는 효과가 있다.As described above, the power supply control circuit of the monitor according to the present invention cuts off the driving power supply (VCC) applied to the MCU even in the off mode of the DPMS mode. It can be supplied again to satisfy the power consumption of 5W or less prescribed in the off mode of the TCO99 DPMS mode regulation, thereby improving the power drawing efficiency and reliability of the monitor.

이상에서 설명한 것은 본 발명에 따른 모니터의 전원 컨트롤 회로를 실시하기 위한 하나의 실시예에 불과한 것으로서, 본 발명은 상기한 실시예에 한정되지 않고, 이하의 특허청구의 범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변경 실시가 가능할 것이다.What has been described above is only one embodiment for implementing a power supply control circuit of the monitor according to the present invention, and the present invention is not limited to the above-described embodiment, and the gist of the present invention as claimed in the following claims. Various changes can be made by those skilled in the art without departing from the scope of the present invention.

Claims (4)

DPMS 모드 중 오프 모드를 인식하면 풀업 저항(R1)을 통해 인가되는 풀업 전원을 차단하고 오프 모드 이외의 다른 DPMS 모드를 인식하면 상기 풀업 전원을 공급받는 MCU(10)와,The MCU 10 receiving the pull-up power when the OFF mode is recognized in the DPMS mode, and the pull-up power applied through the pull-up resistor R1 is cut off, and when the DPMS mode other than the off mode is recognized; 상기 MCU(10)로 소정의 구동 전원(VCC)을 공급하는 DC/DC 컨버터(20)와,DC / DC converter 20 for supplying a predetermined driving power (VCC) to the MCU (10), 상기 MCU(10)로 인가되는 풀업 전원이 차단되면 인에이블 신호를 출력하고 상기 MCU(10)로 풀업 전원이 인가되면 디세이블 신호를 출력하는 인에이블 AND 게이트(30)와,An enable AND gate 30 outputting an enable signal when the pull-up power applied to the MCU 10 is cut off, and outputting a disable signal when the pull-up power is applied to the MCU 10; 상기 인에이블 AND 게이트(30)의 인에이블 신호와 디세이블 신호에 의해 출력이 제어되고 수평/수직 동기 신호(H-SYNC,V-SYNC)를 검출하여 오프 모드인가를 판별하기 위한 신호를 출력하는 동기 검출부(40), 및The output is controlled by the enable signal and the disable signal of the enable AND gate 30, and outputs a signal for determining whether the signal is in an off mode by detecting horizontal / vertical synchronization signals (H-SYNC, V-SYNC). A synchronization detector 40, and 모니터의 파워 스위치(51)가 온된 상태에서 상기 동기 검출부(40)의 출력 신호가 입력되면 DC/DC 컨버터(20)를 경유하여 MCU(10)로 인가되는 소정의 구동 전원(VCC)을 차단 또는 공급하는 전원 차단부(50)When the output signal of the synchronization detector 40 is input while the power switch 51 of the monitor is turned on, a predetermined driving power supply VCC applied to the MCU 10 is cut off through the DC / DC converter 20 or Supply breaker (50) 로 구성된 것을 특징으로 하는 모니터의 전원 컨트롤 회로.Power control circuit of the monitor, characterized in that consisting of. 제 1 항에 있어서, 동기 검출부(40)는The synchronization detector 40 of claim 1, wherein the synchronization detector 40 상기 수평/수직 동기 신호(H-SYNC,V-SYNC)를 검출하면 하이 신호를 출력하는 동기 신호 검출용 AND 게이트(41)와,An AND gate 41 for detecting a synchronous signal for outputting a high signal when the horizontal / vertical synchronous signals H-SYNC and V-SYNC are detected; 인에이블 신호가 입력되면 정상 작동하여 상기 동기 신호 검출용 AND 게이트(41)의 출력 신호를 버퍼링하는 버퍼(42), 및A buffer 42 that normally operates when an enable signal is input, and buffers an output signal of the AND signal 41 for detecting the synchronization signal, and 상기 버퍼(42)가 인에이블되어 하이 신호를 출력하면 로우 신호를 출력하고 반대로 로우 신호를 출력하면 하이 신호를 출력하는 D-플립플롭(43)When the buffer 42 is enabled and outputs a high signal, the D-flip-flop 43 outputs a low signal and vice versa. 을 포함하는 것을 특징으로 하는 모니터의 전원 컨트롤 회로.Power control circuit of the monitor comprising a. 제 1 항 또는 제 2 항에 있어서, 상기 전원 차단부(50)는 모니터의 파워 스위치(51)가 온됨에 따라서 하이 신호가 입력되는 상태에서 상기 D-플립플롭(43)이 로우 신호를 출력하면 로우 신호를 출력하여 상기 DC/DC 컨버터(20)를 경유하여 MCU(10)로 인가되는 소정의 구동 전원(VCC)을 차단하고, 반대로 하이 신호를 출력하면 하이 신호를 출력하여 상기 MCU(10)로 소정의 구동 전원(VCC)을 공급하는 전원 온/오프용 AND 게이트(52)를 포함하는 것을 특징으로 하는 모니터의 전원 컨트롤 회로.According to claim 1 or 2, wherein the power cut-off unit 50 when the D-flip-flop (43) outputs a low signal while a high signal is input as the power switch 51 of the monitor is turned on A low signal is output to block a predetermined driving power supply VCC applied to the MCU 10 via the DC / DC converter 20, and if a high signal is output, a high signal is output to output the high signal. And an AND gate (52) for power on / off for supplying predetermined drive power (VCC) to the power supply circuit of the monitor. 제 3 항에 있어서, 상기 인에이블 AND 게이트(30)는 상기 전원 차단부(50)가 상기 MCU(10)로 전원을 공급함에 따라서 상기 MCU(10)가 오프 모드를 인식하여 풀업 전원을 차단하면 상기 풀업 저항(R1)을 통해 인가되는 하이 신호에 의해 인에이블 신호를 출력하고, 반대로 상기 동기 신호 검출용 AND 게이트(41)가 수평/수직 동기 신호(H-SYNC,V-SYNC)를 검출한 후 상기 MCU(10)가 오프 모드 이외의 다른 DPMS 모드를 인식하여 상기 풀업 전원을 공급받으면 상기 풀업 저항(R1)을 통해 인가되는 로우 신호에 의해 디세이블 신호를 출력하는 것을 특징으로 하는 모니터의 전원 컨트롤 회로.4. The enable AND gate 30 of claim 3, when the power cut-off unit 50 supplies power to the MCU 10, when the MCU 10 recognizes an off mode and cuts off the pull-up power. The enable signal is output by the high signal applied through the pull-up resistor R1, and the AND gate 41 for detecting the sync signal detects the horizontal / vertical sync signals H-SYNC and V-SYNC. After the MCU 10 recognizes a DPMS mode other than the off mode and receives the pull-up power, the monitor 10 outputs a disable signal by a low signal applied through the pull-up resistor R1. Control circuit.
KR1019990030137A 1999-07-24 1999-07-24 Power control circuit in a monitor KR20010010972A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990030137A KR20010010972A (en) 1999-07-24 1999-07-24 Power control circuit in a monitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990030137A KR20010010972A (en) 1999-07-24 1999-07-24 Power control circuit in a monitor

Publications (1)

Publication Number Publication Date
KR20010010972A true KR20010010972A (en) 2001-02-15

Family

ID=19604250

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990030137A KR20010010972A (en) 1999-07-24 1999-07-24 Power control circuit in a monitor

Country Status (1)

Country Link
KR (1) KR20010010972A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030075535A (en) * 2002-03-19 2003-09-26 엘지전자 주식회사 Apparatus for Controlling DPM Mode in Monitor
KR100484162B1 (en) * 2002-09-13 2005-04-19 삼성전자주식회사 Low power apparatus of display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030075535A (en) * 2002-03-19 2003-09-26 엘지전자 주식회사 Apparatus for Controlling DPM Mode in Monitor
KR100484162B1 (en) * 2002-09-13 2005-04-19 삼성전자주식회사 Low power apparatus of display device

Similar Documents

Publication Publication Date Title
EP1055992A2 (en) Method and device for power consumption management for display unit
KR940022232A (en) Power Saver for Computer Peripherals
KR960015151A (en) Modem device with power saving function
KR20080090036A (en) Apparatus and method for sensing attachment or detachment of battery in mobile terminal
KR100228731B1 (en) Power supply control circuit and method for voice processing part
KR20010010972A (en) Power control circuit in a monitor
US20030234780A1 (en) Power management system for liquid crystal displays
KR100303480B1 (en) Circuit and method for reserving power of display having usb board
KR970001899Y1 (en) Power reduction circuit
KR100296351B1 (en) Pc hibernation apparatus and method according to power of monitor
KR100744508B1 (en) The display device for having the function of DPM mode and method for controlling the same
KR100303484B1 (en) Power saving circuit
KR20030077192A (en) Power saving mode control method for display
KR200148434Y1 (en) Circuit for power saving
KR100607938B1 (en) Apparatus and method for controlling a supply power of electric unit using battery
CN113778264A (en) Touch screen control device and touch screen control method
CN115567048A (en) Intelligent switch circuit and intelligent switch panel
JPS63299784A (en) Inverter circuit
KR960039963A (en) Power Saving Device Using Frame Loss (LOF) Signal
KR200191793Y1 (en) The power on/off device of a computer and surroundings equipment
KR960005484Y1 (en) Suspand control circuit utilizing notebook panel
KR100257537B1 (en) The device for protecting data of voltage detector
KR200212516Y1 (en) Power saving apparatus for portable computer
JPH10187293A (en) Power supply control device
KR19980064879U (en) Audio Power Protection Circuit of Monitor

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee