KR20010004795A - Method For The Wafer - Google Patents
Method For The Wafer Download PDFInfo
- Publication number
- KR20010004795A KR20010004795A KR1019990025514A KR19990025514A KR20010004795A KR 20010004795 A KR20010004795 A KR 20010004795A KR 1019990025514 A KR1019990025514 A KR 1019990025514A KR 19990025514 A KR19990025514 A KR 19990025514A KR 20010004795 A KR20010004795 A KR 20010004795A
- Authority
- KR
- South Korea
- Prior art keywords
- wafer
- angle
- cut
- ingot
- theta
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 11
- 239000013078 crystal Substances 0.000 claims abstract description 12
- 238000010884 ion-beam technique Methods 0.000 claims abstract description 7
- 238000004519 manufacturing process Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 7
- 230000001678 irradiating effect Effects 0.000 claims description 2
- 238000005520 cutting process Methods 0.000 abstract description 18
- 230000005465 channeling Effects 0.000 abstract description 9
- 239000012535 impurity Substances 0.000 abstract description 8
- 230000001105 regulatory effect Effects 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 49
- 150000002500 ions Chemical class 0.000 description 10
- 239000000758 substrate Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000002019 doping agent Substances 0.000 description 3
- 238000004949 mass spectrometry Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 239000007789 gas Substances 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02002—Preparing wafers
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
Description
본 발명은 웨이퍼 제조 방법에 관한 것으로서, 특히 웨이퍼를 제작할 때 잉곳상태에서 경사각(Off-set angle)을 조절함과 아울러 방위각(Azimuthal angle)을 조절하여 절단하도록 함으로써, 이온주입시 발생하는 채널링(Channeling)을 최소화하고, 불순물의 분포를 균일하게 하여 디바이스의 안정된 수율을 확보하도록 하는 웨이퍼 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a wafer, and in particular, when manufacturing a wafer, by controlling an azimuthal angle and controlling an off-set angle in an ingot state, channeling occurs during ion implantation. The present invention relates to a wafer manufacturing method for minimizing a) and uniformly distributing impurities to ensure a stable yield of a device.
일반적으로 웨이퍼는 규소를 수소환원과 실리콘 함유 가스의 열분해 등을 이용하여 다결정 실리콘을 추출하고, 이 추출된 실리콘에 단결정 성장을 시켜 잘라놓은 웨이퍼 표면에 적절한 불순물을 첨가하여 n형 및 p형의 조합을 통해 트랜지스터, 다이오드, 저항 등을 제조하게 된다.Generally, a wafer is a combination of n-type and p-type by extracting polycrystalline silicon using hydrogen reduction and pyrolysis of silicon-containing gas, and adding appropriate impurities to the extracted wafer surface by growing single crystal on the extracted silicon. Through transistors, diodes, resistors, etc. are manufactured.
이때, 분순물을 반도체 기판에 주입하기 위해서는 웨이퍼를 1000℃가까이 가열하고 불순물(Dopant)을 함유한 가스에 노출시키는 열적확산과, 불순물 원자가 고속으로 가속되어 웨이퍼 표면에 박히도록 하는 이온주입(Ion implantation)을 이용하게 된다.At this time, in order to inject the impurities into the semiconductor substrate, thermal diffusion for heating the wafer to about 1000 ° C. and exposing it to a gas containing a dopant, and ion implantation for impurity atoms to be accelerated and embedded in the wafer surface. ).
도 1은 일반적인 이온주입기에 사용된 웨이퍼 디스크의 평면도와 측면도로서, 미도시한 이온주입기는 도펀트 소스, 이온화 반응실, 질량분석, 가속, 빔포커스, 주사, 진공시스템, 목표물 공간/로딩으로 이루어져 있다.1 is a plan view and a side view of a wafer disk used in a general ion implanter, and an ion implanter, not shown, includes a dopant source, an ionization chamber, mass spectrometry, acceleration, beam focus, scanning, a vacuum system, and target space / loading. .
여기에서, 목표물 공간/로딩은 원판(2)에 웨이퍼(4)를 여러장 배치한 후 주사되는 빔 앞에 회전시키도록 함으로써, 주입되는 불순물량과 불순물층의 균일도를 높이도록 한 것이다.Here, the target space / loading is to increase the amount of impurities and the uniformity of the impurity layer by placing a plurality of wafers 4 on the master plate 2 and rotating them before the beam to be scanned.
이러한 원판(2)은 그 중심축선(6)에서 미도시한 회전 수단으로 회전되도록 되어 있다.This disc 2 is made to rotate by the rotation means not shown in the center axis 6 of it.
도 2는 일반적인 잉곳상태에서 절단방향을 나타내는 사시도로서, 잉곳(8)으로부터 웨이퍼(4)를 절단시 이상적인 절단면은 예를들어서, 결정방향면(100)을 갖는 규소 웨이퍼(4)의 결정방향축(120)에 대한 수직 방향인 이상 방향축(110)으로 절단을 해야 되나 절단 방향으로의 콘트롤(Control)이 웨이퍼의 양산시 매우 어려우므로, 이러한 오차를 보정하기 위해 이상 방향축(110)으로 부터 대략 θ1＜±1°를 갖도록 하여 웨이퍼의 실제적인 절단방향의 편차를 최소화하도록 한다. θ1은 기울기(Tilt angle) 또는 오프-컷각도(Off-cut angle)이다.FIG. 2 is a perspective view showing a cutting direction in a general ingot state, wherein an ideal cutting surface for cutting the wafer 4 from the ingot 8 is, for example, a crystal direction axis of the silicon wafer 4 having the crystallographic direction surface 100. It is necessary to cut on the abnormal direction axis 110 which is perpendicular to the 120, but since the control in the cutting direction is very difficult during mass production of the wafer, it is approximately from the abnormal direction axis 110 to correct such an error. θ 1 <± 1 ° to minimize variation in actual cutting direction of the wafer. θ1 is the tilt angle or off-cut angle.
그리고, 상기 웨이퍼(4)에 이온을 주입시 이온빔이 결정면의 방향에 대해 직각인 방향으로 투사할 경우 웨이퍼(4)의 원자 배열 간극을 지나서 깊숙이 도달하는 채널링(Channeling)현상이 발생하게 된다. 이러한, 이온빔이 웨이퍼면에 직각으로 투사되는 것을 방지하기 위해 원판을 소정의 각도로 기울여 회전시킴으로써, 채널링 현상을 최소화하였다.In addition, when the ion beam is projected in a direction perpendicular to the direction of the crystal plane when ions are injected into the wafer 4, channeling phenomena reaching deep beyond the atomic array gap of the wafer 4 occur. In order to prevent the ion beam from being projected at right angles to the wafer surface, the original plate is tilted and rotated at a predetermined angle to minimize the channeling phenomenon.
그러나, 잉곳으로부터 소정의 각도 내를 갖도록 웨이퍼를 절단하는 과정에서 웨이퍼의 중심 방향의 방위각도의 조절이 어렵게 됨으로써, 각각의 웨이퍼별로 수도 내지 수십도 이상의 차이가 발생하게 되고, 이 경우 이온 빔이 웨이퍼 내부로 주입될 때에 각 주입 각도에 따른 채널링 발생량이 각 웨이퍼 별로 다르게 되어 디바이스의 안정된 수율이 낮아지게 된다.However, in the process of cutting the wafer to have a predetermined angle from the ingot, it is difficult to adjust the azimuth angle in the center direction of the wafer, so that a difference of several degrees or more than several degrees occurs for each wafer, in which case the ion beam is a wafer. When injected into the inside, the amount of channeling generated according to each injection angle is different for each wafer, thereby lowering the stable yield of the device.
본 발명은 이와 같은 문제점을 해결하기 위해 안출한 것으로서, 잉곳의 중심에서 방위각을 조절하여 절단하도록 함으로써, 이온주입시 발생되는 채널링을 최소화하여 디바이스의 안정된 수율을 확보하도록 하는 웨이퍼 제조방법을 제공하는데 그 목적이 있다.The present invention has been made to solve such a problem, by providing a wafer manufacturing method to ensure a stable yield of the device by minimizing the channeling generated during ion implantation by cutting by adjusting the azimuth angle in the center of the ingot, There is a purpose.
도 1은 일반적인 이온 주입기에 사용된 웨이퍼 디스크의 평면도와 측면도.1 is a plan view and a side view of a wafer disk used in a typical ion implanter.
도 2는 일반적인 잉곳상태에서 절단 방향을 나타내는 사시도.2 is a perspective view showing a cutting direction in a general ingot state.
도 3은 본 발명에 따른 웨이퍼의 절단 방향을 도시한 사시도.3 is a perspective view showing a cutting direction of a wafer according to the present invention;
*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *
4 : 웨이퍼 4a : 웨이퍼평면4: wafer 4a: wafer plane
4b : 플랫 플랜 12 : 수직방향4b: Flat Plan 12: Vertical Direction
a : 잉곳결정평면 b: 제 1라인a: ingot crystal plane b: first line
c : 제 2라인 d: 잉곳 결정평면의 수직방향c: second line d: vertical direction of the ingot crystal plane
θ1:기울기 θ2:방위각θ 1 : Tilt θ 2 : Azimuth
f : 웨이퍼평면의 수직방향f: vertical direction of wafer plane
이와 같은 목적을 달성하기 위한 본 발명은 잉곳의 이상적인 절단면으로부터 소정의 각도 내로 절단하고, 이 절단된 웨이퍼를 원판에 안착시켜 회전시키면서 그 각도를 조절하여 이온을 주입하는 과정에 있어서, 웨이퍼의 결정평면에 대해 수직방향과 실제 절단되는 웨이퍼면에 수직방향의 방위각을 갖도록 절단됨을 특징으로 하는 웨이퍼 제조방법을 제공함으로써 달성된다.The present invention for achieving the above object is cut in a predetermined angle from the ideal cutting surface of the ingot, and the crystal plane of the wafer in the process of implanting ions by adjusting the angle while rotating the cut wafer to the disc It is achieved by providing a method of manufacturing a wafer, characterized in that it is cut so as to have an azimuth in a direction perpendicular to the direction of the wafer to be cut and perpendicular to the actual direction.
이하, 본 발명의 실시예를 첨부 도면을 참조하여 설명하면 다음과 같다.Hereinafter, an embodiment of the present invention will be described with reference to the accompanying drawings.
도 3은 본 발명에 따른 웨이퍼의 절단방향을 도시한 사시도이다.3 is a perspective view showing a cutting direction of a wafer according to the present invention.
먼저, 본 발명의 실시예를 설명함에 앞서 종래와 연계하여 설명하면, 이온주입기는 반도체 기판에 불순물을 주입하는 것으로서, 도펀트 소스, 이온화 반응실, 질량분석, 가속, 빔포커서, 주사, 진공시스템, 목표물/로딩으로 구성되어 액체 또는 기체상태의 이온을 질량분석기를 이용하여 분리하고, 이를 가속시킨 상태로 반도체 기판위로 주사함으로써, 주입되도록 한 것이다.First, the embodiment of the present invention will be described in connection with the prior art, the ion implanter is to inject impurities into the semiconductor substrate, dopant source, ionization chamber, mass spectrometry, acceleration, beam focuser, scanning, vacuum system, It consists of a target / loading, which allows liquid or gaseous ions to be separated by mass spectrometry and injected onto the semiconductor substrate in an accelerated state.
이때, 가속된 이온이 반도체 기판의 결정 사이를 통해 깊숙이 침투됨으로써, 발생하게 되는 채널링 현상을 방지하도록 함과 아울러 많은 량의 반도체 기판상에 일정한 이온을 주입하도록 통상, 원판에 다수의 반도체 기판을 올려놓고, 소정의 각도를 갖도록 회전시키도록 되어 있다.At this time, a large number of semiconductor substrates are usually placed on a disc so that the accelerated ions penetrate deeply between the crystals of the semiconductor substrate to prevent channeling caused and to inject constant ions onto a large amount of the semiconductor substrate. It rotates so that it may have a predetermined angle.
한편, 상기 잉곳(8)으로부터 소정의 두께를 갖는 웨이퍼(4)를 제조시 잉곳(8)의 수직방향에 대해 직각인 방향으로 절단하는 과정에 있어서 절단방향의 콘트롤이 어려움으로써 대략 θ1＜±1°내에서 잉곳을 절단하여 웨이퍼의 편차를 줄이도록 되어 있다.On the other hand, in the process of cutting the wafer 4 having a predetermined thickness from the ingot 8 in a direction perpendicular to the vertical direction of the ingot 8, the control of the cutting direction is difficult, so that approximately θ 1 <± Ingots are cut within 1 ° to reduce wafer variations.
즉, 잉곳(8)을 절단하여 웨이퍼(4)를 제조하고, 이 제조된 웨이퍼(4)를 원판(2)에 올려놓고 이온빔을 투사하여 이온을 주입하는 과정에 있어서, 잉곳(8)을 절단시 소정의 오프-컷각도(θ1)만을 허용함으로써, 실제 웨이퍼(4)에서 방위각(Azimuthal:θ2)이 수도에서 수십도 이상 차이가 일어나게 되어 채널링 현상의 발생 빈도가 증가하게 된다.That is, the ingot 8 is cut to manufacture the wafer 4, and the ingot 8 is cut in the process of placing the prepared wafer 4 on the disc 2 and projecting an ion beam to inject ions. By allowing only a predetermined off-cut angle θ 1 at a time, the azimuth angle θ 2 in the actual wafer 4 may differ by more than a few tens of degrees in the capital, thereby increasing the frequency of occurrence of the channeling phenomenon.
이로 인해, 안정된 수율의 확보가 낮아지게 되는 것을 방지하도록 본 발명은 도 3에 도시된 바와 같이 잉곳(Ingot)의 결정평면(a)에 대해 수직방향(d)과 실제 절단되는 웨이퍼면(4a)에 수직방향(f)의 방위각(θ2)을 갖도록 절단하는 데 있어서, 상기 웨이퍼의 결정 평면에 수직방향과 실제적으로 절단되는 웨이퍼면(4a)의 수직방향(f)사이의 각도인 오프-컷(Off-Cut)각도(θ1)를 정밀하게 조절하는 단계와; 상기 단계 후에 컷-오프각도(θ1)의 방위각(θ2)을 정밀하게 조절하여 웨이퍼(4)를 제조하는 단계와; 상기 제조된 웨이퍼(4)에 이온빔(Inon Beam)을 조사하는 단계를 포함하여 이루어진다.As a result, the present invention, as shown in FIG. 3, prevents the securing of stable yields from being lowered, and the wafer surface 4a perpendicular to the crystal plane a of the ingot d and the wafer surface 4a actually cut. In cutting to have an azimuth angle θ 2 in the vertical direction f to the off-cut angle, which is an angle between the vertical direction f of the wafer surface 4a that is actually cut and the perpendicular to the crystal plane of the wafer. (Off-Cut) precisely adjusting the angle θ 1 ; Manufacturing the wafer 4 by precisely adjusting the azimuth angle θ 2 of the cut-off angle θ 1 after the step; And irradiating an ion beam to the manufactured wafer 4.
여기에서, 웨이퍼(4)는 잉곳으로 부터 절단된 하나를 도시한 것으로 그 외곽에 있는 마름모 형태의 실선은 이상적인 절단면(a)을 도시하고, 수평하단의 중심에 근접한 곳에 웨이퍼 플랫 플랜(Flat Zone)(4b)이 형성되어 있다.Here, the wafer 4 shows one cut from the ingot, and a solid line in the outer portion shows an ideal cutting plane a, and is located near the center of the lower horizontal plane. (4b) is formed.
또한, 웨이퍼 플랜 플랜(4b)의 중심으로 부터 웨이퍼(4)의 중심을 지나 원주면 외곽까지 연결된 제 1라인(b)은 웨이퍼 플랫플랜(4b)과 수직이다.Further, the first line b connected from the center of the wafer plan plan 4b to the outside of the circumferential surface beyond the center of the wafer 4 is perpendicular to the wafer flat plan 4b.
그리고, 제 1라인(b)의 우측단과 그 하단의 점선과의 각도 θ1은 기울기(Tilt angle)를 도시하고 있다.Incidentally, the angle θ 1 between the right end of the first line b and the dotted line at the lower end thereof shows a tilt angle.
또한, 제 1라인(a) 및 제 2라인(b)이 교차하는 곳에서 수직방향의 제 3라인(d)은 잉곳 결정평면의 수직방향을 나타내고 있고, 제 1,2라인(a,b)으로 부터 소정의 각도를 갖도록 제4라인(e) 및 제5라인(웨이퍼 평면의 수직방향)(f)은 기울기와 방위각에 대한 벡터(Vector)량을 나타내고 있다.In addition, where the first line (a) and the second line (b) intersect, the third line (d) in the vertical direction represents the vertical direction of the ingot crystal plane, and the first and second lines (a, b) The fourth line (e) and the fifth line (vertical direction of the wafer plane) f represent the amount of the vector Vector with respect to the inclination and the azimuth angle so as to have a predetermined angle from.
상기 제 3라인(d)와 제 5라인(f)사이의 각도는 θ1이 되고, 상기 제 4라인(e)과 제 6라인(e,)사이의 각도는 θ2가 된다.The angle between the third line d and the fifth line f is θ 1 , and the angle between the fourth line e and the sixth line e , is θ 2 .
상기 방위각은 0°∼ +20°의 각도범위 또는 0°∼ -20°의 각도범위를 갖도록 하는 것이 바람직하다.The azimuth angle is preferably such that it has an angle range of 0 ° to + 20 ° or an angle range of 0 ° to -20 °.
이상에서 살펴본 바와 같이, 본 발명은 잉곳으로부터 소정의 편차에 해당하는 각도를 갖도록 절단하는 공정중 수평에 대해 좌우의 기울기뿐만 아니라 평면에 대해 상하의 각도인 방위각을 갖도록 함으로써, 이온주입시 인위적인 기울기에 따라 각각의 웨이퍼에 발생하는 기울기의 편차를 줄여 균일한 이온이 주입되도록 하고 아울러 안정된 수율 확보가 가능하도록 하는 잇점이 있다.As described above, the present invention, in the process of cutting to have an angle corresponding to a predetermined deviation from the ingot, as well as the left and right inclination with respect to the horizontal as well as having an azimuth angle up and down with respect to the plane, according to the artificial inclination during ion implantation It is advantageous to reduce the variation in the slope generated on each wafer so that uniform ions can be implanted and ensure a stable yield.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025514A KR20010004795A (en) | 1999-06-29 | 1999-06-29 | Method For The Wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019990025514A KR20010004795A (en) | 1999-06-29 | 1999-06-29 | Method For The Wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20010004795A true KR20010004795A (en) | 2001-01-15 |
Family
ID=19597304
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019990025514A KR20010004795A (en) | 1999-06-29 | 1999-06-29 | Method For The Wafer |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20010004795A (en) |
-
1999
- 1999-06-29 KR KR1019990025514A patent/KR20010004795A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5061644A (en) | Method for fabricating self-aligned semiconductor devices | |
| US9287123B2 (en) | Techniques for forming angled structures for reduced defects in heteroepitaxy of semiconductor films | |
| JPS62142318A (en) | Manufacture of semiconductor device | |
| US10566198B2 (en) | Doping method | |
| US5146304A (en) | Self-aligned semiconductor device | |
| KR20010004795A (en) | Method For The Wafer | |
| US5382549A (en) | Method of manufacturing polycrystalline silicon having columnar orientation | |
| EP1487010B1 (en) | Method of manufacturing an SOI substrate | |
| CN112885716B (en) | Method for forming semiconductor structure | |
| KR102420831B1 (en) | Manufacturing method of bonded wafer | |
| US20100041219A1 (en) | Usj techniques with helium-treated substrates | |
| KR20160047336A (en) | An Outer Electrode and an Upper Electrode Assembly for Semiconductor Plasma Apparatus | |
| EP0595481B1 (en) | Method of diffusing impurities into sidewalls of semiconductor structures from a doped SOG layer | |
| JPS61142738A (en) | Method for implanting ions in single crystal substrate | |
| EP0139990A2 (en) | Reduced pressure epitaxial deposition process | |
| US20240021433A1 (en) | Forming a doped hardmask | |
| KR0170907B1 (en) | Method of manufacturing zero-defects layer of semiconductor device | |
| JPH0361335B2 (en) | ||
| JPH0810669B2 (en) | Method of forming SOI film | |
| KR0166218B1 (en) | Ion implantation method of semiconductor manufacture process | |
| JPH1186774A (en) | Ion-implanting device and manufacture of semiconductor device using the same | |
| JPS63202018A (en) | Manufacture of semiconductor device | |
| KR100579217B1 (en) | Method of manufacturing on p/p+ epitaxial wafers by means of low energy ion implantation | |
| KR20060018706A (en) | Ion implant method | |
| JPH04367217A (en) | Formation method for seed |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |