KR20010004709A - Method of forming an oxide film in a semiconductor device - Google Patents

Method of forming an oxide film in a semiconductor device Download PDF

Info

Publication number
KR20010004709A
KR20010004709A KR1019990025423A KR19990025423A KR20010004709A KR 20010004709 A KR20010004709 A KR 20010004709A KR 1019990025423 A KR1019990025423 A KR 1019990025423A KR 19990025423 A KR19990025423 A KR 19990025423A KR 20010004709 A KR20010004709 A KR 20010004709A
Authority
KR
South Korea
Prior art keywords
oxide film
deposition
forming
semiconductor device
density plasma
Prior art date
Application number
KR1019990025423A
Other languages
Korean (ko)
Inventor
임비오
이인행
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019990025423A priority Critical patent/KR20010004709A/en
Publication of KR20010004709A publication Critical patent/KR20010004709A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

PURPOSE: A method for forming an oxide layer of a semiconductor device is provided to improve the reliability of a device by performing an efficient burying process under a process condition with a high aspect ratio. CONSTITUTION: A method for forming an oxide layer of a semiconductor device comprises the following steps. A lower pattern(12) is formed on an upper portion of a semiconductor substrate(11). An aspect ratio of the lower pattern(12) is more than 4.0. The first oxide layer(13) is formed by using a high density plasma CVD(Chemical Vapor Deposition) method. In the high density plasma CVD method, A deposition ratio is reduced and an etching ratio and an energy are increased by controlling the capacity of a vacuum pump within a chamber.

Description

반도체 소자의 산화막 형성 방법{Method of forming an oxide film in a semiconductor device}Method of forming an oxide film in a semiconductor device

본 발명은 반도체 소자의 산화막 형성 방법에 관한 것으로, 특히 고밀도 플라즈마(high density plasma: 이하 HDP라 함)를 이용한 화학 기상 증착(chemical vapor deposition: 이하 CVD라 함) 방법으로 형성하는 산화막의 갭필 한계를 압력의 변화를 통한 기체의 평균 자유 행정의 변화를 이용하여 극복하고 다중 증착 방법을 이용하여 증착 조건을 변화시키므로써 애스펙트비가 큰 공정 조건에서도 용이하게 산화막을 형성할 수 있는 반도체 소자의 산화막 형성 방법에 관한 것이다.The present invention relates to a method for forming an oxide film of a semiconductor device, and in particular, the gap fill limit of an oxide film formed by a chemical vapor deposition (hereinafter referred to as CVD) method using a high density plasma (hereinafter referred to as HDP). The method of forming an oxide film of a semiconductor device that can easily form an oxide film even in a process condition having a high aspect ratio by overcoming the change of the mean free stroke of the gas through the change of pressure and changing the deposition conditions using a multiple deposition method. It is about.

반도체 소자가 고집적화됨에 따라 반도체 제조 공정도 현재의 장비나 조건에서 한계에 다다르고 있다. HDP CVD 방식은 현재 트렌치형 소자 분리막, 층간 절연막 및 패시베이션막등에서 급속도로 공정 사용이 확산되고 있는 기술중의 하나로서 PE CVD 방식의 단점이라고 할 수 있는 오버행을 증착과 식각을 동시에 실시하므로써 효과적으로 방지하여 높은 애스펙트비에서도 갭필시킬 수 있다는 장점이 있다. 그러나 이 공정도 현재 반도체 소자의 공정 조건을 만족시키기에는 한계점을 드러내고 있다. 일반적으로 HDP CVD는 애스펙트비 3.0 정도를 갭필을 할 수 있다고 알려져 있으나 현재는 애스펙트비 4.0 정도의 갭필 능력을 요구하고 있는 상황이기 때문이다.As semiconductor devices become more integrated, semiconductor manufacturing processes are also reaching their limits in current equipment and conditions. HDP CVD is one of the technologies that process use is rapidly spreading in trench type isolation layer, interlayer insulation film and passivation film. It is effective to prevent overhang, which is a disadvantage of PE CVD method, by simultaneously performing deposition and etching. It has the advantage that it can be gapfilled even at high aspect ratio. However, this process also shows a limit to satisfy the process conditions of the semiconductor device. In general, HDP CVD is known to be able to gap fill an aspect ratio of 3.0, but currently requires a gap fill capability of an aspect ratio of 4.0.

따라서, 본 발명은 HDP CVD 방식으로 형성되는 산화막의 갭필 특성을 향상시킬 수 있는 반도체 소자의 산화막 형성 방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a method for forming an oxide film of a semiconductor device capable of improving gap fill characteristics of an oxide film formed by an HDP CVD method.

상술한 목적을 달성하기 위한 본 발명은 반도체 소자의 산화막 형성 방법에 있어서, 반도체 소자 상부에 형성된 하부 패턴을 갭필하기 위해 고밀도 플라즈마 CVD 산화막을 1차로 5 내지 20mTorr의 저압에서 증착률을 줄이고 식각률과 에너지를 크게하여 매립 효율을 크게 하고, 2차로 5 내지 15 Torr의 고압에서 식각율을 줄이고 증착률을 늘려 증착 속도를 빠르게 하는 것을 특징으로 한다.In order to achieve the above object, the present invention provides a method for forming an oxide film of a semiconductor device, in which a high density plasma CVD oxide film is primarily deposited at a low pressure of 5 to 20 mTorr to reduce gaps between etching patterns and energy. To increase the buried efficiency to increase, and to reduce the etch rate and increase the deposition rate at a high pressure of 5 to 15 Torr in the second to increase the deposition rate.

도 1(a) 및 도 1(b)는 본 발명에 따른 반도체 소자의 산화막 형성 방법을 설명하기 위한 소자의 단면도.1 (a) and 1 (b) are cross-sectional views of a device for explaining an oxide film forming method of a semiconductor device according to the present invention.

〈도면의 주요 부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

11 : 반도체 기판 12 : 하부 패턴11 semiconductor substrate 12 lower pattern

13 : 1차 산화막 14 : 2차 산화막13: primary oxide film 14: secondary oxide film

본 발명에서는 HDP 증착 조건의 압력 변화를 통한 기체의 평균 자유 행정 (mean free path)을 조정하여 이에 따른 증착 및 식각 요소의 변화로 갭필 문제를 해결하고, 갭필 후에도 이 요건을 통하여 높은 증착율의 막을 증착하므로써 전체적으로 생산성을 유지 또는 증대시킬 수 있다.In the present invention, the gap free problem is solved by adjusting the mean free path of the gas through the pressure change of the HDP deposition conditions, and thus the deposition and etching elements are changed, and even after the gap fill, a high deposition rate film is deposited. Thus, overall productivity can be maintained or increased.

그럼, 본 발명에서 사용하는 메커니즘을 설명하면 다음과 같다.Then, the mechanism used in the present invention will be described.

기체는 일정 공간에서 서로 충돌하면서 압력을 유지하게 된다. 이 기체의 충돌 메커니즘에서 기체가 서로 충돌하지 않고 갈 수 있는 평균 거리를 평균 자유 행정이라 하며, 압력이 낮을수록, 기체 입자의 크기가 작을수록, 평균 자유 행정은 커지게 된다. 평균 자유 행정은 기체 분자 자체의 직진성에 큰 영향을 미치는 요소이다.The gases collide with each other in a certain space to maintain pressure. In this gas collision mechanism, the average distance the gases can travel without colliding with each other is called an average free stroke. The lower the pressure, the smaller the size of the gas particles, the larger the average free stroke. The mean free path is a factor that greatly affects the straightness of the gas molecules themselves.

본 발명에서는 증착 조기에 챔버 내부의 진공 펌프의 용량을 크게 조정하거나 유입되는 가스의 양을 줄여 챔버 내부의 압력을 현재 사용하고 있는 정도보다 현저히 낮게한다. 그러면 챔버내 기체들의 평균 자유 행정이 매우 커지게 되고, 이는 증착 및 식각에 많은 영향을 미치게 된다.In the present invention, the pressure in the chamber is significantly lower than that currently used by greatly adjusting the capacity of the vacuum pump in the chamber or reducing the amount of gas introduced in the early stage of deposition. This results in a very large mean free path of gases in the chamber, which has a great impact on deposition and etching.

일단 중요한 식각의 면에서 보면 평균 자유 행정이 커지면 스퍼터링 식각에 관여하는 아르곤이나 헬륨 소오스가 큰 힘과 직진성을 가지고 웨이퍼 표면에 충돌하기 때문에 식각 효율이 좋아진다. 또한 식각 소오스가 큰 힘과 직진성을 가지고 웨이퍼 표면에 충돌하기 때문에 식각 효율이 좋아진다. 그리고 식각 소오스의 종류에 따라 대부분 결정되는 증착의 각도 또한 일반적으로 가질 수 있는 각도보다 커지게 된다. 이는 증착시 더욱 적은 측면 증착을 유발시키고 결과적으로 대부분의 증착 방향이 수직으로 성장하는 결과를 가져온다. 일반적으로 HDP CVD의 증착 압력인 수 mTorr에서 아르곤 플라즈마 소오스를 사용하는 경우에는 증착 각도가 45도 정도에서 나타나고 헬륨의 경우에는 60도 정도에서 나타나는데, 이는 입자의 크기와 무게가 각각 그 각도에서 물질을 떨어뜨리는데 관여할 수 있는 힘이 가장 크기 때문이다. 이 힘은 F=mv2=ma에서 볼 수 있듯이 속도와 질량에 의해 결정된다. 여기에서 질량은 바꿀 수 없기 때문에 평균 자유 행정을 크게 하면 바이어스에 의해서 가속되는 입자가 먼 거리를 충분한 시간동안 가속될 수 있기 때문에 충돌하는 속도가 커지게 된다. 속도가 커지면 충돌 에너지도 커지게 되므로 증착 각도를 더 크게 만들 수 있다. 이 증착 속도를 크게 만들어주는 방법에서 고주파 전력을 크게 만들어주는 방법도 있는데 압력이 변화하지 않고서는 기체 충돌에 의해 입자가 에너지를 잃게 되므로 큰 가속 효과를 얻기가 힘들다. 이렇게 하여 초기 증착 조건에서 매립을 시켜주고 후속 증착에서는 식각률을 낮추어 빠른 증착 속도를 얻게 하면 초기에 낮은 압력하의 늦은 증착율을 만회하여 결과적으로는 기존과 비슷하거나 더 빠른 증착율을 얻을 수 있어 생산성에는 큰 차이를 가지지 않게 된다.In terms of important etching, the larger the average free stroke, the better the etch efficiency because argon or helium sources involved in the sputtering etch impinge on the wafer surface with great force and straightness. Etching efficiency is also improved because the etching source collides with the wafer surface with great force and straightness. In addition, the angle of deposition, which is largely determined by the type of etching source, is also larger than the angle that can be generally obtained. This results in less lateral deposition upon deposition and consequently most of the deposition direction grows vertically. In general, when using argon plasma source at several mTorr, which is the deposition pressure of HDP CVD, the deposition angle is about 45 degrees and for helium, about 60 degrees. This is because the force that can be involved in dropping is the greatest. This force is determined by velocity and mass, as shown by F = mv 2 = ma. Since the mass cannot be changed here, increasing the average free stroke increases the collision speed since the particles accelerated by the bias can be accelerated for a sufficient time over a long distance. Higher speeds result in larger impact energy, which makes the deposition angle larger. There is also a method of making the deposition rate large, and a method of making the high frequency power large. It is difficult to obtain a large acceleration effect because the particles lose energy by gas collision without changing the pressure. In this way, the buried in the initial deposition conditions and the lower the etch rate in the subsequent deposition to obtain a faster deposition rate, the initial recovery of the lower deposition rate under low pressure, resulting in a deposition rate that is similar or faster than the conventional one, a big difference in productivity Will not have

위에서 설명한 바와 같이 초기 증착 조건에서는 낮은 압력하에서 큰 평균 자유 행정을 가지고 높은 애스펙트비의 증착을 마치고 후속 증착 공정에서는 빠른 증착 조건으로 바꾸어 전반적인 생산성을 유지 또는 향상시키는 방법이다.As described above, it is a method to maintain or improve the overall productivity by changing the high aspect ratio at low deposition pressure with a high average free stroke under low pressure, and then changing to a fast deposition condition in a subsequent deposition process.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도 1(a) 및 도 1(b)는 본 발명에 따른 반도체 소자의 산화막 형성 방법을 설명하기 위한 소자의 단면도이다.1 (a) and 1 (b) are cross-sectional views of a device for explaining a method of forming an oxide film of a semiconductor device according to the present invention.

도 1(a)를 참조하면, 반도체 기판(11) 상부에 하부 패턴(12)이 형성되는데, 하부 패턴(12)은 애스펙트비가 4.0 이상으로 형성된다. 1차 산화막(13)을 고밀도 플라즈마 CVD 방법으로 다음과 같이 형성한다. 증착 초기에 챔버 내부의 진공 펌프의 용량을 크게 조정하거나 유입되는 가스의 양을 줄여 챔버 내부의 압력을 5 내지 20mTorr의 저압으로 낮춰 증착률을 줄이고 식각률과 에너지를 크게한다.Referring to FIG. 1A, the lower pattern 12 is formed on the semiconductor substrate 11, and the lower pattern 12 has an aspect ratio of 4.0 or more. The primary oxide film 13 is formed as follows by the high density plasma CVD method. In the early stage of deposition, the volume of the vacuum pump inside the chamber is greatly adjusted or the amount of gas introduced is reduced to lower the pressure inside the chamber to a low pressure of 5 to 20 mTorr, thereby reducing the deposition rate and increasing the etching rate and energy.

그러면, 챔버내의 기체들의 평균 자유 행정이 매우 커지게 되고, 이는 증착 및 식각에 영향을 미치게 되어 식각 소오스의 종류에 따라 대부분 결정되는 증착의 각도가 일반적으로 가질 수 있는 각도보다 커지게 된다. 이는 증착시 더욱 적은 측면 증착을 유발시키고, 결과적으로 대부분의 증착 방향이 수직으로 성장하는 결과를 가져와 초기 증착 조건에서 완전히 매립시켜 준다. 이때, HDP 소오스 가스는 500∼2000sccm의 양으로 유입시키고, 반응 소오스 가스는 10∼500sccm의 양으로 유입시킨다. 이때, 1 차 고밀도 플라즈마 CVD 산화막 형성시 저주파 파워는 2000 내지 4000W로 한다.Then, the average free path of the gases in the chamber becomes very large, which affects the deposition and etching, so that the angle of deposition, which is largely determined according to the type of etching source, is larger than the angle that can be generally obtained. This results in less lateral deposition during deposition, resulting in most of the deposition direction growing vertically and completely filling in the initial deposition conditions. At this time, the HDP source gas is introduced in an amount of 500 to 2000 sccm, and the reaction source gas is introduced in an amount of 10 to 500 sccm. At this time, the low frequency power is 2000 to 4000W when forming the first high density plasma CVD oxide film.

도 1(b)는 2차 산화막(14)을 형성한 상태의 단면도로서, 2차 산화막은 압력을 5 내지 15 Torr 고압으로 증가시켜 식각율을 줄이고 증착률을 증가시켜 초기에 낮은 압력하의 늦은 증착율을 만회하도록 한다. 이때, 2 차 고밀도 플라즈마 CVD 산화막 형성시 고주파워를 2000 내지 4000W로 한다.FIG. 1 (b) is a cross-sectional view of the secondary oxide film 14 in which the secondary oxide film is initially deposited at a low pressure by increasing the pressure to 5 to 15 Torr high pressure to reduce the etching rate and the deposition rate. Make up for it. At this time, the high frequency war is 2000-4000W when forming the secondary high density plasma CVD oxide film.

상술한 바와 같이 본 발명에 의하면 높은 애스펙트비를 가지는 공정 조건에서도 효과적으로 매립할 수 있어 산화막의 매립 불량으로 인해 발생하는 소자의 신뢰도 저하를 생산성의 저하없이 효과적으로 방지할 수 있다.As described above, according to the present invention, it is possible to effectively bury even in a process condition having a high aspect ratio, and thus it is possible to effectively prevent deterioration in reliability of the device caused by poor embedding of the oxide film without lowering productivity.

Claims (4)

반도체 소자의 산화막 형성 방법에 있어서,In the oxide film formation method of a semiconductor element, 반도체 소자 상부에 형성된 하부 패턴을 갭필하기 위해 고밀도 플라즈마 CVD 산화막을 1차로 5 내지 20mTorr의 저압에서 증착률을 줄이고 식각률과 에너지를 크게하여 매립 효율을 크게 하고, 2차로 5 내지 15 Torr의 고압에서 식각율을 줄이고 증착률을 늘려 증착 속도를 빠르게 하는 것을 특징으로 하는 반도체 소자의 산화막 형성 방법.In order to gap fill the lower pattern formed on the upper surface of the semiconductor device, the high density plasma CVD oxide film is primarily deposited at a low pressure of 5 to 20 mTorr, and the etch rate and energy are increased to increase the buried efficiency, and secondly to etch at a high pressure of 5 to 15 Torr. A method of forming an oxide film of a semiconductor device, characterized by reducing the rate and increasing the deposition rate to increase the deposition rate. 제 1 항에 있어서, 상기 산화막은 500 내지 2000sccm의 HDP 소오스 가스를 유입시켜 형성하는 것을 특징으로 하는 반도체 소자의 산화막 형성 방법.The method of claim 1, wherein the oxide film is formed by introducing an HDP source gas of 500 to 2000 sccm. 제 1 항에 있어서, 상기 산화막은 10 내지 500sccm의 반응 소오스 가스를 유입시켜 형성하는 것을 특징으로 하는 반도체 소자의 산화막 형성 방법.The method of claim 1, wherein the oxide film is formed by introducing a reaction source gas of 10 to 500 sccm. 제 1 항에 있어서, 상기 1차 고밀도 플라즈마 CVD 산화막 형성시 저주파 파워는 2000 내지 4000W로 하고, 상기 2 차 고밀도 플라즈마 CVD 산화막 형성시 고주파워를 2000 내지 4000W로 하는 것을 특징으로 하는 반도체 소자의 산화막 형성방법.2. The oxide film formation of a semiconductor device according to claim 1, wherein the low frequency power is 2000 to 4000 W when forming the first high density plasma CVD oxide film, and the high frequency war is 2000 to 4000 W when forming the second high density plasma CVD oxide film. Way.
KR1019990025423A 1999-06-29 1999-06-29 Method of forming an oxide film in a semiconductor device KR20010004709A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990025423A KR20010004709A (en) 1999-06-29 1999-06-29 Method of forming an oxide film in a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990025423A KR20010004709A (en) 1999-06-29 1999-06-29 Method of forming an oxide film in a semiconductor device

Publications (1)

Publication Number Publication Date
KR20010004709A true KR20010004709A (en) 2001-01-15

Family

ID=19597146

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990025423A KR20010004709A (en) 1999-06-29 1999-06-29 Method of forming an oxide film in a semiconductor device

Country Status (1)

Country Link
KR (1) KR20010004709A (en)

Similar Documents

Publication Publication Date Title
US6794290B1 (en) Method of chemical modification of structure topography
US6030881A (en) High throughput chemical vapor deposition process capable of filling high aspect ratio structures
US7598177B2 (en) Methods of filling trenches using high-density plasma deposition (HDP)
US4533430A (en) Process for forming slots having near vertical sidewalls at their upper extremities
US6867141B2 (en) Method for fabricating semiconductor device and forming interlayer dielectric film using high-density plasma
US5872058A (en) High aspect ratio gapfill process by using HDP
US6284149B1 (en) High-density plasma etching of carbon-based low-k materials in a integrated circuit
KR100225552B1 (en) Dry etching method
US7259079B2 (en) Methods for filling high aspect ratio trenches in semiconductor layers
US20120282756A1 (en) Thin Film Filling Method
JPS60124824A (en) Method of forming deep groove in semiconductor structure
US6908807B2 (en) Methods of forming semiconductor constructions
US9355891B2 (en) Method for exposing a layer
KR20010004709A (en) Method of forming an oxide film in a semiconductor device
CN101192559A (en) Isolation groove filling method
JPS6362238A (en) Depositing method of thin film
US6468603B1 (en) Plasma film forming method utilizing varying bias electric power
KR100641501B1 (en) Method for forming a metal line of semiconductor device
US20070082466A1 (en) High density plasma chemical vapor deposition apparatus, operating method thereof, and method of manufacturing semiconductor device
US6139647A (en) Selective removal of vertical portions of a film
KR100529388B1 (en) Method of forming intermediate insulating layer for semiconductor device
US20230096453A1 (en) Substrate processing method
CN101452905A (en) Self-alignment contact hole interlayer film, manufacturing method, and contact hole etching method
JPH04329637A (en) Manufacture of insulating film
KR20020010816A (en) Method of forming contact in semiconductor device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination