KR20010001706A - Apparatus for acquiring synchronization and method thereof in orthogonal frequency division multiplexing/code division multiple access system - Google Patents

Apparatus for acquiring synchronization and method thereof in orthogonal frequency division multiplexing/code division multiple access system Download PDF

Info

Publication number
KR20010001706A
KR20010001706A KR1019990021118A KR19990021118A KR20010001706A KR 20010001706 A KR20010001706 A KR 20010001706A KR 1019990021118 A KR1019990021118 A KR 1019990021118A KR 19990021118 A KR19990021118 A KR 19990021118A KR 20010001706 A KR20010001706 A KR 20010001706A
Authority
KR
South Korea
Prior art keywords
phase difference
pilot
symbol
synchronization
multiple access
Prior art date
Application number
KR1019990021118A
Other languages
Korean (ko)
Other versions
KR100651404B1 (en
Inventor
이현규
최진규
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019990021118A priority Critical patent/KR100651404B1/en
Publication of KR20010001706A publication Critical patent/KR20010001706A/en
Application granted granted Critical
Publication of KR100651404B1 publication Critical patent/KR100651404B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2657—Carrier synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2656—Frame synchronisation, e.g. packet synchronisation, time division duplex [TDD] switching point detection or subframe synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2662—Symbol synchronisation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/26—Systems using multi-frequency codes
    • H04L27/2601—Multicarrier modulation systems
    • H04L27/2647—Arrangements specific to the receiver only
    • H04L27/2655—Synchronisation arrangements
    • H04L27/2668—Details of algorithms
    • H04L27/2673—Details of algorithms characterised by synchronisation parameters
    • H04L27/2675—Pilot or known symbols

Abstract

PURPOSE: An apparatus for obtaining synchronization of an OFDM/CDMA(orthogonal frequency division multiplexing/code division multiple access) system is provided to perform frame synchronization and sampling clock synchronization at the same time. CONSTITUTION: An FFT(fast Fourier transform,119) performs FFT of an input digital frame through plural sub-carriers. A pilot detector(121) detects pilot carriers interpolated into every FFT-processed frame symbol and measures time phase difference therebetween. A phase difference operator(125) obtains time phase difference between the pilot carriers of each pilot symbol. An FFT window controller controls frame synchronization through symbol timing offset while a PLL(phase locked loop,123) controls sampling clock synchronization through sampling clock timing offset of the mean phase difference.

Description

직교주파수 분할 다중 방식/코드분할 다중 접속 시스템의 동기 획득 장치 및 방법{APPARATUS FOR ACQUIRING SYNCHRONIZATION AND METHOD THEREOF IN ORTHOGONAL FREQUENCY DIVISION MULTIPLEXING/CODE DIVISION MULTIPLE ACCESS SYSTEM}Apparatus and Method for Acquisition of Synchronization in Orthogonal Frequency Division Multiple Access / Code Division Multiple Access Systems

본 발명은 직교주파수 분할 다중 방식/코드 분할 다중 접속 시스템에 관한 것으로서, 특히 프레임 동기 및 샘플링 클럭 동기를 동시 획득하는 장치 및 방법에 관한 것이다.The present invention relates to an orthogonal frequency division multiplexing / code division multiple access system, and more particularly, to an apparatus and method for simultaneously acquiring frame synchronization and sampling clock synchronization.

도 1은 종래의 직교주파수 분할 다중 방식/코드분할 다중 접속 시스템의 동기 획득 장치의 내부 구성을 도시한 블록도이다.1 is a block diagram showing an internal configuration of a synchronization acquisition apparatus of a conventional orthogonal frequency division multiplexing / code division multiple access system.

BPF(Band Pass Filter)(111)는 상기 직교주파수 분할 다중 방식/코드분할 다중 접속 시스템의 수신단 Rx를 통해 수신되는 주파수 신호를 기저대역 신호로 필터링하여 그 필터링된 신호를 아날로그/디지털 변환기(ADC: Analog To Digital Converter)(113)로 출력한다. 상기 아날로그/디지털 변환기(113)는 상기 BPF(111)에서 출력한 신호를 입력하여 상기 필터링된 기저대역 아날로그 신호를 디지털 변환하여 보호구간 제거부(Guard Interval Remove)(115)로 출력한다. 상기 보호구간 제거부(115)는 상기 아날로그/디지털 변환기(113)에서 디지털 변환된 신호를 입력하여 상기 직교주파수 분할 다중 방식/코드분할 다중 접속 시스템의 송신단에서 유효데이터심벌에 삽입하여 전송한 보호구간을 제거하고 그 보호구간 제거된, 즉 유효데이터 심벌만 존재하는 신호를 FFT(Fast Fourier Transform) 윈도우 위치 복원부(117)로 출력한다. 상기 FFT 윈도우 위치 복원부(117)는 상기 수신한 유효데이터 심벌의 데이터 시작 시점에 대한 동기인 프레임 동기, 즉 FFT 윈도우 위치 복원을 수행한 후 그 프레임 동기된 신호를 FFT(Fast Fourier Transform)(119)로 출력된다. 상기 FFT(119)는 입력된 신호를 고속 푸리에 변환시켜서 다수의 부반송파 신호에 실려있는 데이터를 복조한다. 상기와 같이 FFT 윈도우 위치복원을 수행하여 보호구간이 제거된 유효데이터 심벌만으로 구성된 프레임 동기 획득된 프레임 신호를 가지고 다시 그 유효심벌내의 샘플의 샘플링 클럭의 동기를 획득하는 동작을 수행하게 된다.A band pass filter (BPF) 111 filters a frequency signal received through a receiver Rx of the orthogonal frequency division multiplexing / code division multiple access system into a baseband signal and converts the filtered signal into an analog / digital converter (ADC). Analog To Digital Converter) (113). The analog-to-digital converter 113 inputs the signal output from the BPF 111 to digitally convert the filtered baseband analog signal and output the digital signal to the guard interval remover 115. The guard interval removing unit 115 inputs a signal converted digitally from the analog-to-digital converter 113, and inserts the guard interval into a valid data symbol at a transmitting end of the orthogonal frequency division multiplexing / code division multiple access system. And removes the guard interval removed, that is, a signal having only valid data symbols, and outputs the FFT (Fast Fourier Transform) window position recovery unit 117. The FFT window position recovery unit 117 performs frame synchronization, which is a synchronization with respect to the data start time of the received valid data symbol, that is, FFT window position recovery, and then applies the frame synchronized signal to the FFT (Fast Fourier Transform) 119. Will be printed). The FFT 119 demodulates data contained in a plurality of subcarrier signals by performing fast Fourier transform on the input signal. As described above, the FFT window position restoration is performed to acquire the synchronization of the sampling clock of the sample in the valid symbol with the frame synchronization obtained frame signal including only valid data symbols from which the guard interval is removed.

상기 프레임 동기된 프레임 신호는 시간위상 검출기(Time Phase Detecter)(121)로 입력된다. 상기 시간위상 검출기(121)는 상기 프레임 신호의 심벌에 삽입되어 있는 파일럿(Pilot) 캐리어(Carrier)를 검출하여 상기 직교주파수 분할 다중 방식/코드분할 다중 접속 시스템의 송신시스템에서 전송한 신호에 삽입되어 있는 파일럿 캐리어와 비교하여 그 위상차, 즉 샘플링 클럭 시간 위상차를 검출하여 위상동기루프(PLL:Phase Looped Lock)(123)로 출력한다. 상기 PLL(123)은 상기 시간위상 검출기(121)에서 검출한 시간 위상차(샘플링 클럭 시간 위상차)를 입력하여 그 시간 위상차를 근거로 가장 위상차가 적은 샘플링 클럭으로 고정시키기 위해 루프를 수행하게 되고 이 수행된 샘플링 클럭을 VCO(Voltage Controlled Oscillator)(125)로 출력한다. 상기 VCO(125)는 상기 PLL(123)에서 출력한 샘플링 클럭에 상응하여 상기 아날로그/디지털 변환기(113)로 수신 신호의 샘플링 클럭을 일치시기 위해 전압을 변동하여 출력한다.The frame synchronized frame signal is input to a time phase detector 121. The time phase detector 121 detects a pilot carrier inserted into a symbol of the frame signal and is inserted into a signal transmitted from a transmission system of the orthogonal frequency division multiplexing / code division multiple access system. The phase difference, that is, the sampling clock time phase difference, is detected in comparison with the pilot carrier, and is output to the phase locked loop (PLL) 123. The PLL 123 inputs a time phase difference (sampling clock time phase difference) detected by the time phase detector 121 and performs a loop to fix the sampling clock having the smallest phase difference based on the time phase difference. The sampled clock is output to the voltage controlled oscillator (VCO) 125. The VCO 125 changes and outputs a voltage to match the sampling clock of the received signal to the analog-to-digital converter 113 corresponding to the sampling clock output from the PLL 123.

따라서, 도 1과 같은 종래의 직교주파수 분할 다중 방식/코드 분할 다중 접속 시스템은 우선적으로 보호구간을 이용한 프레임 동기를 획득한 후, 상기 프레임 동기 획득된 프레임 신호를 다시 파일럿 캐리어를 검출하여 그 파일럿 캐리어 위상차에 따라 프레임 신호를 구성하는 심벌내의 샘플의 샘플링 클럭의 동기를 획득하게 된다. 그런데, 이렇게 프레임 동기를 획득한 후 샘플링 클럭의 동기를 각각 획득함으로써 인해 프레임 동기 획득 모드와 샘플링 클럭 동기 획득 모드가 상이하게 되므로 각각의 모드에 제어신호를 발생하여야만 하며, 또한 각각의 동기 획득 모드의 순차적 천이로 인해 프레임 동기 획득을 위한 하드웨어 로직과 샘플링 클럭 동기를 위한 하드웨어 로직을 각각 구비하여야만 함으로써 하드웨어적인 복잡도(Complexity)가 크게 설정되어 있었다. 또한 동기획득 과정이 프레임 동기를 획득한 후 다시 샘플링 클럭 동기를 획득하기 때문에 동기 획득에 걸리는 시간적인 지연이 발생한다는 문제점이 있었다.Therefore, in the conventional orthogonal frequency division multiplexing / code division multiple access system as shown in FIG. 1, first, after obtaining frame synchronization using a guard interval, the pilot carrier is detected again using the frame synchronization obtained frame signal. According to the phase difference, synchronization of the sampling clock of the samples in the symbols constituting the frame signal is obtained. However, the frame synchronization acquisition mode and the sampling clock synchronization acquisition mode are different from each other by acquiring the frame synchronization after acquiring the frame synchronization. Therefore, a control signal must be generated in each mode. Due to sequential transitions, hardware complexity for frame synchronization acquisition and hardware logic for sampling clock synchronization have to be provided, respectively, so that hardware complexity is largely set. In addition, since the synchronization acquisition process acquires the sampling clock synchronization again after acquiring the frame synchronization, there is a problem that a time delay for the synchronization acquisition occurs.

따라서, 본 발명의 목적은 프레임 동기 및 샘플링 클럭 동기를 동시에 수행하도록 하는 직교주파수 분할 다중 방식/코드 분할 다중 접속 시스템의 동기 획득 장치 및 방법을 제공함에 있다.Accordingly, an object of the present invention is to provide an apparatus and method for synchronizing a quadrature frequency division multiplexing / code division multiple access system to simultaneously perform frame synchronization and sampling clock synchronization.

상기한 목적을 달성하기 위한 본 발명의 동기 획득 장치는, 직교주파수 분할 다중 방식/코드분할 다중 접속 시스템의 동기 획득 장치에 있어서, 기저대역 신호로 필터링되어 디지털 변환된 수신 프레임을 입력하여 다수개의 부반송파를 통해 고속 푸리에 변환하는 고속 푸리에 변환부와, 상기 고속 푸리에 변환된 프레임 심벌마다 삽입되어 있는 파일럿 캐리어를 검출하고 그 검출된 파일럿 캐리어의 시간 위상차를 검출하는 파일럿 검출기와, 상기 파일럿 검출기에서 검출한 프레임을 구성하는 심벌간 파일럿 캐리어의 시간 위상차를 검출하는 위상차 계산기와, 상기 위상차 계산기에서 검출한 심벌간 파일럿 캐리어 시간 위상차의 평균 위상차를 검출하는 평균 위상차 검출기와, 상기 평균 위상차에 포함되어 있는 심벌 타이밍 옵셋을 통해 프레임 동기를 제어하는 고속 푸리에 변환 윈도우 제어부와, 상기 평균 위상차에 포함되어 있는 샘플링 클럭 타이밍 옵셋을 통해 샘플링 클럭 동기 획득을 제어하는 위상 동기 루프로 구성됨을 특징으로 한다.The synchronization acquisition device of the present invention for achieving the above object is a synchronization acquisition device of an orthogonal frequency division multiplexing / code division multiple access system, a plurality of subcarriers by inputting a digitally received reception frame filtered with a baseband signal A fast Fourier transform unit for fast Fourier transform, a pilot detector for detecting a pilot carrier inserted for each fast Fourier transformed frame symbol, and detecting a time phase difference between the detected pilot carriers, and a frame detected by the pilot detector A phase difference calculator for detecting a time phase difference between pilot symbols between symbols, an average phase difference detector for detecting an average phase difference between the pilot carrier time phase differences between symbols detected by the phase difference calculator, and a symbol timing offset included in the average phase difference Frame sync through A fast Fourier transform window control unit for controlling a and a phase locked loop for controlling the acquisition of the sampling clock synchronization through the sampling clock timing offset included in the average phase difference.

상기한 목적을 달성하기 위한 본 발명의 동기 획득 방법은, 직교주파수 분할 다중 방식/코드분할 다중 접속 시스템의 동기 획득 방법에 있어서, 기저대역 신호로 필터링되어 디지털 변환된 수신 프레임을 입력하여 다수개의 부반송파를 통해 고속 푸리에 변환하는 과정과, 상기 고속 푸리에 변환된 프레임 심벌마다 삽입되어 있는 파일럿 캐리어를 검출하고 그 검출된 파일럿 캐리어의 시간 위상차를 검출하는 과정과, 상기 검출한 프레임을 구성하는 심벌간 파일럿 캐리어의 시간 위상차를 검출하는 과정과, 상기 검출한 심벌간 파일럿 캐리어 시간 위상차의 평균 위상차를 검출하는 과정과, 상기 평균 위상차에 포함되어 있는 심벌 타이밍 옵셋을 통해 프레임 동기를 제어하는 과정과, 상기 평균 위상차에 포함되어 있는 샘플링 클럭 타이밍 옵셋을 통해 샘플링 클럭 동기 획득을 제어하는 과정으로 이루어짐을 특징으로 한다.In the synchronization acquisition method of the present invention for achieving the above object, in the synchronization acquisition method of the orthogonal frequency division multiplexing / code division multiple access system, a plurality of subcarriers by inputting the received frame is filtered by the baseband signal and digitally converted A fast Fourier transform, a pilot carrier inserted for each fast Fourier transformed frame symbol, a time phase difference between the detected pilot carriers, and a pilot carrier between symbols constituting the detected frame Detecting a time phase difference of the signal, detecting an average phase difference between the detected pilot carrier time phase differences, controlling frame synchronization through a symbol timing offset included in the average phase difference, and performing the average phase difference The sampling clock timing offset included in And controlling the sampling clock synchronization acquisition.

도 1은 종래의 직교주파수 분할 다중 방식/코드분할 다중 접속 시스템의 동기 획득 장치의 내부 구성을 도시한 블록도1 is a block diagram showing an internal configuration of a synchronization acquisition apparatus of a conventional orthogonal frequency division multiplexing / code division multiple access system;

도 2는 본 발명의 일 실시예에 따른 직교주파수 분할 다중 방식/코드 분할 다중 접속 시스템의 동기 획득 장치의 내부 구성을 도시한 블록도2 is a block diagram illustrating an internal configuration of a synchronization acquisition apparatus of an orthogonal frequency division multiplexing / code division multiple access system according to an embodiment of the present invention.

이하, 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기의 설명에서는 본 발명에 따른 동작을 이해하는데 필요한 부분만이 설명되며 그 이외 부분의 설명은 본 발명의 요지를 흩트리지 않도록 생략될 것이라는 것을 유의하여야 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. It should be noted that in the following description, only parts necessary for understanding the operation according to the present invention will be described, and descriptions of other parts will be omitted so as not to distract from the gist of the present invention.

도 2는 본 발명의 일 실시예에 따른 직교주파수 분할 다중 방식/코드 분할 다중 접속 시스템의 동기 획득 장치의 내부 구성을 도시한 블록도로서, 특히 프레임 동기 및 샘플링 클럭 동기를 동시에 수행하기 위한 직교주파수 분할 다중 방식/코드 분할 다중 접속 시스템의 동기 획득 장치의 내부 구성을 도시한 블록도이다.2 is a block diagram illustrating an internal configuration of a synchronization acquisition apparatus of an orthogonal frequency division multiplexing / code division multiple access system according to an embodiment of the present invention, and in particular, an orthogonal frequency for simultaneously performing frame synchronization and sampling clock synchronization. A block diagram showing an internal configuration of a synchronization acquisition device of a division multiplexing / code division multiple access system.

BPF(Band Pass Filter)(111)는 상기 직교주파수 분할 다중 방식/코드분할 다중 접속 시스템의 수신단 Rx를 통해 수신되는 주파수 신호를 기저대역 신호로 필터링하여 그 필터링된 신호를 아날로그/디지털 변환기(ADC: Analog To Digital Converter)(113)로 출력한다. 상기 아날로그/디지털 변환기(113)는 상기 BPF(111)에서 출력한 신호를 입력하여 상기 필터링된 기저대역 아날로그 신호를 디지털 변환하여 FFT(Fast Fourier Transform) 윈도우 위치 복원부(117)로 출력한다. 상기 FFT 윈도우 위치 복원부(117)는 상기 수신한 유효데이터 심벌의 데이터 시작 시점에 대한 동기인 프레임 동기, 즉 FFT 윈도우 위치 복원을 수행한 후 그 프레임 동기된 신호를 FFT(Fast Fourier Transform)(119)로 출력된다. 상기 FFT(119)는 입력된 신호를 고속 푸리에 변환시켜서 다수의 부반송파 신호에 실려있는 데이터를 복조한다.A band pass filter (BPF) 111 filters a frequency signal received through a receiver Rx of the orthogonal frequency division multiplexing / code division multiple access system into a baseband signal and converts the filtered signal into an analog / digital converter (ADC). Analog To Digital Converter) (113). The analog-to-digital converter 113 inputs the signal output from the BPF 111 and digitally converts the filtered baseband analog signal and outputs it to the Fast Fourier Transform (FFT) window position recovery unit 117. The FFT window position recovery unit 117 performs frame synchronization, which is a synchronization with respect to the data start time of the received valid data symbol, that is, FFT window position recovery, and then applies the frame synchronized signal to the FFT (Fast Fourier Transform) 119. Will be printed). The FFT 119 demodulates data contained in a plurality of subcarrier signals by performing fast Fourier transform on the input signal.

상기 FFT(119)에서 출력한 프레임 신호는 파일럿 검출기(Pilot Extractor)(121)로 입력되고, 상기 파일럿 검출기(121)는 상기 프레임 신호에 삽입되어 있는 파일럿 캐리어를 검출하여 그 검출된 파일럿 캐리어의 위상 에러(Phase Error)를 검출하게 된다. 상기 파일럿 검출기(121)에서 검출한 파일럿 캐리어의 위상 에러()는 하기의 수학식 1과 같다.The frame signal output from the FFT 119 is input to a pilot extractor 121, and the pilot detector 121 detects a pilot carrier inserted into the frame signal and phases the detected pilot carrier. It detects the error (Phase Error). Phase error of the pilot carrier detected by the pilot detector 121 ( ) Is shown in Equation 1 below.

단, j : 프레임 신호중 임의의 심벌 인덱스(Index)However, j: arbitrary symbol index of frame signal

k : 임의의 부반송파(Sub-Carrier) 인덱스(Index)k: Arbitrary sub-carrier index

Td: 심벌 타이밍 옵셋(Symbol Timing Offset)T d : Symbol Timing Offset

Δtj: 샘플링 클럭 옵셋(Sampling Clock Offset)Δt j : Sampling Clock Offset

φ0: 페이저 옵셋(Phaser Offset)φ 0 : Phaser Offset

Δf: 주파수 옵셋(Frequency Offset)Δ f : Frequency Offset

Tu: 직교주파수분할 다중 방식/코드 분할 다중 접속 시스템 송신단에서 전송한 유효 데이터 심벌 주기T u : Orthogonal Frequency Division Multiplexing / Code Division Multiple Access System Valid data symbol period

Tsym: 직교주파수분할 다중 방식/코드 분할 다중 접속 시스템의 유효 데이터 심벌과 보호구간 데이터 심벌을 모두 포함한 전체 심벌 주기T sym : Total symbol period including both valid data symbol and guard interval data symbol in orthogonal frequency division multiplexing / code division multiple access system

상기의 수학식 1을 상세히 설명하면, 전체 심벌이 FFT(119)를 통해 각각의 심벌을 검출하게 되면, 예를 들어 k번째 부반송파에 실린 j번째 심벌에 포함되어 있는 파일럿 캐리어의 시간 위상에러는 상기 수학식 1과 같이 검출되는 것이다. 이렇게 각각의 부반송파에 실린 파일럿 캐리어의 시간 위상을 검출하게 된다.Referring to Equation 1 in detail, when all symbols are detected by the FFT 119, for example, the time phase error of the pilot carrier included in the j-th symbol on the k-th subcarrier is It is detected as in Equation 1. Thus, the time phase of the pilot carrier on each subcarrier is detected.

상기 파일럿 검출기(121)에서 상기 수학식 1을 통해 검출한 파일럿 캐리어의 위상차는 위상차 계산기(125)로 출력된다. 여기서 상기 위상차 계산기(125)는 상기 파일럿 검출기(121)에서 검출한 각각의 부반송파에 실린 심벌의 위상차의 차이를 계산한다. 상기 위상차 계산기(125)에서 검출하는 각각의 부반송파에 실린 심벌의 파일럿 캐리어의 시간 위상차의 차이()는 하기의 수학식 2와 같다.The phase difference of the pilot carrier detected by the pilot detector 121 through Equation 1 is output to the phase difference calculator 125. Here, the phase difference calculator 125 calculates a difference of phase differences of symbols carried on each subcarrier detected by the pilot detector 121. Difference in Time Phase Difference of the Pilot Carrier of the Symbol on Each Subcarrier Detected by the Phase Difference Calculator 125 ) Is as shown in Equation 2 below.

즉, 임의의 k1번째 부반송파와 k2번째 부반송파를 통해 전송된 임의의 j번째 심벌에 포함되어 있는 파일럿 캐리어의 각각의 위상차는 상기의 수학식 2와 같다. 여기서 상기 수학식 2에 따르면, 임의의 두 파일럿 캐리어 간의 시간 위상차는 두 파일럿 캐리어가 위치하는 주파수 차이와 노말라이즈(Normalized)된 심벌 타이밍 옵셋인과 노말라이즈된 샘플링 클럭의 옵셋인의 함수이다. 그런데, 상기 위상차 계산기(125)에서 검출한 각각의 부반송파에 대한 파일럿 캐리어의 시간 위상차에 대한 차이값은 평균 위상차 검출기(127)로 출력된다.That is, any of the k 1 th subcarrier and the k 2 each phase difference between the pilot carrier included in any j-th symbol transmitted over the sub-carrier is the same as that of the expression (2). According to Equation 2, the time phase difference between any two pilot carriers is the frequency difference between the two pilot carriers Normalized Symbol Timing Offset Offset from the normalized sampling clock Is a function of. However, the difference value for the time phase difference of the pilot carrier for each subcarrier detected by the phase difference calculator 125 is output to the average phase difference detector 127.

상기 평균 위상차 검출기(127)는 상기 위상차 계산기(125)에서 계산한 각각의 부반송파에 대한 파일럿 캐리어의 위상차의 차이를 축적한 후 그 축적된 차이값을 평균한 평균 위상차()를 검출하게 되는데 그 검출하는 과정은 하기의 수학식 3과 같다.The average phase difference detector 127 accumulates the difference in the phase difference of the pilot carriers for each subcarrier calculated by the phase difference calculator 125 and then averages the accumulated difference value ( ) Is detected, as shown in Equation 3 below.

상기 수학식 3에 따르면, 전체 동기획득에서 발생하는 에러는 심벌 타이밍 옵셋과 샘플링 클럭의 옵셋인의 합과 같다.According to Equation 3, an error occurring in the entire synchronization acquisition is a symbol timing offset. And offset of the sampling clock Is equal to the sum of.

상기 수학식 3은 다시 수학식 4와 같이 표현된다.Equation 3 is expressed as Equation 4 again.

단,은 라운드오프(Round-off)를 의미하고, 상기 수학식 4에 포함되어 있는항은 0.5보다 작거나 같은 값을 지니고 있다. 즉,이 된다.only, Means round-off, which is included in Equation 4 The term is less than or equal to 0.5. In other words, Becomes

여기서, 전체 동기 에러의 정수항인은 심벌 타이밍 옵셋에 해당하고, 소수부분인은 샘플링 클럭 옵셋에 해당한다. 따라서, 상기 심벌 타이밍 옵셋에 해당하는값은 Round-Off(131)로 출력되어 정수값으로 계산된 심벌 타이밍 옵셋을 FFT 윈도우 제어부(133)로 출력한다. 상기 FFT 윈도우 제어부(133)는 상기 Round-Off(131)에서 출력한 정수값의 심벌 타이밍 옵셋을 근거로 하여 FFT 윈도우 위치복원에 대한 제어신호를 상기 FFT 윈도우 위치복원부(117)로 출력하여 프레임 동기를 획득하게 된다.Where the integer term of the total synchronization error Is the symbol timing offset, Corresponds to the sampling clock offset. Therefore, the symbol timing offset The value is output to the Round-Off 131 to output the symbol timing offset calculated as an integer value to the FFT window controller 133. The FFT window control unit 133 outputs a control signal for restoring the FFT window position to the FFT window position restoring unit 117 based on the symbol timing offset of the integer value output from the Round-Off 131 to the frame. Motivation is gained.

한편, 상기 샘플링 클럭 옵셋에 해당하는값은 PLL(Phase Locked Loop: 위상 동기 루프)(123)로 출력되어 다시 아날로그/디지털 변환기(113)로 제공되어 샘플링 클럭 동기를 획득하게 된다.Meanwhile, the sampling clock offset corresponds to The value is output to a phase locked loop (PLL) 123 and provided to the analog-to-digital converter 113 to obtain a sampling clock synchronization.

상술한 바와 같은 본 발명은, 직교주파수 분할 다중 방식/코드 분할 다중 접속 시스템에서 프레임 동기 및 샘플링 클럭 동기를 프레임을 구성하고 있는 각각의 심벌에 삽입되어 있는 파일럿 캐리어를 검출한 위상차를 가지고 동시에 획득하는 것이 가능하게 되어 동기 획득 시간이 단축됨으로 인한 시스템 성능 향상을 구현하며, 기존의 프레임 동기에서 사용하던 보호구간을 통한 상관치 검출을 제거함으로 인해 보호구간 상관치 검출에 사용되던 하드웨어를 제거하는 것이 가능하여 하드웨어 복잡도를 간소화시킨다는 이점을 갖는다. 또한 프레임 동기와 샘플링 클럭 동기가 동시에 수행됨으로 인해 데이터 수신의 안정성을 획득하게 된다는 이점을 갖는다.In the present invention as described above, in the orthogonal frequency division multiplexing / code division multiple access system, the frame synchronization and the sampling clock synchronization are simultaneously acquired with the phase difference of detecting the pilot carrier inserted in each symbol constituting the frame. It is possible to realize the system performance improvement by shortening the synchronization acquisition time, and to remove the hardware used to detect the correlation of protection interval by eliminating the correlation detection through the protection interval used in the existing frame synchronization. This simplifies the hardware complexity. In addition, since frame synchronization and sampling clock synchronization are performed at the same time, the data reception stability is obtained.

Claims (10)

직교주파수 분할 다중 방식/코드분할 다중 접속 시스템의 동기 획득 장치에 있어서,In the synchronization acquisition device of orthogonal frequency division multiplexing / code division multiple access system, 기저대역 신호로 필터링되어 디지털 변환된 수신 프레임을 입력하여 다수개의 부반송파를 통해 고속 푸리에 변환하는 고속 푸리에 변환부와,A fast Fourier transform unit for inputting a digitally received reception frame filtered with a baseband signal and performing fast Fourier transform through a plurality of subcarriers; 상기 고속 푸리에 변환된 프레임 심벌마다 삽입되어 있는 파일럿 캐리어를 검출하고 그 검출된 파일럿 캐리어의 시간 위상차를 검출하는 파일럿 검출기와,A pilot detector for detecting a pilot carrier inserted for each fast Fourier transformed frame symbol and detecting a time phase difference of the detected pilot carriers; 상기 파일럿 검출기에서 검출한 프레임을 구성하는 심벌간 파일럿 캐리어의 시간 위상차를 검출하는 위상차 계산기와,A phase difference calculator for detecting a time phase difference of the pilot carriers between symbols constituting the frame detected by the pilot detector; 상기 위상차 계산기에서 검출한 심벌간 파일럿 캐리어 시간 위상차의 평균 위상차를 검출하는 평균 위상차 검출기와,An average phase difference detector for detecting an average phase difference between the symbol carrier pilot time phase differences detected by the phase difference calculator; 상기 평균 위상차에 포함되어 있는 심벌 타이밍 옵셋을 통해 프레임 동기를 제어하는 고속 푸리에 변환 윈도우 제어부와,A fast Fourier transform window control unit controlling frame synchronization through a symbol timing offset included in the average phase difference; 상기 평균 위상차에 포함되어 있는 샘플링 클럭 타이밍 옵셋을 통해 샘플링 클럭 동기 획득을 제어하는 위상 동기 루프로 구성됨을 특징으로 하는 직교주파수 분할 다중 방식/코드분할 다중 접속 시스템의 동기 획득 장치.And a phase locked loop for controlling sampling clock synchronization acquisition through a sampling clock timing offset included in the average phase difference. 제1항에 있어서,The method of claim 1, 상기 파일럿 검출기에서 계산하는 파일럿 캐리어 시간 위상차는 하기 수학식 5에 의해 계산되어짐을 특징으로 하는 직교주파수 분할 다중 방식/코드분할 다중 접속 시스템의 동기 획득 장치.And a pilot carrier time phase difference calculated by the pilot detector is calculated by Equation 5 below. 제2항에 있어서,The method of claim 2, 상기 위상차 계산기에서 검출하는 심벌간 파일럿 캐리어 시간 위상차는 하기 수학식 6에 의해 계산되어짐을 특징으로 하는 직교주파수 분할 다중 방식/코드분할 다중 접속 시스템의 동기 획득 장치.Inter-symbol pilot carrier time phase difference detected by the phase difference calculator is calculated by Equation 6, characterized in that the synchronization acquisition device of the orthogonal frequency division multiplexing / code division multiple access system. 제3항에 있어서,The method of claim 3, 상기 평균위상차 검출기에서 검출하는 심벌간 파일럿 캐리어 시간 위상차의 평균 위상차는 하기 수학식 7에 의해 계신되어짐을 특징으로 하는 직교주파수 분할 다중 방식/코드분할 다중 접속 시스템의 동기 획득 장치.The average phase difference of the inter-symbol pilot carrier time phase difference detected by the average phase difference detector is represented by Equation (7), characterized in that the synchronization acquisition apparatus of the orthogonal frequency division multiplexing / code division multiple access system. 제4항에 있어서,The method of claim 4, wherein 상기 평균위상차 검출기에서 검출하는 심벌간 파일럿 캐리어 시간 위상차의 평균 위상차는 하기 수학식 8에 의해 노말라이징 되어 계신되어짐을 특징으로 하는 직교주파수 분할 다중 방식/코드분할 다중 접속 시스템의 동기 획득 장치.The average phase difference of the inter-symbol pilot carrier time phase difference detected by the average phase difference detector is normally normalized by Equation (8), characterized in that the synchronization acquisition apparatus of the orthogonal frequency division multiplexing / code division multiple access system. 직교주파수 분할 다중 방식/코드분할 다중 접속 시스템의 동기 획득 방법에 있어서,In the synchronization acquisition method of orthogonal frequency division multiplexing / code division multiple access system, 기저대역 신호로 필터링되어 디지털 변환된 수신 프레임을 입력하여 다수개의 부반송파를 통해 고속 푸리에 변환하는 과정과,A process of fast Fourier transforming through a plurality of subcarriers by inputting a digitally received reception frame filtered with a baseband signal; 상기 고속 푸리에 변환된 프레임 심벌마다 삽입되어 있는 파일럿 캐리어를 검출하고 그 검출된 파일럿 캐리어의 시간 위상차를 검출하는 과정과,Detecting a pilot carrier inserted for each fast Fourier transformed frame symbol and detecting a time phase difference between the detected pilot carriers; 상기 검출한 프레임을 구성하는 심벌간 파일럿 캐리어의 시간 위상차를 검출하는 과정과,Detecting a time phase difference of an intersymbol pilot carrier constituting the detected frame; 상기 검출한 심벌간 파일럿 캐리어 시간 위상차의 평균 위상차를 검출하는 과정과,Detecting an average phase difference of the detected pilot carrier time phase difference between symbols; 상기 평균 위상차에 포함되어 있는 심벌 타이밍 옵셋을 통해 프레임 동기를 제어하는 과정과,Controlling frame synchronization through a symbol timing offset included in the average phase difference; 상기 평균 위상차에 포함되어 있는 샘플링 클럭 타이밍 옵셋을 통해 샘플링 클럭 동기 획득을 제어하는 과정으로 이루어짐을 특징으로 하는 직교주파수 분할 다중 방식/코드분할 다중 접속 시스템의 동기 획득 방법.And controlling the sampling clock synchronization acquisition through the sampling clock timing offset included in the average phase difference. 제6항에 있어서,The method of claim 6, 상기 파일럿 캐리어 시간 위상차는 하기 수학식 9에 의해 계산되어짐을 특징으로 하는 직교주파수 분할 다중 방식/코드분할 다중 접속 시스템의 동기 획득 방법.And the pilot carrier time phase difference is calculated by Equation (9). 제7항에 있어서,The method of claim 7, wherein 상기 심벌간 파일럿 캐리어 시간 위상차는 하기 수학식 10에 의해 계산되어짐을 특징으로 하는 직교주파수 분할 다중 방식/코드분할 다중 접속 시스템의 동기 획득 방법.And the pilot carrier time phase difference between symbols is calculated by Equation (10). 제8항에 있어서,The method of claim 8, 상기 심벌간 파일럿 캐리어 시간 위상차의 평균 위상차는 하기 수학식 11에 의해 계신되어짐을 특징으로 하는 직교주파수 분할 다중 방식/코드분할 다중 접속 시스템의 동기 획득 방법.The average phase difference of the inter-symbol pilot carrier time phase difference is represented by the following equation (11) characterized in that the orthogonal frequency division multiplexing / code division multiple access system synchronization method. 제9항에 있어서,The method of claim 9, 상기 심벌간 파일럿 캐리어 시간 위상차의 평균 위상차는 하기 수학식 12에 의해 노말라이징 되어 계신되어짐을 특징으로 하는 직교주파수 분할 다중 방식/코드분할 다중 접속 시스템의 동기 획득 방법.The average phase difference of the inter-symbol pilot carrier time phase difference is normalized by Equation (12), characterized in that the synchronization acquisition method of orthogonal frequency division multiplexing / code division multiple access system.
KR1019990021118A 1999-06-08 1999-06-08 Apparatus for acquiring synchronization and method thereof in orthogonal frequency division multiplexing/code division multiple access system KR100651404B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019990021118A KR100651404B1 (en) 1999-06-08 1999-06-08 Apparatus for acquiring synchronization and method thereof in orthogonal frequency division multiplexing/code division multiple access system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019990021118A KR100651404B1 (en) 1999-06-08 1999-06-08 Apparatus for acquiring synchronization and method thereof in orthogonal frequency division multiplexing/code division multiple access system

Publications (2)

Publication Number Publication Date
KR20010001706A true KR20010001706A (en) 2001-01-05
KR100651404B1 KR100651404B1 (en) 2006-11-28

Family

ID=19590717

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990021118A KR100651404B1 (en) 1999-06-08 1999-06-08 Apparatus for acquiring synchronization and method thereof in orthogonal frequency division multiplexing/code division multiple access system

Country Status (1)

Country Link
KR (1) KR100651404B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807887B1 (en) * 2006-04-03 2008-02-27 에스케이 텔레콤주식회사 Apparatus and method for acquiring up-link synchronized signal in a ofdma system
KR100920386B1 (en) * 2006-11-30 2009-10-07 삼성전자주식회사 Apparatus and method for compensating time offset in broadband wireless communication system

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100807887B1 (en) * 2006-04-03 2008-02-27 에스케이 텔레콤주식회사 Apparatus and method for acquiring up-link synchronized signal in a ofdma system
KR100920386B1 (en) * 2006-11-30 2009-10-07 삼성전자주식회사 Apparatus and method for compensating time offset in broadband wireless communication system
US7957499B2 (en) 2006-11-30 2011-06-07 Samsung Electronics Co., Ltd. Apparatus and method for compensating timing offset in broadband wireless communication system

Also Published As

Publication number Publication date
KR100651404B1 (en) 2006-11-28

Similar Documents

Publication Publication Date Title
KR100265735B1 (en) OFDM receiver for jointing FFT window position recovery and sampling clock control and method therefor
KR100853362B1 (en) System and method for providing frequency domain synchronization for single carrier signals
KR100793759B1 (en) A method and system for processing orthogonal frequency division multiplexed signals
KR100756973B1 (en) Sampling offset correction in an orthogonal frequency division multiplexing system
EP0971515B1 (en) Reference symbol structure for frequency, symbol and frame synchronisation in multicarrier systems
EP0683576B1 (en) An OFDM digital broadcasting system, and a transmission system and a receiving system used for digital broadcasting
JP3308889B2 (en) Method and apparatus for synchronizing carrier frequency in orthogonal frequency division multiplexing transmission system
EP1126673A2 (en) Frequency offset correction in a muliticarrier receiver
US20140169488A1 (en) Narrow-band preamble for orthogonal frequency-division multiplexing system
EP1133841A1 (en) System and method for compensating timing error using pilot symbol in ofdm/cdma communication system
WO1999017493A1 (en) Fft window position recovery apparatus and method for ofdm system receiver
JP2002531999A (en) Frequency synchronizer for orthogonal frequency division multiplexing / code division multiple access system
KR100440558B1 (en) Compensation of sampling frequency offset and local oscillator frequency offset in an ofdm receiver
EP1192745A1 (en) Apparatus of compensating for frequency offset using pilot symbol in an orthogonal frequency division multiplexing system
EP1276289B1 (en) OFDM receiving system for performing system timing synchronization using guard interval and method for the same
KR100376804B1 (en) Apparatus for compensating frequency offset and method thereof in orthogonal frequency division multiplexing system
AU749787B2 (en) Coarse frequency synchronization in multicarrier systems systems
US7075997B1 (en) OFDM frame synchronization
KR100651404B1 (en) Apparatus for acquiring synchronization and method thereof in orthogonal frequency division multiplexing/code division multiple access system
KR100720546B1 (en) Method and Apparatus for synchronization acquisition in Digital receiver
KR100312318B1 (en) Frequency synchronizing device for ofdm/cdma system
WO2010057975A2 (en) Method for estimating a frequency offset in a communication receiver
KR100302839B1 (en) High-speed symbol timing synchronization method
KR20110130338A (en) Uplink receiving apparatus of ofdma system based on lte and frequency synchronization method thereof
KR20000027018A (en) Device for tracking/gaining carrier wave of orthogonal wave division mutiplexing

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B90T Transfer of trial file for re-examination
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20020725

Effective date: 20040525

S901 Examination by remand of revocation
E902 Notification of reason for refusal
AMND Amendment
E801 Decision on dismissal of amendment
S601 Decision to reject again after remand of revocation
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20050527

Effective date: 20060929

S901 Examination by remand of revocation
GRNO Decision to grant (after opposition)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee