KR20010000267A - Method and apparatus for dynamic protocol conformance testing - Google Patents

Method and apparatus for dynamic protocol conformance testing Download PDF

Info

Publication number
KR20010000267A
KR20010000267A KR1020000051210A KR20000051210A KR20010000267A KR 20010000267 A KR20010000267 A KR 20010000267A KR 1020000051210 A KR1020000051210 A KR 1020000051210A KR 20000051210 A KR20000051210 A KR 20000051210A KR 20010000267 A KR20010000267 A KR 20010000267A
Authority
KR
South Korea
Prior art keywords
test
transition
protocol
test sequence
tree
Prior art date
Application number
KR1020000051210A
Other languages
Korean (ko)
Other versions
KR100367412B1 (en
Inventor
박진희
김명철
Original Assignee
안병엽
학교법인 한국정보통신학원
김동욱
윈스로드 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 안병엽, 학교법인 한국정보통신학원, 김동욱, 윈스로드 주식회사 filed Critical 안병엽
Priority to KR10-2000-0051210A priority Critical patent/KR100367412B1/en
Publication of KR20010000267A publication Critical patent/KR20010000267A/en
Application granted granted Critical
Publication of KR100367412B1 publication Critical patent/KR100367412B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00Arrangements for monitoring or testing data switching networks
    • H04L43/18Protocol analysers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

PURPOSE: The apparatus and the method for testing the suitability of a dynamic protocol are provided to increase the correctness in the suitability test for the protocol implemented by vendors, by finding out the reason that makes an incorrect examination of the implementation under test(IUT), and thereby resolving this problem. CONSTITUTION: An input processing module(100) divides the information about the certain protocol, which has been changed to the state of a transition set and will be tested, into the information based on transitions and states. A test sequence generating module(200) creates a plurality of preamble sub-sequences that include possible paths except the loop which contains more than two initial states, for the preamble that is a path to a test target transition, referring to the tree information processed by the module(100). A test sequence generating module(300) creates a plurality of post-amble sub-sequences for which all possible paths are considered, for the post-amble that verifies the arrival state of the test target transition. A module(400) combines the sequences from the modules(200,300) to form a test sequence tree. A module(500) applies each sequence of the tree to the IUT, and determine the defect in each transition of the IUT.

Description

동적 프로토콜 적합성 시험 방법 및 장치{METHOD AND APPARATUS FOR DYNAMIC PROTOCOL CONFORMANCE TESTING}METHOD AND APPARATUS FOR DYNAMIC PROTOCOL CONFORMANCE TESTING}

본 발명은 동적 프로토콜 적합성 시험 방법에 관한 것으로, 보다 상세하게는 구현된 프로토콜 제품이 그 프로토콜 스펙에 맞는지를 확인하는 국제표준기구 ISO/IEC JTC1(International Standard Organization/International Electrotechnical Commission Joint Technical Committee1)에 제정된 프로토콜 적합성 시험방법에 관한 것이다.The present invention relates to a method for testing dynamic protocol conformance, and more particularly, it is enacted by the International Standards Organization ISO / IEC JTC1 (International Standard Organization / International Electrotechnical Commission Joint Technical Committee1), which checks whether an implemented protocol product conforms to the protocol specification. Protocol conformance test methods.

대부분의 프로토콜 명세들은 국제 표준화 기구들에 의해 표준화되고 있으며, 프로토콜 명세에 내재되어 있는 애매성 때문에 벤더들이 서로 다른 해석을 할 수 있으므로 프로토콜 표준으로부터 벤더들에 의해 구현된 프로토콜 구현물들 사이의 상호운용이 안될 수가 있다. 이러한 문제를 예방하기 위하여 프로토콜 구현물이 그 프로토콜 표준(standards) 또는 명세(specification)에 얼마나 적합하게 구현되었는가를 시험하는 프로토콜 적합성 시험이 ISO/IEC JTC1을 통해 국제 표준으로 제정되어 있다.Most protocol specifications are standardized by international standards bodies, and because of the ambiguity inherent in protocol specifications, vendors can interpret differently so that interoperability between protocol implementations implemented by vendors from protocol standards can be avoided. It can't be. To prevent this problem, a protocol conformance test is established as an international standard through ISO / IEC JTC1, which tests how well a protocol implementation is implemented in its protocol standards or specifications.

이때, 시험 대상인 벤더들이 구현한 프로토콜을 시험대상 구현물(Implementation Under Test, IUT)이라고 지칭되는 데, 이 IUT는 통상 입력포트와 출력포트만을 가진 블랙 박스라고 간주된다. 통상의 시험 방법은 IUT에 프로토콜 명세로부터 얻어진 입력 시퀀스들을 적용하여 나온 결과들을 이미 명세로부터 얻은 출력들과 비교하여 그 구현물들이 프로토콜 명세에 맞게 되었는지를 시험하게 된다.In this case, the protocol implemented by the vendor under test is referred to as an implementation under test (IUT), which is generally regarded as a black box having only an input port and an output port. Conventional test methods test the implementation of the protocol specification by comparing the results of applying input sequences obtained from the protocol specification to the IUT with outputs already obtained from the specification.

이러한 프로토콜 적합성 시험의 절차는 도 1에 예시된 흐름도에 설명된 바와 같이 진행된다.The procedure of this protocol conformance test proceeds as described in the flowchart illustrated in FIG. 1.

먼저, IUT를 시험하기 위한 하나의 시퀀스, 즉 프로토콜 FSM을 구성하는 모든 트랜지션을 시험할 수 있도록 생성된 시험 시퀀스를 생성한다(단계 110). 이때, 시험 시퀀스는 IUT의 각 트랜지션을 시험하기 위한 서브 시험 시퀀스들을 모두 합친 것으로, 서브 시험 시퀀스는 프로토콜 FSM을 구성하고 있는 트랜지션의 개수만큼 존재한다. 이때, 서브 시험 시퀀스는 하기의 과정을 통하여 만들어진다.First, one test sequence for testing an IUT, that is, a test sequence generated to test all transitions constituting the protocol FSM, is generated (step 110). In this case, the test sequence is a sum of all the sub test sequences for testing each transition of the IUT, and the sub test sequence exists as many as the number of transitions constituting the protocol FSM. At this time, the sub test sequence is made through the following process.

(1) IUT의 상태를 초기 상태에서 최단 경로를 따라 시험을 시작하려는 상태로 놓는다.(1) Place the state of the IUT from the initial state to the state where you want to begin testing along the shortest path.

(2) IUT에 시험 대상 트랜지션에 대한 입력을 적용한다.(2) Apply the input for the transition under test to the IUT.

(3) 결과를 관찰하고, IUT가 기대된 상태에서 끝났는지를 검증한다.(3) Observe the results and verify that the IUT has finished in the expected state.

그 다음, 시험 시퀀스를 IUT에 적용하여 시험하고(단계 120, 130), 그 시험 결과를 도출하는 방식으로 진행된다(단계 140).The test sequence is then applied to the IUT for testing (steps 120 and 130) and proceeded to derive the test results (step 140).

상술한 바와 같이, 전형적인 프로토콜 적합성 시험 방법은 서브 시험 시퀀스를 세 단계를 통하여 생성하게 되는 데, 이때 초기 상태로부터 최단 경로 하나만을 고려하므로 고정적인 시퀀스가 된다. 이러한 이유로 인하여, 만약 그 경로에 잘못 구현된 트랜지션들이 포함될 경우에는 시험 대상 트랜지션의 시험 결과에 영향을 미치게 되어 정확한 진단 결과를 도출하지 못하는 문제가 발생한다.As described above, a typical protocol conformance test method generates a sub test sequence through three steps, which is a fixed sequence since only one shortest path is considered from an initial state. For this reason, if the path includes a mis-implemented transition, it may affect the test result of the transition to be tested, resulting in a problem of inaccurate diagnosis.

다시 말해서, 상술한 종래기술의 프로토콜 적합성 시험 방법은 시험하려는 트랜지션이 올바르게 구현되었음에도 불구하고 고정적인 시험 시퀀스를 사용하기 때문에 정확한 시험 결과를 도출하지 못하는 경우가 종종 발생한다. 이러한 문제는 프로토콜 FSM(Finite State Machine)을 구성하는 여러 트랜지션들이 시험 시퀀스에 포함되어 시험 대상 트랜지션의 시험에 영향을 미치기 때문이다.In other words, the above-described protocol conformance test method of the prior art often fails to derive accurate test results because it uses a fixed test sequence even though the transition to be tested is correctly implemented. This problem is due to the fact that several transitions that make up the protocol finite state machine (FSM) are included in the test sequence, which affects the testing of the transition under test.

그러므로, 본 발명은 종래기술의 프로토콜 적합성 시험 방법에서 IUT의 부정확한 진단 결과를 내는 원인을 찾아 이를 해결하여 실제 벤더들이 구현한 프로토콜 구현물에 대한 적합성 시험의 정확도를 높이는 방법을 제공하는 것을 그 목적으로 한다.Therefore, an object of the present invention is to provide a method of improving the accuracy of conformance testing for protocol implementations implemented by actual vendors by finding and solving the causes of inaccurate diagnostic results of the IUT in the conventional protocol conformance test method. do.

상술한 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따른 프로토콜 적합성 시험 방법은, 트랜지션의 집합 형태를 갖는 시험대상 프로토콜의 FSM(finite state machine)으로부터 가능한 모든 경로의 프리엠블 서브 시험 시퀀스들과 모든 포스트엠블 서브시험 시퀀스들을 취합하여 시험 시퀀스 트리를 구성하는 단계; 상기 시험 시퀀스 트리를 구성하는 각각의 시험 시퀀스를 반복적으로 상기 프로토콜에 적용하여 상기 시험대상 프로토콜의 각 트랜지션에 대한 결함여부를 판정하는 단계를 포함하는 것을 특징으로 한다.The protocol conformance test method according to a preferred embodiment of the present invention for achieving the above object, preamble sub-test sequences of all possible paths from the finite state machine (FSM) of the protocol under test having a set form of transition and all Collecting the postamble subtest sequences to construct a test sequence tree; And repeatedly applying each test sequence constituting the test sequence tree to the protocol to determine whether there is a defect in each transition of the test target protocol.

본 발명의 다른 실시예에 따르면, 프로토콜 적합성 시험 장치는, 입력되는 트랜지션의 집합 형태를 갖는 시험대상 프로토콜을 트랜지션 중심의 정보와 스테이트 중심의 정보로 나누어 링크드 리스트의 형태의 트리로 저장하는 입력 처리 모듈; 상기 트랜지션 정보와 스테이트 정보를 참조하여, 시험대상 트랜지션까지의 경로인 프리엠블에 대하여, 초기 상태를 두번 이상 포함하는 루프를 제외한 가능한 다른 모든 경로를 포함하는 다수개의 프리엠블 서브 시퀀스를 생성하는 제 1 서브 시퀀스 생성 모듈; 상기 트랜지션 정보와 스테이트 정보를 참조하여, 시험대상 트랜지션의 도착상태 검증을 위한 포스트엠블에 대하여, 가능한 다른 모든 경로를 고려한 다수개의 포스트엠블 서브 시퀀스를 생성하는 제 2 서브 시험 시퀀스 생성 모듈; 상기 제 1 및 제 2 서브 시험 시퀀스 생성 모듈에서 생성된 프리엠블 및 포스트엠블 서브 시험 시퀀스들을 취합하여 시험 시퀀스 트리를 구성하는 시험 시퀀스 트리 생성 모듈; 상기 시험 시퀀스 트리로 구성되는 각각의 시험 시퀀스를 반복적으로 상기 시험대상 프로토콜에 적용하여 상기 각 트랜지션에 대한 결함여부를 판정하는 시험 모듈을 포함하는 것을 특징으로 한다.According to another embodiment of the present invention, an apparatus for testing protocol conformance may include: an input processing module configured to divide a test object protocol having a set of input transitions into a tree in the form of a linked list by dividing the transition-oriented information into state-oriented information; ; A first preamble subsequence for generating a plurality of preamble subsequences including all other possible paths except for a loop including an initial state two or more times with respect to a preamble that is a path to a transition under test with reference to the transition information and state information; A subsequence generation module; A second sub-test sequence generation module generating a plurality of post-amble subsequences in consideration of all other possible paths with respect to the postamble for verifying the arrival state of the transition to be tested by referring to the transition information and state information; A test sequence tree generation module for constructing a test sequence tree by collecting preamble and postamble subtest sequences generated by the first and second subtest sequence generation modules; And a test module for repeatedly applying each test sequence of the test sequence tree to the test target protocol to determine whether there is a defect in each of the transitions.

도 1은 종래기술의 프로토콜 적합성 시험 방법을 설명하는 흐름도,1 is a flowchart illustrating a protocol conformance test method of the prior art;

도 2a는 본 발명에 따른 동적 프로토콜 적합성 시험 방법을 수행하는 과정을 설명하는 흐름도,2A is a flowchart illustrating a process of performing a dynamic protocol conformance test method according to the present invention;

도 2b는 도 2a에 예시된 동적 프로토콜 적합성 시험 방법을 수행하는데 적합한 적합성 시험 장치의 개략적인 블록 구성도,FIG. 2B is a schematic block diagram of a conformance test apparatus suitable for performing the dynamic protocol conformance test method illustrated in FIG. 2A;

도 3a 내지 도 3e는 임의의 프로토콜 FSM(Finite State Machine)을 가지고 본 발명의 TST를 구성하고 시험하는 과정을 설명하는 도면,3A to 3E are diagrams illustrating a process of configuring and testing the TST of the present invention with an arbitrary protocol finite state machine (FSM),

도 4는 도 2에 예시된 동적 프로토콜 적합성 시험 장치를 이용하여 종래 기술의 시험 방법과 본 발명의 시험 방법을 비교하기 위한 구성을 예시하는 도면,4 is a diagram illustrating a configuration for comparing the test method of the present invention with the test method of the present invention using the dynamic protocol conformance test apparatus illustrated in FIG. 2;

도 5a 내지 도 5d는 도 4에 도시된 구성을 통하여 구한 결과를 비교하는 도면.5a to 5d are views comparing the results obtained through the configuration shown in FIG.

〈도면의 주요부분에 대한 부호의 설명〉<Explanation of symbols for main parts of drawing>

100 : 입력 처리 모듈100: input processing module

200, 300 : 제 1 및 제 2 서브 시험 시퀀스 생성 모듈200, 300: first and second sub-test sequence generation module

400 : 시험 시퀀스 트리 생성 모듈 500 : 시험 모듈400: test sequence tree generation module 500: test module

이하 본 발명은 첨부된 도면을 참조하여 다음과 같이 상세히 설명될 것이다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.

먼저, 본 발명의 이해를 돕기위하여 개략적인 설명을 부연하면 다음과 같다. 본 발명에 따른 프로토콜 적합성 시험 방법은 종래기술의 적합성 시험과는 달리 TST라는 시험 시퀀스의 집합을 나타내는 자료구조를 사용하여 시험중 동적으로 시험 시퀀스를 재구성하고, 각각의 시험 시퀀스를 피드백 과정을 통하여 순차적으로 IUT에 적용하는 방법을 사용한다는 것이다.First, in order to help the understanding of the present invention, a brief description is as follows. Unlike the conformance test of the prior art, the protocol conformance test method according to the present invention uses a data structure representing a set of test sequences called TST to dynamically reconstruct the test sequence during the test, and sequentially sequence each test sequence through a feedback process. Is to apply the method to the IUT.

시험 시퀀스는 서브 시험 시퀀스의 집합으로 구성되어 있고, 서브 시험 시퀀스는 IUT의 초기 상태에서 시험 대상 트랜지션까지의 경로인 프리엠블(preamble)과 시험 대상 트랜지션의 도착 상태 검증을 위한 포스트엠블(postamble)로 구성된다.The test sequence consists of a set of sub-test sequences. The sub-test sequence consists of a preamble, which is a path from the initial state of the IUT to the transition under test, and a postamble for verifying the arrival state of the transition under test. It is composed.

본 발명에서는 시험 시퀀스 생성시 프리엠블 부분과 포스트엠블 부분을 고정적인 하나의 시퀀스로서 사용하는 것이 아니라 가능한 모든 경로를 고려하여 다수개의 시퀀스를 포함하고 있는 TST(Test Sequence Tree)를 사용하여 시험 시퀀스를 동적으로 선택하여 시험한다.In the present invention, instead of using the preamble portion and the postamble portion as a fixed sequence when generating a test sequence, the test sequence is generated using a TST (Test Sequence Tree) including a plurality of sequences in consideration of all possible paths. Dynamically select and test.

이러한 TST는, 다음에 설명되는 도 3으로부터 알 수 있는 바와 같이, TSST(Test Sub Sequence Tree)의 집합으로 이루어진다. 또한, TSST는 하나의 트랜지션이 가질 수 있는 PTS들의 집합으로, 프리엠블 부분에서 다른(alternative) 경로를 고려한 시퀀스와 프리엠블 부분에서 다른 경로를 고려하는 모든 시퀀스를 모두 포함하기 때문에, 다수개의 PTS를 포함하게 된다.This TST consists of a set of Test Sub Sequence Trees (TSST), as can be seen from FIG. 3 described below. In addition, the TSST is a set of PTSs that a single transition can have, and includes a plurality of PTSs because the sequence includes both an alternative path in the preamble part and all sequences considering another path in the preamble part. It will be included.

이후, 모든 시험 시퀀스의 각 트랜지션을 IUT에 적용하면서 결함(fail)여부에 대한 국부적인 판정이 수행되는데, 여기서 국부적인 판정(local verdict)이라는 용어는 하나의 트랜지션에 대한 결함여부를 판정하는 것으로, 만약 임의의 트랜지션의 국부적 판정이 결함(fail)이면, 하기 도 3d에서와 같이 TSST에 '결함' 이라는 판정을 주고, 이 트랜지션을 포함하는 PTS들을 제거하고 트리구조를 재구성함으로써 시험하여야 할 경우를 줄일 수 있다.Subsequently, a local determination of whether a failure is performed while applying each transition of all test sequences to the IUT, wherein the term local verdict is to determine whether a transition is defective If the local determination of any transition is a failure, it is determined that the TSST is 'defect' as shown in Figure 3d below, and the need to test it by removing the PTSs containing this transition and reconstructing the tree structure. Can be.

즉, 본 발명의 동적 적합성 시험 방법에서는 다수개의 PTS를 그 서브 시험 시퀀스로 가질 수 있기 때문에 종래기술의 적합성 시험 방법에서처럼 고정적인 하나의 서브 시험 시퀀스만을 취하는 방법에 비하여 상대적으로 정확한 진단 결과를 도출할 수 있는 것이다.That is, in the dynamic conformance test method of the present invention, since a plurality of PTSs can be included in the subtest sequence, a relatively accurate diagnosis result can be derived as compared with the method of taking only one fixed subtest sequence as in the conventional conformance test method. It can be.

또한, 만약 하나의 TSST가 하나의 PTS로만 구성된다면, STU(Set of Transition in Unique Path)를 가지게 되는데, 이것은 시험 시퀀스 내에 잘못 구현된 트랜지션의 포함 여부를 빨리 알아내게 하여 시험 진행에 도움을 준다.In addition, if one TSST consists of only one PTS, it has a set of transition in unique path (STU), which helps to quickly determine whether or not to include an incorrectly implemented transition in the test sequence.

이제 도 2a를 참조하면, 위에서 언급된 바와 같이 종래 기술의 프로토콜 적합성 시험 방법의 문제점을 해결한 본 발명의 프로토콜 적합성 시험 절차를 설명하는 흐름도가 도시된다.Referring now to FIG. 2A, a flow diagram illustrating the protocol conformance test procedure of the present invention, which solves the problems of prior art protocol conformance test methods as mentioned above, is shown.

먼저, 본 발명의 프로토콜 적합성 시험 절차는 IUT에 대하여 추상 시험을 위한 시험 슈트를 유도하고, 동적 환경을 설정하는 단계(210)로부터 시작된다.First, the protocol conformance test procedure of the present invention begins with a step 210 of deriving a test suite for an abstract test for an IUT and setting up a dynamic environment.

그 다음 단계(220)에서, 시험 시퀀스 트리 생성 모듈(400)에 의해 시험 시퀀스로 구성된 시험 시퀀스 트리가 생성되고, 시험 시퀀스 트리를 참조하여 시험될 시험 경로가 선택된다.In a next step 220, a test sequence tree composed of test sequences is generated by the test sequence tree generation module 400, and a test path to be tested is selected with reference to the test sequence tree.

이후, 시험 모듈(500)은 선택된 시험 경로를 따라 시험 시퀀스를 시험 프로토콜에 적용하여 시험하고(단계 230), 그 시험 시퀀스의 각 트랜지션에 대하여 국부적인 결함여부에 대한 판정을 수행한다(단계 240).Thereafter, the test module 500 applies the test sequence to the test protocol along the selected test path and tests the test sequence (step 230), and performs a determination on whether there is a local defect for each transition of the test sequence (step 240). .

이 때, 결함(fail)이라는 판정 결과가 나오면, 단계(220)로 진행하여 다음번 시험 시퀀스에 대하여 상술한 시험과 판정 과정이 반복적으로 수행되고, 이러한 반복적인 시험과 판정은 시험대상 프로토콜의 모든 시험 시퀀스에 대하여 반복된다.At this time, if a determination result of a failure (fail), the process proceeds to step 220, and the above-described test and determination process is repeatedly performed for the next test sequence, this repeated test and determination is repeated for all the tests of the test target protocol Repeated for the sequence.

마지막 시험 시퀀스에 대한 시험이 종료되면, 시험 결과로서 시험대상 프로토콜에 대하여 전체적인 판정이 도출된다.At the end of the test for the last test sequence, an overall decision is made on the protocol under test as a test result.

도 2b는 도 2a에 예시된 프로토콜 적합성 시험 절차를 수행하는 데 적합한 본 발명에 따른 프로토콜 적합성 시험 장치의 개략적인 블록 구성도가 도시된다. 본 발명의 장치는 입력 처리 모듈(100), 제 1 서브 시험 시퀀스 생성 모듈(200), 제 2 서브 시험 시퀀스 생성 모듈(300), 시험 시퀀스 트리 생성 모듈(400) 및 시험 모듈(500)을 포함한다.FIG. 2B is a schematic block diagram of a protocol conformance test apparatus according to the present invention suitable for performing the protocol conformance test procedure illustrated in FIG. 2A. The apparatus of the present invention includes an input processing module 100, a first sub test sequence generation module 200, a second sub test sequence generation module 300, a test sequence tree generation module 400, and a test module 500. do.

입력 처리 모듈(100)은 트랜지션의 집합 형태로서 변환된 시험하려는 임의의 프로토콜을 트랜지션 중심의 정보와 스테이트 중심의 정보로 분리한다. 이렇게 입력 처리 모듈에 의해 분리된 트랜지션 중심 정보와 스테이트 중심 정보는 시험 시퀀스의 집합을 나타내는 자료구조를 갖는 링크드 리스트(Linked List) 형태의 시험 시퀀스 트리(Test Sequence Tree(이하 TST라 약칭함)(도 3 참조))로서 각기 트랜지션 저장 데이터베이스(110)와 스테이트 저장 데이터베이스(120)에 저장된다.The input processing module 100 separates any protocol to be converted as a set of transitions into transition center information and state center information. The transition center information and the state center information separated by the input processing module may be a test sequence tree (hereinafter referred to as TST) in the form of a linked list having a data structure representing a set of test sequences. 3) are stored in the transition storage database 110 and the state storage database 120, respectively.

제 1 서브 시험 시퀀스 생성 모듈(200)는 입력 처리 모듈(100)에 의해 처리된 트리정보를 참조하여 시험대상 트랜지션까지의 경로인 프리엠블에 대하여, 초기 상태를 두번 이상 포함하는 루프를 제외한 가능한 다른 모든 경로를 포함하는 다수개의 프리엠블 서브 시퀀스를 생성한다.The first sub-test sequence generation module 200 may refer to the tree information processed by the input processing module 100 and, with respect to the preamble that is the path to the transition to the test object, may be possible except for a loop including the initial state more than once. Generate a plurality of preamble subsequences containing all paths.

마찬가지로, 제 2 서브 시험 시퀀스 생성 모듈(300)는 시험대상 트랜지션의 도착상태 검증을 위한 포스트엠블에 대하여, 가능한 다른 모든 경로를 고려한 다수개의 포스트엠블 서브 시퀀스를 생성한다. 제 2 서브 시험 시퀀스 생성 모듈(300)에서, 여러가지 포스트엠블을 생성하는 방법중 UIO(Unique Input Output)만을 고려하여 최대 길이가 2인 다수의 UIO들, 즉 MUIO(Multiple UIO)를 생성한다.Similarly, the second sub test sequence generation module 300 generates a plurality of postamble subsequences in consideration of all other possible paths for the postamble for verifying the arrival state of the transition to be tested. In the second sub-test sequence generation module 300, a plurality of UIOs having a maximum length of 2, that is, multiple UIOs, are generated in consideration of unique input outputs (UIOs) among various postamble generation methods.

시험 시퀀스 트리 생성 모듈(400)은 제 1 및 제 2 서브 시험 시퀀스 생성 모듈(200 및 300)에서 생성된 프리엠블 및 포스트엠블 서브 시험 시퀀스들을 취합하여 시험 시퀀스 트리를 구성한다.The test sequence tree generation module 400 collects the preamble and postamble subtest sequences generated by the first and second subtest sequence generation modules 200 and 300 to form a test sequence tree.

시험 모듈(500)은 시험 시퀀스 트리 생성 모듈(400)에서 시험 시퀀스 트리를 구성하는 각각의 시험 시퀀스들을 IUT에 적용하여 시험하고, 출력으로 IUT의 각 트랜지션에 대한 결함 여부를 판정한다.The test module 500 applies and tests each test sequence constituting the test sequence tree in the test sequence tree generation module 400 to the IUT, and determines, as an output, whether there is a defect for each transition of the IUT.

시험 모듈(500)에서 수행되는 본 발명에 따른 시험 방법은 반복적으로 하나씩의 트랜지션에 대한 결함여부를 판정하는 것으로, 만약 임의의 트랜지션의 로컬 판정(local verdict)이 결함(fail)이면, TSST에 결함이라는 판정을 주고, 이 트랜지션을 포함하는 PTS들을 제거함으로써 시험해야 할 경우를 줄인다. 시험 모듈(500)에서 임의의 하나의 트랜지션의 시험이 종료되면, 시험 모듈(500)은 시험 시퀀스 트리 생성 모듈(400)로 새로운 다음번의 시험될 PTS를 요청하여 반복적으로 각각의 트랜지션에 대한 결함여부를 판정한다.The test method according to the present invention performed in the test module 500 repeatedly determines whether there is a defect for one transition, and if the local verdict of any transition is a failure, a defect in the TSST. And eliminates the need to test by removing the PTSs that contain this transition. When the test of any one transition in the test module 500 ends, the test module 500 repeatedly requests the test sequence tree generation module 400 for a new next PTS to be tested to determine whether each transition is defective. Determine.

이와 같이, 본 발명은 시험 시퀀스 생성시 프리엠블 부분과 포스트엠블 부분을 종래기술에서와 같이 고정적인 하나의 시퀀스를 사용하는 것이 아니라, 가능한 모든 경로를 고려하여 다수개의 시퀀스를 포함하고 있는 TST를 사용하여 시험 시퀀스를 동적으로 선택하여 시험함으로써, IUT에 대하여 보다 정확한 진단 결과를 생성할 수 있다.As described above, the present invention uses a TST including a plurality of sequences in consideration of all possible paths, rather than using a single fixed sequence of the preamble portion and the postamble portion as in the prior art. By dynamically selecting and testing a test sequence, more accurate diagnostic results can be generated for the IUT.

도 3은 임의의 프로토콜 FSM(Finite State Machine)을 가지고 본 발명의 TST를 구성하고 시험하는 과정을 설명하는 도면이다.3 is a diagram illustrating a process of configuring and testing the TST of the present invention with an arbitrary protocol finite state machine (FSM).

도 3a는 임의의 프로토콜 FSM을 예시하는 도면이고, 도 3b는 도 3a에 대한 MPS(Multiple Postamble Set)를 표시한 것이다.FIG. 3A is a diagram illustrating an arbitrary protocol FSM, and FIG. 3B is a representation of a multiple postamble set (MPS) for FIG. 3A.

도 3c는 도 3a에 대해 프리엠블의 다른 경로를 고려한 TST이며, 도 3d는 시험 시퀀스를 적용하여 시험하는 도중 "fail" 이라는 국부적 판정을 받는 경우 TST를 관리하는 것을 나타낸 도면으로, "fail" 판정을 받은 트랜지션을 포함하는 PTS들을 제거하여 TST를 동적으로 재구성하게 된다. 도 3e에서 알 수 있는 바와 같이, TST는 다수의 서브시험 시퀀스들의 집합(TSST : Test Sub Sequence Tree)으로 이루어진다. 또한 TSST는 하나의 트랜지션이 가질 수 있는 PTS(Path Test Sequence)들의 집합으로, 프리엠블 부분에서 다른 경로를 고려한 시퀀스와 포스트엠블 부분에서 다른 경로를 고려하는 시퀀스를 모두 포함하기 때문에, 다수개의 PTS를 포함하게 된다.FIG. 3C is a TST considering another path of the preamble with respect to FIG. 3A, and FIG. 3D is a diagram illustrating managing a TST when a local determination of "fail" is received during a test by applying a test sequence. The TST is dynamically reconfigured by removing the PTSs including the received transition. As can be seen in FIG. 3E, the TST is composed of a set of a plurality of subtest sequences (TSST). In addition, the TSST is a set of path test sequences (PTSs) that one transition can have, and includes a sequence that considers different paths in the preamble part and a sequence that considers other paths in the postamble part. It will be included.

도 3에 예시된 용어는 다음과 같이 정의된다.The term illustrated in FIG. 3 is defined as follows.

ST(Set of Transition)는 트랜지션의 집합으로, 하기 수학식 1으로 표현된 바와 같이 FSM M안에 있는 모든 트랜지션들의 집합을 말하여, ti는 i 번째 트랜지션을 의미한다.Set of Transition (ST) is a set of transitions, and refers to a set of all transitions in the FSM M as represented by Equation 1 below, where t i denotes the i-th transition.

(ti= 〈a head state, an input/output, a tail state〉, n = Machine M의 총 트랜지션의 개수)(t i = 〈a head state, an input/output, a tail state〉, n = total number of transitions in Machine M)

UP(Unique Path)는 초기상태에서 ti까지 존재하는 단 하나의 유일한 경로로서, 하기 수학식 2와 같이 표현된다.Unique path (UP) is the only unique path existing from the initial state to t i , and is represented by Equation 2 below.

상기 수학식 2에서, @는 콘케터네이션(concatenation)으로 열을 합치는 것을 의미한다.In Equation 2, @ means to combine the heat in the concatenation (concatenation).

STU(Set of Transition in UP)는 UP의 집합으로, 하기 수학식 3과 같이 STUi는 UPi의 모든 트랜지션들의 집합이다.Set of Transition in UP (STU) is a set of UP, and STU i is a set of all transitions of UP i as shown in Equation 3 below.

PTS(Path Test Sequence)는 경로 시험 시퀀스로서, 트랜지션 ti를 위한 시험 시퀀스이다. PTSi q는 하기 수학식 4와 같이 정의되고, 다음과 같은 순서로 생성된다.PTS (Path Test Sequence) is a path test sequence, which is a test sequence for transition t i . PTS i q is defined as in Equation 4 below, and is generated in the following order.

(1) IUT를 초기 상태에서 ti의 출발 상태로 가져간다.(1) Bring the IUT from the initial state to the starting state of t i .

(2) ti를 적용한다.(2) Apply t i .

(3) DS, UIO, W를 ti의 도착상태 검증에 적용한다.(3) Apply DS, UIO, W to verify arrival status of t i .

상기 수학식 4에서, Pathi q는 ti의 초기 상태로부터 q 번째 경로의 트랜지션들의 시퀀스를 나타낸다.In Equation 4, Path i q represents a sequence of transitions of the q th path from the initial state of t i .

TSST(Tree Sub-Sequence Tree)는 서브 시험 시퀀스 트리로, TSSTi는 하기 수학식 5와 같이 ti의 모든 PTSi의 집합이다.A tree sub-sequence tree (TSST) is a sub test sequence tree, and TSST i is a set of all PTS i of t i as shown in Equation 5 below.

상기 수학식 5에서, j는 ti의 초기 상태에서 가능한 모든 경로의 개수를 나타낸다.In Equation 5, j represents the number of all possible paths in the initial state of t i .

TST(Test Sequence Tree)는 시험 시퀀스 트리로, TST는 FSM M을 위한 모든 시험 시퀀스를 하나의 트리로 나타내는 구조이며, 하기 수학식 6과 같이 표현된다.TST (Test Sequence Tree) is a test sequence tree, TST is a structure representing all the test sequences for the FSM M as a tree, expressed as shown in Equation 6 below.

MPS(Multiple Postamble Set)는 다수의 포스트엠블의 집합, 즉, MPS는 어떤 상태에서 가질 수 있는 포스트엠블을 구성하는 시퀀스들의 집합으로, 원소가 UIO이면 멀티플 UIO, DS이면 멀피플 DS, W이면 멀티플 W이며, 하기 수학식 7과 같이 표현된다.MPS (Multiple Postamble Set) is a set of a plurality of postambles, that is, MPS is a set of sequences constituting a postamble that can have a certain state, if the element is UIO, multiple UIO if DS, multiple DS, W multiple It is W and is represented by the following formula (7).

상기 수학식에서, MPSi는 i 번째 상태에 대한 MPS를 말하며, aj는 j 번째 포스트엠블 시퀀스를 말한다. 또한, n은 하나의 상태에서 존재할 수 있는 포스트엠블 시퀀스의 개수를 나타낸다.In the above equation, MPS i refers to the MPS for the i-th state, and a j refers to the j-th postamble sequence. In addition, n represents the number of postamble sequences that can exist in one state.

도 4는 도 2에 도시된 본 발명의 동적 적합성 시험 장치를 이용하여 종래 기술과의 결함 범위를 대비하기 위한 구성을 예시한 것으로, 결함 기계 생성 모듈(600)이 추가되고, 시험 시퀀스 트리 생성 모듈(400)이 상술한 바와 같이 본 발명에 따라 시험 시퀀스를 생성함과 동시에 종래 기술에 따른 시험 시퀀스도 함께 생성하는 것을 제외하고는 도 2a에 도시되고 설명된 바와 동일하므로, 그에 대한 상세한 설명은 생략한다.Figure 4 illustrates a configuration for contrasting the defect range with the prior art using the dynamic conformance test apparatus of the present invention shown in Figure 2, the defect machine generation module 600 is added, the test sequence tree generation module As 400 is the same as that shown and described in FIG. 2A except for generating the test sequence according to the present invention as described above, and also generating the test sequence according to the prior art, a detailed description thereof is omitted. do.

도 4와 관련하여, 결함 기계 생성 모듈(600)은 시험대상 프로토콜을 바탕으로 임의의 결함을 지닌 기계를 생성해내고, 사용자로 하여금 시험할 기계의 결함 트랜지션의 수를 선택할 있게 하여, 선택한 결함 기계를 다음단의 시험 모듈(500)로 제공한다. 또한, 시험 시퀀스 트리 생성 모듈(400)은 본 발명에 따라 생성된 시험 시퀀스와 종래 기술에 따라 생성된 시험 시퀀스를 선택적으로 시험 모듈(500)로 제공한다.4, the fault machine generation module 600 generates a machine with any fault based on the protocol under test, and allows the user to select the number of fault transitions of the machine to be tested, thereby selecting the fault machine selected. To the next test module 500. In addition, the test sequence tree generation module 400 selectively provides a test sequence generated according to the present invention and a test sequence generated according to the prior art to the test module 500.

따라서, 시험 모듈(500)에서는 결함 기계 생성 모듈(600)에서 생성된 결함 기계와 시험 시퀀스 트리 생성 모듈(400)에서 생성된 본 발명과 종래 기술의 시험 시퀀스를 가지고 본 발명의 방법과 종래 기술의 방법에 의한 알고리즘을 토대로 시험하게 되고, 그의 출력으로 각각의 방법에 대한 과실 범위를 도출하게 된다.Thus, the test module 500 has the present invention and the prior art test sequences generated by the defect machine generated by the defect machine generation module 600 and the test sequence tree generation module 400, and the method of the present invention and the prior art. Tests are based on algorithms by method, and their output yields a range of errors for each method.

도 5a는 도 2에 도시된 본 발명의 동적 적합성 시험 장치에서 시험될 실제 프로토콜인 TCP(Transmission Control Protocol)의 FSM을 예시한 도면이고, 도 5b는 시험의 편의를 위해 도 5a의 TCP FSM의 문자열 값을 자연수로 대체하여 수정한 것을 예시한 도면이다.FIG. 5A is a diagram illustrating an FSM of Transmission Control Protocol (TCP), which is an actual protocol to be tested in the dynamic conformance test apparatus of the present invention shown in FIG. 2, and FIG. 5B is a string of the TCP FSM of FIG. 5A for convenience of testing. The figure illustrates the modification by replacing the value with a natural number.

도 5c는 결함 기계를 이용하여 이상적인 시험장치의 결과를 비교한 테이블이고, 도 5d는 도 5c의 시험 결과를 그래프로 나타낸 것이다. 도 5c 및 도 5d로부터 알 수 있는 바와 같이, 본 발명의 동적 적합성 시험 방법이 결함 커버리지면에서 종래기술의 방법보다 우수한 결과를 도출함을 알 수 있다. 특히 소수의 잘못 구현된 트랜지션을 가진 IUT인 경우 종래의 적합성 시험 방법보다 높은 과실 커버리지를 나타내므로, 실제 벤더들이 구현한 프로토콜 구현물에 소수의 결함이 있을 확률이 높다고 생각할 때 본 발명은 많은 도움을 줄 수 있을 것이다.FIG. 5C is a table comparing the results of an ideal test apparatus using a defect machine, and FIG. 5D is a graph of the test results of FIG. 5C. As can be seen from FIG. 5C and FIG. 5D, it can be seen that the dynamic conformance test method of the present invention yields better results than the prior art method in terms of defect coverage. In particular, the IUT with a few poorly implemented transitions shows higher error coverage than the conventional conformance test method. Therefore, the present invention can be very helpful when considering that there is a high probability that there are a few defects in protocol implementations implemented by real vendors. Could be.

본 발명의 바람직한 실시예가 기술되었지만, 본 발명은 본 발명의 범주를 한정하는 것으로 해석해서는 안될 것이다. 본 발명은 다음의 청구범위의 범주내에서 각종 형태의 실시예를 가질 수 있다는 것을 알아야 한다.While preferred embodiments of the invention have been described, the invention should not be construed as limiting the scope of the invention. It is to be understood that the present invention may have various forms of embodiments within the scope of the following claims.

그러므로, 본 발명의 동적 적합성 시험 방법에서는 다수개의 PTS를 그 서브 시험 시퀀스로 가질 수 있기 때문에, 종래기술의 적합성 시험 방법에서 처럼 고정적인 하나의 서브 시험 시퀀스만을 이용하는 방법에 비하여 상대적으로 정확한 진단 결과를 도출할 수 있게 된다. 따라서, 종래기술의 프로토콜 적합성 시험 방법에 비하여 과실 커버리지면에서 향상된 결과를 보이므로, IUT에 대해 보다 정확한 진단 결과를 도출할 수 있다.Therefore, since the dynamic conformance test method of the present invention can have a plurality of PTSs as its subtest sequences, it is possible to obtain relatively accurate diagnosis results as compared to the method of using only one fixed subtest sequence as in the conventional conformance test method. Can be derived. Therefore, since the result shows an improved result in terms of error coverage compared to the protocol conformance test method of the prior art, it is possible to derive a more accurate diagnosis result for the IUT.

Claims (5)

프로토콜 적합성 시험 방법에 있어서,In the protocol conformance test method, 트랜지션의 집합 형태를 갖는 시험대상 프로토콜의 FSM(finite state machine)으로부터 가능한 모든 경로의 프리엠블 서브 시험 시퀀스들과 시험대상 트랜지션의 도착상태를 검증하는 모든 포스트엠블 서브시험 시퀀스들을 취합하여 시험 시퀀스 트리를 구성하는 단계;The test sequence tree is constructed by collecting all preamble subtest sequences of all possible paths from the finite state machine (FSM) of the protocol under test as a set of transitions and all postamble subtest sequences verifying the arrival state of the subject transition. Constructing; 상기 생성된 시험 시퀀스 트리의 각각의 시험 시퀀스를 반복적으로 상기 프로토콜에 적용하여 상기 시험대상 프로토콜의 각 트랜지션에 대한 결함여부를 판정하는 단계를 포함하는 것을 특징으로 하는 동적 프로토콜 적합성 시험 방법.And repeatedly applying each test sequence of the generated test sequence tree to the protocol to determine whether there is a defect for each transition of the test target protocol. 제 1 항에 있어서, 상기 방법은,The method of claim 1, wherein the method is 상기 결함 판정단계에서 임의의 트랜지션이 결함인 것으로 판정되면, 상기 결함의 트랜지션을 포함하는 시험 시퀀스를 제거하고, 상기 시험 시퀀스 트리를 재구성하는 단계를 더 포함하는 것을 특징으로 하는 동적 프로토콜 적합성 시험 방법.And if it is determined in the defect determination step that any transition is a defect, removing the test sequence including the transition of the defect and reconstructing the test sequence tree. 프로토콜 적합성 시험 장치에 있어서,In the protocol conformance test apparatus, 입력되는 트랜지션의 집합 형태를 갖는 시험대상 프로토콜을 트랜지션 중심의 정보와 스테이트 중심의 정보로 나누어 링크드 리스트의 형태의 트리로 저장하는 입력 처리 모듈;An input processing module for dividing a test object protocol having a set form of an input transition into a tree in the form of a linked list by dividing the transition-oriented information and the state-oriented information; 상기 트랜지션 정보와 스테이트 정보를 참조하여, 시험대상 트랜지션까지의 경로인 프리엠블에 대하여, 초기 상태를 두번 이상 포함하는 루프를 제외한 가능한 다른 모든 경로를 포함하는 다수개의 프리엠블 서브 시퀀스를 생성하는 제 1 서브 시퀀스 생성 모듈;A first preamble subsequence for generating a plurality of preamble subsequences including all other possible paths except for a loop including an initial state two or more times with respect to a preamble that is a path to a transition under test with reference to the transition information and state information; A subsequence generation module; 상기 트랜지션 정보와 스테이트 정보를 참조하여, 시험대상 트랜지션의 도착상태 검증을 위한 포스트엠블에 대하여, 가능한 다른 모든 경로를 고려한 다수개의 포스트엠블 서브 시퀀스를 생성하는 제 2 서브 시험 시퀀스 생성 모듈;A second sub-test sequence generation module generating a plurality of post-amble subsequences in consideration of all other possible paths with respect to the postamble for verifying the arrival state of the transition to be tested by referring to the transition information and state information; 상기 제 1 및 제 2 서브 시험 시퀀스 생성 모듈에서 생성된 프리엠블 및 포스트엠블 서브 시험 시퀀스들을 취합하여 시험 시퀀스 트리를 구성하는 시험 시퀀스 트리 생성 모듈;A test sequence tree generation module for constructing a test sequence tree by collecting preamble and postamble subtest sequences generated by the first and second subtest sequence generation modules; 상기 시험 시퀀스 트리로 구성되는 각각의 시험 시퀀스를 반복적으로 상기 시험대상 프로토콜에 적용하여 상기 각 트랜지션에 대한 결함여부를 판정하는 시험 모듈을 포함하는 것을 특징으로 하는 동적 프로토콜 적합성 시험 장치.And a test module for repeatedly applying each test sequence of the test sequence tree to the test target protocol to determine whether there is a defect for each of the transitions. 제 3 항에 있어서, 상기 제 2 서브 시험 시퀀스 생성 모듈은 UIO(Unique Input Output)만을 고려하여 최대 길이가 2인 다수의 UIO들을 생성하는 것을 특징으로 하는The method of claim 3, wherein the second sub-test sequence generation module generates a plurality of UIOs having a maximum length of 2 in consideration of only a unique input output (UIO). 청구항 1에 기술된 기능을 실현하기 위한 프로그램을 기록한 컴퓨터로 판독가능한 기록매체.A computer-readable recording medium having recorded thereon a program for realizing the function described in claim 1.
KR10-2000-0051210A 2000-08-31 2000-08-31 Method and apparatus for dynamic protocol conformance testing KR100367412B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0051210A KR100367412B1 (en) 2000-08-31 2000-08-31 Method and apparatus for dynamic protocol conformance testing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0051210A KR100367412B1 (en) 2000-08-31 2000-08-31 Method and apparatus for dynamic protocol conformance testing

Publications (2)

Publication Number Publication Date
KR20010000267A true KR20010000267A (en) 2001-01-05
KR100367412B1 KR100367412B1 (en) 2003-01-10

Family

ID=19686453

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0051210A KR100367412B1 (en) 2000-08-31 2000-08-31 Method and apparatus for dynamic protocol conformance testing

Country Status (1)

Country Link
KR (1) KR100367412B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7124335B2 (en) 2003-12-03 2006-10-17 Electronics And Telecommunications Research Institute Apparatus and method for testing MEGACO protocol
CN114063606A (en) * 2022-01-13 2022-02-18 浙江大学 PLC protocol fuzzy test method and device, electronic equipment and storage medium

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100489330B1 (en) * 2002-06-26 2005-05-12 학교법인 한국정보통신학원 Method and apparatus for testing interoperability of communication protocols based on multiple stimuli principle

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7124335B2 (en) 2003-12-03 2006-10-17 Electronics And Telecommunications Research Institute Apparatus and method for testing MEGACO protocol
CN114063606A (en) * 2022-01-13 2022-02-18 浙江大学 PLC protocol fuzzy test method and device, electronic equipment and storage medium

Also Published As

Publication number Publication date
KR100367412B1 (en) 2003-01-10

Similar Documents

Publication Publication Date Title
US6418543B1 (en) Apparatus and method for debugging source code
US9739827B1 (en) Automated waveform analysis using a parallel automated development system
US20100070230A1 (en) Integrated testing systems and methods
US10598722B1 (en) Automated waveform analysis methods using a parallel automated development system
CN115656792B (en) Test method and test platform for chip testability design
JP2010203937A (en) Testing apparatus, test method, and program
JP4194785B2 (en) Test vector compression method
KR100367412B1 (en) Method and apparatus for dynamic protocol conformance testing
CN116956801B (en) Chip verification method, device, computer equipment and storage medium
CN111639023B (en) Test case generation method and device based on user operation timing diagram
CN107357701B (en) SAS signal testing method and device under distributed scene
KR101530587B1 (en) Apparatus for acquiring data of fast fail memory and method therefor
US7055135B2 (en) Method for debugging an integrated circuit
US6671846B1 (en) Method of automatically generating schematic and waveform diagrams for isolating faults from multiple failing paths in a circuit using input signal predictors and transition times
US20090183046A1 (en) Programmable Test Clock Generation Responsive to Clock Signal Characterization
Grinevich et al. Formal methods in industrial software standards enforcement
US7076712B2 (en) Generating a test sequence using a satisfiability technique
Crouch et al. P1687. 1: Accessing Embedded 1687 Instruments using Alternate Device Interfaces other than JTAG
US6879927B1 (en) Communication interface for virtual IC tester
CN117130844B (en) Hard disk testing method
Dubuc et al. Translation from TTCN to LOTOS and the Validation of Test Cases.
Pomeranz et al. On maximizing the fault coverage for a given test length limit in a synchronous sequential circuit
Chanson Fault coverage evaluation of protocol test sequences
JPH09330224A (en) Decision tree generating device
CN114338410B (en) Method, device, system and related equipment for generating routing path file

Legal Events

Date Code Title Description
A201 Request for examination
G15R Request for early opening
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20081216

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee