KR20000046196A - Apparatus for interfacing atm-lan and method for interfacing using the same - Google Patents

Apparatus for interfacing atm-lan and method for interfacing using the same Download PDF

Info

Publication number
KR20000046196A
KR20000046196A KR1019980062873A KR19980062873A KR20000046196A KR 20000046196 A KR20000046196 A KR 20000046196A KR 1019980062873 A KR1019980062873 A KR 1019980062873A KR 19980062873 A KR19980062873 A KR 19980062873A KR 20000046196 A KR20000046196 A KR 20000046196A
Authority
KR
South Korea
Prior art keywords
atm
utopia
level
atm cell
unit
Prior art date
Application number
KR1019980062873A
Other languages
Korean (ko)
Inventor
조성한
Original Assignee
서평원
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신 주식회사 filed Critical 서평원
Priority to KR1019980062873A priority Critical patent/KR20000046196A/en
Publication of KR20000046196A publication Critical patent/KR20000046196A/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/28Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46Interconnection of networks
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00Routing or path finding of packets in data switching networks
    • H04L45/02Topology update or discovery
    • H04L45/04Interdomain routing, e.g. hierarchical routing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

PURPOSE: An apparatus for interfacing ATM-LAN and a method for interfacing using the same is provided to reduce the number of elements constituent of interface by using a framer part when the switched data is transmitted a series and parallel conversion part, and easily manage a traffic by enabling the forwarding and blocking of cell according to VPI and VCI in a transmission MUX and queue controlling part of an ATM utopia MUX. CONSTITUTION: A switching part(10) is in charge of ATM switching. A plurality of routing tables(11) generate an ATM cell of a utopia first level by receiving and combining data switched in the switching part. An ATM utopia MUX part(12) receives the ATM cell of the utopia first level generated in the plurality of routing tables and converts to an ATM cell of a utopia second level. A framer part(13) converts a frame of the ATM cell of a utopia second level. A photoelectric conversion part(15) photoelectric converts the converted ATM cell data.

Description

비동기 전송 모드-구내 정보 통신망 인터페이스 장치 및 그를 이용한 인터페이스 방법Asynchronous transmission mode-premises information network interface device and interface method using same

본 발명은 비동기 전송 모드-구내 정보 통신망(ATM-LAN) 인터페이스 장치 및 그를 이용한 인터페이스 방법에 관한 것으로 특히, 비동기 전송 모드 유토피아(Utopia) 인터페이스 먹스를 사용하여 비동기 전송 모드 셀의 트래픽 관리에 적당하도록 한 비동기 전송 모드-구내 정보 통신망간 인터페이스 장치 및 그를 이용한 인터페이스 방법에 관한 것이다.The present invention relates to an asynchronous transmission mode-premises information network (ATM-LAN) interface device and an interface method using the same, and more particularly, to make it suitable for traffic management of an asynchronous transmission mode cell using an asynchronous transmission mode Utopia interface mux. The present invention relates to an interface device between an asynchronous transmission mode-premises information network and an interface method using the same.

이하, 첨부된 도면을 참조하여 종래 비동기 전송 모드-구내 정보 통신망(ATM-LAN) 인터페이스 장치 및 방법을 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described a conventional asynchronous transmission mode-premises information network (ATM-LAN) interface device and method.

도 1은 종래 비동기 전송 모드-구내 정보 통신망(ATM-LAN) 인터페이스를 구현하기 위한 블록 구성도이다.1 is a block diagram for implementing a conventional asynchronous transmission mode-premises information network (ATM-LAN) interface.

종래 비동기 전송 모드-구내 정보 통신망(이하, ATM-LAN이라 약칭 함) 인터페이스를 구현하기 위한 하드웨어 구성은 도 1에 나타낸 바와 같이, 스위칭부(1)에서 스위칭된 데이터를 받아 이를 조합하여 53 바이트(Byte)의 ATM 셀을 생성시키는 제 1 내지 제 4 라우팅 테이블(2a)(2b)(2c)(2d)과, 상기 제 1 내지 제 4 라우팅 테이블(2a)(2b)(2c)(2d)에서 전송된 ATM 셀을 전기 신호로 변환시키는 제 1 내지 제 4 인터페이스부(3a)(3b)(3c)(3d)와, 상기 제 1 내지 제 4 인터페이스부(3a)(3b)(3c)(3d)에서 전송된 데이터를 다중화하는 먹스/디먹스(4)와, 다중화하여 전송된 데이터를 직렬로 변환시키는 직/병렬 변환부(5)와, 직렬로 변환된 데이터를 광신호로 변환시키는 622Mbps 광 모듈부(6)로 구성된다.A hardware configuration for implementing a conventional asynchronous transmission mode-premises information network (hereinafter, simply referred to as ATM-LAN) interface is shown in Figure 1, the switch unit 1 receives the switched data and combines the 53 bytes ( By the first to the fourth routing table (2a) (2b) (2c) (2d) to generate an ATM cell of Byte), and the first to fourth routing table (2a) (2b) (2c) (2d) First to fourth interface units 3a, 3b, 3c, 3d for converting the transmitted ATM cells into electrical signals, and first to fourth interface units 3a, 3b, 3c, 3d. Mux / demux (4) for multiplexing the transmitted data, serial / parallel conversion section (5) for converting the multiplexed transmitted data in series, and 622Mbps optical for converting the serially converted data into optical signals It consists of the module part 6.

이때, 클럭 복구부(7)는 송수신 클럭을 생성할 때 라인상에서 Rx 데이터를 받아 기준 클럭을 생성하는 부분이다.At this time, the clock recovery unit 7 is a part for generating the reference clock by receiving the Rx data on the line when generating the transmission and reception clock.

이와 같은 종래 ATM-LAN 인터페이스 방법은 스위칭부(1)에서 스위칭된 데이터를 제 1 내지 제 4 라우팅 테이블(2a)(2b)(2c)(2d)에서 조합하여 53바이트의 ATM 셀을 형성하고, ATM 유토피아(Utopia) 인터페이스 제 1 레벨을 이용하여 이 생성된 셀을 OC3(Optical Carrier 3) 피지컬(PHYSICAL) 인터페이스 칩인 제 1 내지 제 4 인터페이스부(3a)(3b)(3c)(3d)로 전송한다. 이때, OC3 레벨의 전송 비율은 155Mbps이다.In the conventional ATM-LAN interface method, the data switched by the switching unit 1 is combined in the first to fourth routing tables 2a, 2b, 2c, and 2d to form a 53-byte ATM cell. This generated cell is transmitted to the first to fourth interface units 3a, 3b, 3c, and 3d, which are optical carrier 3 (OC3) physical interface chips using the ATM Utopia interface first level. do. At this time, the transmission rate of the OC3 level is 155Mbps.

제 1 내지 제 4 인터페이스부(3a)(3b)(3c)(3d)에서는 OC3 프레임(Frame)에 셀을 페이로드(Payload)부분에 넣어 ECL(Emitter Coupled Logic) 신호로 변환시켜 먹스/디먹스(4)로 송신한다.In the first to fourth interface units 3a, 3b, 3c, and 3d, a cell is inserted into a payload portion in an OC3 frame to be converted into an ECL (Emitter Coupled Logic) signal, thereby mux / demux. Send to (4).

먹스/디먹스(4)에서는 각각의 ECL 신호를 다중화시켜 OC12(Optical Carrier 12 : 전송 비율 622Mbps) 프레임을 생성하고, 이 프레임의 병렬적인 데이터를 직/병렬 변환부(5)에서 직렬 신호로 바뀌어 광 모듈부(6)를 거쳐 ECL 신호가 광 모듈에서 송신된다.In the mux / demux (4), each ECL signal is multiplexed to generate an OC12 (Optical Carrier 12: 622 Mbps) frame, and the parallel data of the frame is converted into a serial signal by the serial / parallel converter 5. The ECL signal is transmitted from the optical module via the optical module unit 6.

한편 광 모듈에서의 수신 과정은 다음과 같다.Meanwhile, the reception process in the optical module is as follows.

광 모듈부(6)에서 수신된 광 신호는 광 모듈부(6)를 거쳐 ECL 신호로 바뀌어 직/병렬 변환부(5)로 입력된다.The optical signal received by the optical module unit 6 is converted into an ECL signal via the optical module unit 6 and input to the serial / parallel conversion unit 5.

직/병렬 변환부(5)에서는 상기 직렬 데이터인 ECL 신호를 병렬 데이터로 변경시켜 먹스/디먹스(4)로 전송한다.The serial / parallel converter 5 converts the serial data ECL signal into parallel data and transmits the same to the mux / demux 4.

먹스/디먹스(4)에서는 상기 병렬 ECL 신호를 라운드 로빈(round robin) 방식에 의해 역다중화하여 제 1 내지 제 4 인터페이스부(3a)(3b)(3c)(3d)로 송신한다.In the mux / demux 4, the parallel ECL signal is demultiplexed by a round robin method and transmitted to the first to fourth interface units 3a, 3b, 3c, and 3d.

유토피아 제 1 레벨의 제 1 내지 제 4 인터페이스부(3a)(3b)(3c)(3d)에서는 OC3 프레임안에서 ATM 셀을 추출하여 이를 ATM 유토피아 인터페이스 제 1 레벨을 이용하여 제 1 내지 제 4 라우팅 테이블(2a)(2b)(2c)(2d)로 전송한다.The first to fourth interface units 3a, 3b, 3c, and 3d of the utopia first level extract ATM cells in the OC3 frame and use the first and fourth routing tables using the ATM utopia interface first level. (2a) (2b) (2c) (2d).

제 1 내지 제 4 라우팅 테이블(2a)(2b)(2c)(2d)에서는 이를 지정된 가상 경로 식별자/가상 채널 식별자(Virtual Path Identifier/Virtual Channel Identifier : 이하, VPI/VCI로 약칭함)에 해당하는 경로(Path)로 데이터를 스위칭 시키는 스위칭부(1) 로 전송한다.In the first to fourth routing tables 2a, 2b, 2c, and 2d, this corresponds to a designated virtual path identifier / virtual channel identifier (hereinafter, abbreviated as VPI / VCI). It transmits to the switching unit 1 for switching the data in the path (Path).

이와 같은 종래 ATM-LAN간 인터페이스 장치 및 방법에 있어서는 다음과 같은 문제점이 있었다.The conventional ATM-LAN interface apparatus and method have the following problems.

첫째, 스위칭된 데이터를 직/병렬 변환부로 전송할 때 이를 하나의 트렁크로 묶어주는데 4개로 구성되는 별도의 제 1 내지 제 4 인터페이스와 먹스/디먹스를 사용하므로 많은 칩이 필요하였다.First, when the switched data is transmitted to the serial / parallel converter, it uses four separate first to fourth interfaces and a mux / demux to bundle them into one trunk.

둘째, 제 1 내지 제 4 인터페이스에서 OC3 ECL 신호를 묶어서 OC12를 구현하기 때문에 셀의 트래픽 관리가 되지 않는 문제점이 있었다.Second, since OC12 is implemented by binding the OC3 ECL signals in the first to fourth interfaces, there is a problem in that the traffic management of the cell is not possible.

본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, ATM-LAN간 인터페이스를 구현할 때 ATM 유토피아 먹스를 사용하여 ATM 셀의 트래픽을 관리할 수 있는 비동기 전송 모드-구내 정보 통신망 인터페이스 장치 및 그를 이용한 인터페이스 방법을 제공하기 위한 것이다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art, and an asynchronous transmission mode-premises information communication network capable of managing traffic of an ATM cell using an ATM utopia mux when implementing an ATM-LAN interface. An interface device and an interface method using the same are provided.

이상과 같은 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 비동기 전송 모드(ATM) 스위칭을 담당하는 스위칭부와, 상기 스위칭부에서 스위칭된 데이터를 수신하여 조합함으로써 유토피아 제 1 레벨의 ATM 셀을 생성시키는 복수개의 라우팅 테이블과, 상기 복수개의 라우팅 테이블에서 생성된 상기 유토피아 제 1 레벨의 ATM 셀을 전송 받아 유토피아 제 2 레벨의 ATM 셀로 전환시키는 ATM 유토피아 먹스부와, 상기 유토피아 제 2 레벨의 ATM 셀의 프레임을 변환시키는 프레이머부와, 상기 변환된 ATM 셀 데이터를 광전변환 시키는 광전 변환부로 구성된다.According to one aspect of the present invention for achieving the above object, by switching the switching unit responsible for asynchronous transmission mode (ATM) switching and the data switched in the switching unit by combining the Utopia first level ATM cell A plurality of routing tables to be generated, an ATM utopia mux unit for receiving the utopia first level ATM cells generated from the plurality of routing tables and converting them into ATM cells of a utopia second level, and an ATM cell of the utopia second level And a framer unit for converting the frame of the photoelectric converter and a photoelectric converter for photoelectrically converting the converted ATM cell data.

바람직하게, 상기 유토피아 먹스부는 53바이트의 ATM 셀을 복수개로 균등 배분하는 수신 디먹스부와, 상기 복수개의 라우팅 테이블에서 발생한 상기 ATM 셀의 런트 셀 여부를 판단하고 정상적인 셀만을 상기 프레이머부로 전송하는 송신 먹스 및 큐 제어부를 포함하여 구성된다.Preferably, the utopia mux unit is a reception demux unit for evenly distributing a plurality of 53-byte ATM cells, and a transmission to determine whether the ATM cell generated in the plurality of routing tables is a runt cell, and transmits only normal cells to the framer unit. It is configured to include a mux and a queue control unit.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 다른 특징에 따르면, 임의의 데이터를 수신하여 조합함으로써 유토피아 제 1 레벨의 ATM 셀을 생성시키는 단계, 상기 생성된 유토피아 제 1 레벨의 ATM 셀을 유토피아 제 2 레벨의 ATM 셀로 전환시키는 단계, 상기 유토피아 제 2 레벨의 ATM 셀의 프레임을 변환시키는 단계, 상기 변환된 ATM 셀 데이터를 광전변환 시키는 단계를 포함하여 이루어진다.According to another aspect of the present invention for achieving the object as described above, generating an ATM cell of the utopia first level by receiving and combining any data, the generated utopia first level ATM cell, Switching to a two-level ATM cell, converting a frame of the utopia second-level ATM cell, and photoelectrically converting the converted ATM cell data.

이상과 같은 본 발명에 따르면, 인터페이스 소자를 절약할 수 있고, 트래픽 관리를 용이하게 할 수 있다.According to the present invention as described above, the interface element can be saved, and traffic management can be facilitated.

도 1은 종래 비동기 전송 모드-구내 정보 통신망 인터페이스를 구현하기 위한 블록 구성도1 is a block diagram for implementing a conventional asynchronous transmission mode-premises information network interface

도 2는 본 발명 비동기 전송 모드-구내 정보 통신망 인터페이스를 구현하기 위한 블록 구성도2 is a block diagram for implementing the asynchronous transmission mode-premises information network interface of the present invention.

도 3은 본 발명 비동기 전송 모드 유토피아 먹스의 블록 구성도3 is a block diagram of the present invention asynchronous transmission mode utopia mux

도 4는 본 발명 유토피아 먹스의 상세 블록 구성도Figure 4 is a detailed block diagram of the present invention utopia mux

도 5는 본 발명 ATM 셀을 광전 변환 시키는 단계를 나타낸 플로우차트5 is a flowchart illustrating the steps of photoelectrically converting an ATM cell of the present invention.

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

10 : 스위칭부 11 : 라우팅 테이블10: switching unit 11: routing table

12 : ATM 유토피아 먹스부 13 : 프레이머부12: ATM Utopia mux part 13: Framer part

14 : 직/병렬 변환부 15 : 광전 변환부14: serial / parallel converter 15: photoelectric converter

16 : 클럭 복구부16: clock recovery unit

이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.Hereinafter, a configuration and an operation according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.

도 2는 본 발명 비동기 전송 모드-구내 정보 통신망간 인터페이스를 구현하기 위한 블록 구성도이다.2 is a block diagram for implementing an asynchronous transmission mode-premises information communication interface of the present invention.

본 발명 비동기 전송 모드-구내 정보 통신망(이하, ATM-LAN 이라 약칭함)간 인터페이스를 구현하기 위한 하드웨어적인 구성은 도 2에 나타낸 바와 같이, ATM 스위칭을 담당하는 스위칭부(10)와, 스위칭부에서 스위칭된 데이터를 받아 이를 조합하여 53 바이트(Byte)의 ATM 셀을 생성시키는 제 1 내지 제 4 라우팅 테이블(11a)(11b)(11c)(11d)과, 상기 제 1 내지 제 4 라우팅 테이블(11a)(11b)(11c)(11d)에서 전송된 ATM 셀의 유토피아 레벨을 조절하는 ATM 유토피아 먹스부(12)와, 상기 유토피아 레벨이 조절된 ATM 셀을 직렬 데이터로 변환시키는 직병렬 변환부(14)와, 상기 직렬 변환된 직렬 신호 데이터를 광 신호로 변환시키는 광전 변환부(15)로 구성된다.As shown in FIG. 2, the hardware configuration for implementing an interface between the asynchronous transmission mode-premises information communication network (hereinafter, simply referred to as ATM-LAN) includes a switching unit 10 for ATM switching, and a switching unit. First to fourth routing tables 11a, 11b, 11c, and 11d for receiving the data switched in the Mn and combining the combined data to generate 53 bytes of ATM cells, and the first to fourth routing tables ( (11a) (11b) (11c) and (11d) an ATM utopia mux unit (12) for adjusting the utopia level of an ATM cell, and a serial-to-parallel converter (10) for converting an ATM cell whose utopia level is adjusted to serial data ( 14) and a photoelectric conversion section 15 for converting the serially converted serial signal data into an optical signal.

이때, 상기 ATM 유토피아 먹스부(12)와 직/병렬 변환부(14)사이에는 유토피아 레벨이 변환된 ATM 셀의 프레임을 변환시키는 프레이머부(13)가 더 형성되어 있다.At this time, a framer unit 13 is further formed between the ATM utopia mux unit 12 and the serial / parallel conversion unit 14 to convert the frame of the ATM cell whose utopia level is converted.

도 3은 본 발명 비동기 전송 모드 유토피아 먹스의 블록 구성도이고, 도 4는 본 발명 유토피아 먹스의 상세 블록 구성도이다.3 is a block diagram of the asynchronous transmission mode utopia mux of the present invention, Figure 4 is a detailed block diagram of the utopia mux of the present invention.

본 발명 비동기 전송 모드 유토피아 먹스는 도 3 및 도 4에 나타낸 바와 같이, 수신 디먹스(12a)와, 송신 먹스 및 큐 제어부(12b)와 마이크로 프로세서(12c)로 구성된다.As shown in Figs. 3 and 4, the asynchronous transmission mode utopia mux of the present invention comprises a receiving demux 12a, a transmission mux and queue control section 12b, and a microprocessor 12c.

수신 디먹스(12a)는 8비트 25MHz(유토피아 제 1 레벨)의 데이터 버스를 4 포트(제 1 내지 제 4 라우팅 테이블(11a)(11b)(11c)(11d)의 제 1 내지 제 4 ATM 유토피아 피지컬 포트(TPHY1_PORT)(TPHY2_PORT)(TPHY3_PORT) (TPHY4_PORT)(Transmit Physical)) 가지고 있고, ATM 유토피아 ATM 포트로는 16비트 50MHz(유토피아 제 2 레벨) 데이터 버스를 1 포트 가지고 있다.Receiving demux 12a uses an 8-bit 25 MHz (Utopia first level) data bus for four ports (first through fourth routing tables 11a, 11b, 11c and 11d) of the first through fourth ATM utopia. It has a physical port (TPHY1_PORT) (TPHY2_PORT) (TPHY3_PORT) (TPHY4_PORT) (Transmit Physical), and the ATM Utopia ATM port has one 16-bit 50 MHz (Utopia Second Level) data bus.

따라서 수신 디먹스부(12a)는 ATM 포트(RATM_PORT)에서 들어온 53바이트의 ATM 셀을 라운드 로빈(Round Robin) 방식으로 4개의 피지컬 포트(RPHY1_PORT)(RPHY2_PORT)(RPHY3_PORT)(RPHY4_PORT)로 균등 배분한다.Therefore, the receiving demux unit 12a evenly distributes 53 bytes of ATM cells from the ATM port RATM_PORT to four physical ports RPHY1_PORT, RPHY2_PORT, RPHY3_PORT, and RPHY4_PORT in a round robin manner. .

송신 먹스 및 큐 제어부(12b)는 4개의 피지컬 포트(TPHY1_PORT) (TPHY2_PORT)(TPHY3_PORT)(TPHY4_PORT)에서 나오는 ATM 셀의 런트 셀(Runt Cell) 여부를 판단하고 가상 경로 식별자/가상 채널 식별자(VPI/VCI)를 확인하여 정상적인 셀 만을 외부 메모리부(17)에 있는 각 포트의 큐(Queue)에 집어넣고 라운드 로빈 방식으로 큐의 내용을 ATM 포트(TATM_PORT)로 전송한다.The transmission mux and queue control unit 12b determines whether the ATM cell is a run cell of the four physical ports TPHY1_PORT, TPHY2_PORT, TPHY3_PORT, and TPHY4_PORT. VCI) is checked, and only the normal cell is put in a queue of each port in the external memory unit 17, and the contents of the queue are transmitted to the ATM port TATM_PORT in a round robin manner.

이때, 런트 셀이란 ATM 셀중 일종의 에러가 발생한 셀로써 그중에서도 53바이트의 셀이 아닌 10, 43, 45 바이트로 구성된 셀로써 ATM 셀 크기가 정상적이지 않은 경우를 말한다.At this time, the runt cell is a cell in which an error occurs in the ATM cell, and a cell composed of 10, 43, and 45 bytes, not a 53-byte cell, in which the ATM cell size is not normal.

이와 같은 본 발명 ATM-LAN간 인터페이스 방법을 첨부된 도 2 내지 도 5를 참조하여 설명하기로 한다.Such an ATM-LAN interface method of the present invention will be described with reference to FIGS. 2 to 5.

도 2 및 도 5에 나타낸 바와 같이, 스위칭부(10)에서 스위칭된 셀이 제 1 내지 제 4 라우팅 테이블(11a)(11b)(11c)(11d)을 거쳐 각각 8비트 유토피아 제 1 레벨 버스를 통과하여 유토피아 제 1 레벨의 ATM 셀을 생성한다(100)As shown in FIG. 2 and FIG. 5, the cells switched by the switching unit 10 pass through the first to fourth routing tables 11a, 11b, 11c, and 11d, respectively, to the 8-bit utopia first level buses. Pass through to generate an ATM cell of the utopia first level (100).

이어서, 상기 유토피아 제 1 레벨의 ATM 셀을 유토피아 먹스부(12)에 입력하면 ATM 유토피아 먹스부(12)에서는 직접 ATM 셀을 검사하여 에러 여부를 판단하고 상기 제 1 레벨의 ATM 셀을 제 2 레벨의 ATM 셀로 전환시키고(101) 외부 메모리부(17)에 저장해두었다가 큐에서 라운드 로빈 방식으로 꺼내서 프레이머부(13)에 셀을 전송한다.Subsequently, when the ATM cell of the utopia first level is inputted to the utopia mux unit 12, the ATM utopia mux unit 12 directly inspects the ATM cell to determine whether an error occurs, and the ATM cell of the first level is determined as the second level. The cell is switched to the ATM cell (101), stored in the external memory unit 17, taken out of the queue in a round robin manner, and transferred to the framer unit 13.

그러면, 프레이머부(13)에서는 받은 셀의 프레임을 OC12 프레임으로 변환시키고(102), 이를 병렬 데이터로 직/병렬 변환부(14)에 전송하고 직/병렬 변환부(14)에서는 프레임 변환된 ATM 셀 데이터를 ECL 신호로 변환하여 광전 변환부(16)로 전송한다.Then, the framer unit 13 converts the frame of the received cell into an OC12 frame (102), transfers it to the serial / parallel conversion unit 14 as parallel data, and the serial / parallel conversion unit 14 converts the frame to ATM. The cell data is converted into an ECL signal and transmitted to the photoelectric converter 16.

광전 변환부(16)에서는 ECL 신호를 광신호로 변환하여 전송하게 된다.(103)The photoelectric conversion unit 16 converts the ECL signal into an optical signal and transmits the signal.

이상의 설명에서와 같은 본 발명 ATM-LAN간 인터페이스 장치 및 방법에 있어서는 다음과 같은 효과가 있다.The ATM-LAN interface device and method of the present invention as described above has the following effects.

첫째, 스위칭된 데이터를 직병렬 변환부로 전송할 때 프레이머부를 사용하므로 인터페이스를 구성하는 소자의 수를 감소시킬 수 있다.First, since the framer unit is used to transmit the switched data to the serial-to-parallel converter, the number of devices configuring the interface can be reduced.

둘째, ATM 유토피아 먹스의 송신 먹스 및 큐 콘트롤부에서 VPI/VCI에 따른 셀의 포워딩(Forwarding)과 블록킹(Blocking)이 가능하므로 트래픽 관리가 용이하다.Second, in the transmission mux and queue control unit of the ATM utopia mux, forwarding and blocking of cells according to VPI / VCI are possible, so traffic management is easy.

Claims (3)

비동기 전송 모드(ATM) 스위칭을 담당하는 스위칭부와;A switching unit in charge of asynchronous transmission mode (ATM) switching; 상기 스위칭부에서 스위칭된 데이터를 수신하여 조합함으로써 유토피아 제 1 레벨의 ATM 셀을 생성시키는 복수개의 라우팅 테이블과;A plurality of routing tables configured to receive and combine the data switched by the switching unit to generate an ATM cell of a utopia first level; 상기 복수개의 라우팅 테이블에서 생성된 유토피아 제 1 레벨의 ATM 셀을 전송 받아 유토피아 제 2 레벨의 ATM 셀로 전환시키는 ATM 유토피아 먹스부와;An ATM utopia mux unit for receiving ATM cells of the utopia first level generated in the plurality of routing tables and converting them to ATM cells of the utopia second level; 상기 유토피아 제 2 레벨의 ATM 셀의 프레임을 변환시키는 프레이머부와;A framer unit for converting a frame of the ATM cell of the utopia second level; 상기 변환된 ATM 셀 데이터를 광전변환 시키는 광전 변환부로 구성됨을 특징으로 하는 비동기 전송 모드-구내 정보 통신망 인터페이스 장치.And a photoelectric conversion unit for photoelectrically converting the converted ATM cell data. 제 1 항에 있어서, 상기 유토피아 먹스부는 53바이트의 ATM 셀을 복수개로 균등 배분하는 수신 디먹스부와, 상기 복수개의 라우팅 테이블에서 발생한 상기 ATM 셀의 런트 셀 여부를 판단하고 정상적인 셀만을 상기 프레이머부로 전송하는 송신 먹스 및 큐 제어부를 포함하여 구성됨을 특징으로 하는 비동기 전송 모드-구내 정보 통신망 인터페이스 장치.2. The apparatus of claim 1, wherein the utopia mux unit receives a demux unit for equally distributing a plurality of 53-byte ATM cells, and determines whether the ATM cell is a runt cell generated in the plurality of routing tables, and determines only normal cells to the framer unit. And a transmission mux and a queue control unit for transmitting. 임의의 데이터를 수신하여 조합함으로써 유토피아 제 1 레벨의 ATM 셀을 생성시키는 단계;Generating an utopia first level ATM cell by receiving and combining any data; 상기 생성된 유토피아 제 1 레벨의 ATM 셀을 유토피아 제 2 레벨의 ATM 셀로 전환시키는 단계;Converting the generated utopia first level ATM cell into an utopia second level ATM cell; 상기 유토피아 제 2 레벨의 ATM 셀의 프레임을 변환시키는 단계;Converting a frame of the ATM cell of the utopia second level; 상기 변환된 ATM 셀 데이터를 광전변환 시키는 단계를 포함하여 이루어지는 것을 특징으로 하는 비동기 전송 모드-구내 정보 통신망 인터페이스 방법.Photoelectric conversion of the converted ATM cell data.
KR1019980062873A 1998-12-31 1998-12-31 Apparatus for interfacing atm-lan and method for interfacing using the same KR20000046196A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980062873A KR20000046196A (en) 1998-12-31 1998-12-31 Apparatus for interfacing atm-lan and method for interfacing using the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980062873A KR20000046196A (en) 1998-12-31 1998-12-31 Apparatus for interfacing atm-lan and method for interfacing using the same

Publications (1)

Publication Number Publication Date
KR20000046196A true KR20000046196A (en) 2000-07-25

Family

ID=19569488

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980062873A KR20000046196A (en) 1998-12-31 1998-12-31 Apparatus for interfacing atm-lan and method for interfacing using the same

Country Status (1)

Country Link
KR (1) KR20000046196A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020069435A (en) * 2001-02-26 2002-09-04 삼성전자 주식회사 Method for Distributed Switching

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020069435A (en) * 2001-02-26 2002-09-04 삼성전자 주식회사 Method for Distributed Switching

Similar Documents

Publication Publication Date Title
KR0164834B1 (en) Pseudo synchronous digital unit signal transmission using aal
EP0909108B1 (en) Method and apparatus for interworking ATM adaptation layer formats
EP0858240B1 (en) Cell assembly and multiplexing device, and demultiplexing device
EP1045557B1 (en) ATM switching system
US5809024A (en) Memory architecture for a local area network module in an ATM switch
US6229822B1 (en) Communications system for receiving and transmitting data cells
US5809022A (en) Method and apparatus for converting synchronous narrowband signals into broadband asynchronous transfer mode signals
US5949791A (en) Method and apparatus for converting synchronous narrowband signals into broadband asynchronous transfer mode signals in an integrated telecommunications network
EP2200200B1 (en) Scalable network element with Segmentation and Reassembly (SAR) functionality for switching time division multiplex signals
EP0653132B1 (en) Local or/and transit exchange for a broadband communication network
US6658006B1 (en) System and method for communicating data using modified header bits to identify a port
KR960706730A (en) ATM networks for narrowband communications
EP0797373B1 (en) A method and apparatus for converting synchronous narrowband signals into broadband asynchronous transfer mode signals in an integrated telecommunications network
US6157638A (en) High density packet switch with high speed interfaces and method for using same
KR20000046196A (en) Apparatus for interfacing atm-lan and method for interfacing using the same
KR100337639B1 (en) ATM interface module for the base station controller in IMT-2000 network
KR100306476B1 (en) System of Interfacing the ATM Network
KR100284004B1 (en) Host Digital Terminal in Demand-Density Optical Subscriber Transmitter
KR100252500B1 (en) Bus arbitration circuit in frame relay subscriber board of atm switch
KR100393480B1 (en) Link interface module-network in radio network controller subsystem
KR100251717B1 (en) Apparatus and method for multiplexing/demultiplexing atm cells with variable rate
KR100237883B1 (en) Efficient method for cell routing in atm vp cross connector using the method
KR100372876B1 (en) Apparatus And Method For Subscriber Interface Of STM-4C Grade
KR100252499B1 (en) Bus size control circuit in frame relay subscriber board of atm switch
KR20030019835A (en) Apparatus for ATM switching using cellbus

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination