KR20000046189A - Method for selecting valid bit - Google Patents

Method for selecting valid bit Download PDF

Info

Publication number
KR20000046189A
KR20000046189A KR1019980062866A KR19980062866A KR20000046189A KR 20000046189 A KR20000046189 A KR 20000046189A KR 1019980062866 A KR1019980062866 A KR 1019980062866A KR 19980062866 A KR19980062866 A KR 19980062866A KR 20000046189 A KR20000046189 A KR 20000046189A
Authority
KR
South Korea
Prior art keywords
bit
bits
valid
significant
significant bit
Prior art date
Application number
KR1019980062866A
Other languages
Korean (ko)
Other versions
KR100313921B1 (en
Inventor
김석윤
Original Assignee
서평원
엘지정보통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 서평원, 엘지정보통신 주식회사 filed Critical 서평원
Priority to KR1019980062866A priority Critical patent/KR100313921B1/en
Publication of KR20000046189A publication Critical patent/KR20000046189A/en
Application granted granted Critical
Publication of KR100313921B1 publication Critical patent/KR100313921B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04JMULTIPLEX COMMUNICATION
    • H04J13/00Code division multiplex systems
    • H04J13/0007Code type
    • H04J13/004Orthogonal
    • H04J13/0044OVSF [orthogonal variable spreading factor]
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

PURPOSE: A method for selecting a valid bit is provided to improve a receiving performance of an entire receiving system by selecting an optimum valid bit according to an error rate of a decoded bit. CONSTITUTION: An OVSF bit selecting unit(310) selects a valid bit according to an OVSF. A most significant bit inputted from an integrating unit(20) is used in a bit selection/truncation unit. The bit selection/truncation unit selects valid bits with 2 bits according to a bit error rate and transmits 3 bits to a viterbi decoder(40). If a signal with N bits is transmitted to an inverse diffusion unit(10), the inverse diffusion unit(10) multiplies the received signal with N bits by a PN-code and a Walsh code for recovering the received signal as an original signal.

Description

유효 비트 선택 방법Valid bit selection method

본 발명은 CDMA 수신 장치에 관한 것으로서, 특히 차세대 이동 통신 시스템(IMT-2000)과 같이 직교 가변 확산 벡터(OVSF) 코드를 사용하는 CDMA 수신 장치에서 비터비 디코더(Viterbi Decoder)의 복호 효율을 높이기 위해 역확산된 결과값에서 유효 비트를 선택하는 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a CDMA receiver, and more particularly, to improve the decoding efficiency of a Viterbi decoder in a CDMA receiver using an Orthogonal Variable Spreading Vector (OVSF) code, such as the next generation mobile communication system (IMT-2000). A method of selecting valid bits from a despreaded result value.

일반적으로 CDMA 수신 장치에서는 역확산된 결과값을 적분하여 그 중 최상위 비트 3비트를 선택하고, 선택된 최상위 비트 3비트가 전달되면 비터비 디코더(40)는 이를 이용하여 소프트 디시젼(Soft Decision)을 수행한다.In general, the CDMA receiver integrates the despreaded result value and selects the most significant bit of the 3 bits. When the selected most significant bit 3 bits are delivered, the Viterbi decoder 40 uses the soft decision to make a soft decision. To perform.

그러나, 종래의 CDMA 수신 장치에서는 직교 가변 확산 벡터(Orthogonal Variable Spreading Factor ; 이하, OVSF 라 약칭함)를 사용하지 않기 때문에 OVSF에 따른 비트 선택 기능이 없었다.However, the conventional CDMA receiving apparatus does not use an orthogonal variable spreading factor (hereinafter, abbreviated as OVSF), so there is no bit selection function according to OVSF.

도 1 은 일반적인 CDMA 수신 장치의 일부 구성을 나타낸 블록구성도이다.1 is a block diagram showing a part of a general CDMA receiving apparatus.

도 1 을 참조하면, CDMA 수신 장치에서 역확산부(10)는 수신된 신호를 피엔 코드(PN-code)와 월쉬 코드(Walsh Code)로 역확산시키며, 역확산된 신호는 적분부(20)에서 64-칩(64-chip) 기간 동안 적분된다.Referring to FIG. 1, the despreader 10 despreads a received signal into a PN-code and a Walsh code in the CDMA receiver, and the despreaded signal is an integrator 20. Is integrated over a 64-chip period.

비트 선택부(30)는 적분부(20)에서 적분된 N비트의 데이터에서 비터비 디코더(40)로 전달할 3비트를 선택한다.The bit selector 30 selects three bits to be transmitted to the Viterbi decoder 40 from the N bits of data integrated by the integrator 20.

여기서, 적분부(20)의 출력은 3비트 보다 많은 비트의 데이터가 출력되므로, 비트 선택부(30)는 최상위 비트 3비트만을 선택하여 비터비 디코더(40)에 전달한다.Here, since the data of the integrator 20 outputs more bits than 3 bits, the bit selector 30 selects only the most significant bit 3 bits and transmits the bit to the Viterbi decoder 40.

비터비 디코더(40)는 수신된 신호에 대한 복호 효율을 높이기 위해 소프트 디시젼을 수행한다.The Viterbi decoder 40 performs a soft decision to increase the decoding efficiency of the received signal.

이외에도 이들 각 블록들을 제어하는 제어부(50)가 있다.In addition, the controller 50 controls each of these blocks.

그러나, 이와 같은 종래 기술에 따른 CDMA 수신 장치에서는 OVSF가 고려되지 않았으므로, OVSF에 따라 적분 결과값의 유효 비트를 선택할 수 없다.However, since the OVSF is not considered in the CDMA receiving apparatus according to the prior art, it is not possible to select a valid bit of the integral result value according to the OVSF.

따라서, 채널 상태에 따라 유효 비트를 선택할 수 없다는 단점이 있다.Therefore, there is a disadvantage in that the valid bit cannot be selected according to the channel state.

본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 차세대 이동 통신과 같이 OVSF를 사용할 경우에 대비하여, 채널 상태 즉 디코딩되는 비트의 오류율에 따라 최적의 유효 비트를 선택하는 유효 비트 선택 방법을 제공하는데 있다.SUMMARY OF THE INVENTION The present invention has been made in view of the above-mentioned problems of the prior art, and in contrast to the case of using OVSF as in next-generation mobile communication, selecting an optimal valid bit according to a channel state, that is, an error rate of a bit to be decoded. An effective bit selection method is provided.

이상과 같은 목적을 달성하기 위한 본 발명의 일 특징에 따르면, 유효 비트 선택 방법이 역확산된 수신 신호를 임의의 심볼 길이만큼 적분하는 단계와, 상기 적분된 신호의 최상위 비트를 결정하는 단계와, 상기 적분된 신호 중 상기 최상위 비트를 제외한 나머지 비트를 순차적으로 탐색하는 단계와, 상기 탐색 결과에 따른 임의의 유효 비트를 선택하는 단계를 포함하여 이루어진다.According to an aspect of the present invention for achieving the above object, the effective bit selection method, the method comprising: integrating the despread received signal by an arbitrary symbol length, determining the most significant bit of the integrated signal; And sequentially searching the remaining bits except the most significant bit of the integrated signal, and selecting any valid bit according to the search result.

바람직하게는, 상기 탐색 단계가 상기 결정된 최상위 비트의 다음 비트부터 최하위 비트측으로 디코딩될 나머지 비트를 탐색 윈도우를 이용하여 순차적으로 탐색하게 된다.Preferably, the searching step sequentially searches the remaining bits to be decoded from the next bit of the determined most significant bit to the least significant bit side using the search window.

또한, 상기 유효 비트를 선택하는 단계가 상기 탐색된 나머지 비트를 디코딩하여 그에 따른 비트 에러율에 따라 최적의 유효 비트를 선택하게 되는데, 상기 최적의 유효 비트는 최상위 비트를 제외한 나머지 비트들을 최하위 비트측으로 두 비트씩 순차적으로 디코딩하여 선택된 최소의 비트 에러율을 갖는 유효 비트이다.In addition, the selecting of the valid bits decodes the searched remaining bits and selects an optimal valid bit according to a bit error rate, wherein the optimal valid bit places the remaining bits except the most significant bit toward the least significant bit side. This is a valid bit having a minimum bit error rate selected by sequentially decoding bit by bit.

상기한 본 발명에서 상기 유효 비트를 선택하는 단계에서는 최상위 비트가 음의 값을 나타낼 때 상기 최상위 비트와 상기 선택된 유효 비트사이의 비트값은 모두 "1"이여야 하며 "0"의 비트가 있을 경우에는 선택된 유효 비트를 모두 "0"으로 하며, 최상위 비트가 양의 값을 나타낼 때 상기 최상위 비트와 상기 선택된 유효 비트사이의 비트값은 모두 "0"이어야 하며 "1"의 비트가 있을 경우에는 선택된 유효 비트를 모두 "11"로 한다.In the step of selecting the valid bit in the present invention, when the most significant bit represents a negative value, the bit value between the most significant bit and the selected valid bit must be all "1", and if there is a bit of "0" Has all selected valid bits set to "0", and when the most significant bit represents a positive value, the bit value between the most significant bit and the selected valid bit must all be "0", and if there is a bit of "1", All valid bits are set to "11".

도 1 은 일반적인 CDMA 수신 장치의 일부 구성을 나타낸 블록구성도.1 is a block diagram showing a part of a general CDMA receiver.

도 2 는 본 발명에 따른 유효 비트 선택 방법을 설명하기 위한 비트 선택부의 구성을 나타낸 블록구성도.2 is a block diagram showing a configuration of a bit selector for explaining a valid bit selection method according to the present invention;

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

10 : 역확산부 20 : 적분부10: despreader 20: integrator

30 : 비트 선택부 40 : 비터비 디코더30: bit selector 40: Viterbi decoder

50 : 제어부 310 : OVSF 비트 선택부50: control unit 310: OVSF bit selection unit

320 : 비트 선택/제거부320: bit select / remove section

이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.Hereinafter, a configuration and an operation according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.

본 발명에 따른 유효 비트 선택 방법을 설명하기 위한 CDMA 수신 장치의 구성도 도 1 과 유사하다.The configuration of the CDMA receiving apparatus for explaining the effective bit selection method according to the present invention is similar to that of FIG.

따라서, 먼저 도 1 을 참조하여 본 발명에 따른 각 블록의 동작 설명을 간단히 하면, 역확산부(10), 적분부(20) 및 비터비 디코더(40)의 기본적인 동작은 종래와 동일하며, 단지 제어부(50)가 OVSF에 따라 적분 결과값의 유효 자리를 선택하는 것은 물론 채널 상태에 따라 유효 자리를 선택하도록 제어한다는 점이 상이한다. 보다 특이한 점은 본 발명에 따른 비트 선택부(300)의 내부 구성에서 알 수 있다.Therefore, first, the operation of each block according to the present invention will be briefly described with reference to FIG. 1, and the basic operations of the despreader 10, the integrator 20 and the Viterbi decoder 40 are the same as in the related art. The control unit 50 controls not only to select the significant digit of the integral result value according to the OVSF but also to select the significant digit according to the channel state. More specific points can be seen in the internal configuration of the bit selector 300 according to the present invention.

도 2 는 본 발명에 따른 유효 비트 선택 방법을 설명하기 위한 비트 선택부의 구성을 나타낸 블록구성도이다.2 is a block diagram illustrating a configuration of a bit selector for explaining a valid bit selection method according to the present invention.

도 1 및 도 2 를 참조하면, OVSF 비트 선택부(310)는 OVSF 에 따라 유효 비트를 선택하며, 적분부(20)로부터 입력된 최상위 비트는 비트 선택/제거부(Bit selection/truncation)에서 그대로 사용한다.1 and 2, the OVSF bit selector 310 selects a valid bit according to the OVSF, and the most significant bit input from the integrator 20 remains unchanged in the bit selection / truncation. use.

이후 비트 에러율(BER)에 따른 비트 선택/제거부(Bit selection/truncation)에서는 비트 에러율에 따라 유효 비트 2비트를 선택하며, 비터비 디코더(40)에 모두 3비트를 전달한다.The bit selection / truncation according to the bit error rate BER selects two valid bits according to the bit error rate, and transfers all three bits to the Viterbi decoder 40.

현재 상용화되어 있는 CDMA 수신 장치와 같이 N비트의 신호가 역확산부(10)에 전달되면, 역확산부(10)는 피엔 코드(PN-code)와 월쉬 코드(Walsh Code)를 N비트의 수신 신호에 곱하여 원래의 신호로 복원시키게 된다.When the N-bit signal is transmitted to the despreader 10, as in the currently commercially available CDMA receiver, the despreader 10 receives the P-code and Walsh code by N-bit. The signal is multiplied and restored to the original signal.

그러나, CDMA 송신 장치에서 확산되어 송신된 신호는 무선 공간을 통하면서 잡음 등에 의하여 왜곡되기 때문에, 원래의 신호로 복원되지 못하는 경우가 발생하게 된다.However, since a signal spread and transmitted by the CDMA transmission apparatus is distorted by noise or the like through the wireless space, a case where the original signal cannot be restored is generated.

이 같이 원래의 신호로 복원되지 못하는 것을 방지하기 위하여 수신 장치에서는 역확산된 신호를 심볼 길이 만큼 적분하여 원래의 신호를 안정되게 되찾도록 하는 기능을 가지고 있다.In order to prevent this from being restored to the original signal, the receiving apparatus has a function of integrating the despread signal by the symbol length to restore the original signal stably.

그러나, 본 발명에서와 같이 OVSF를 사용할 경우에는 심볼당 칩의 개수가 가변적으로 변하기 때문에, 즉 OVSF가 16, 32, 64, 128, 256 등으로 가변함에 따라 심볼당 칩의 개수도 가변되기 때문에 적분부(20)의 적분 시간이 이에 따라 달라지게 된다. 이는 적분부(20)에서 출력된 값이 OVSF에 따라 커지기도 작아지기도 한다는 것을 의미한다.However, when OVSF is used as in the present invention, since the number of chips per symbol varies variably, that is, the number of chips per symbol varies as the OVSF varies to 16, 32, 64, 128, 256, and the like. The integration time of the part 20 will vary accordingly. This means that the value output from the integrating unit 20 increases or decreases according to OVSF.

또한, 비터비 디코더(40)에서 소프트 디시젼을 위해 받을 수 있는 비트가 3비트인 것을 고려할 때, 유효 비트를 적절히 선택하지 않으면 하드 디시젼(Hard Decision)을 하는 것과 별로 차이가 나지 않을 수 있다.In addition, considering that the bits that can be received for the soft decision in the Viterbi decoder 40 are 3 bits, if the valid bit is not properly selected, the hard decision may not be much different from that of the hard decision. .

따라서, 본 발명에서는 이러한 점을 극복하도록 OVSF에 따른 적분부(20)의 출력값으로부터 유효 비트를 선택하는 기능을 갖춘 것이 도 2 의 본 발명에 따른 비트 선택부(300)이다.Therefore, in the present invention, the bit selector 300 according to the present invention of FIG. 2 is provided with a function of selecting a valid bit from the output value of the integrator 20 according to the OVSF.

이에 대해 보다 상세하게 설명하자면, 적분된 출력 신호가 N비트라고 할 때, OVSF에 따라 최상위 비트로부터 둘째, 셋째, 넷째, ... NST비트는 의미없는 비트가 된다.In more detail, when the integrated output signal is N bits, the second, third, fourth, ... N ST bits from the most significant bits become meaningless bits according to OVSF.

CDMA 수신 장치에 입력되는 신호 비트수가 4비트일 때, 역확산된 값이 +7과 -8만을 갖는다고 가정하면, OVSF에 따른 적분부(20)의 출력은 다음 표 1 과 같다.When the number of signal bits input to the CDMA receiver is 4 bits, assuming that the despread values have only +7 and -8, the output of the integrator 20 according to OVSF is shown in Table 1 below.

OVSFOVSF 적분기 출력값Integrator Output 적분기 출력 유효 비트Integrator Output Valid Bits 적분기 출력 비트(모든 OVSF를 고려)Integrator Output Bits (All OVSF Considered) 1616 70h/80h70h / 80h 88 1212 3232 E0h/100hE0h / 100h 99 1212 6464 1C0h/200h1C0h / 200h 1010 1212 128128 380h/400h380h / 400h 1111 1212 256256 700h/800h700h / 800h 1212 1212

표 1 과 같이 적분된 출력 비트는 12비트인 반면 실제 의미있는 비트는 OVSF에 따라 최하위 비트로부터 8, 9, 10, 11, 12비트가 된다.As shown in Table 1, the integrated output bits are 12 bits, while the actual meaningful bits are 8, 9, 10, 11, 12 bits from the least significant bit according to OVSF.

따라서, OVSF에 따라 유효한 비트를 선택하여야만 비터비 디코더(40)에 적절한 입력을 줄 수 있다.Therefore, an appropriate input can be given to the Viterbi decoder 40 only by selecting a valid bit according to the OVSF.

이와 같은 기능은 도 2 에 도시된 본 발명에 따른 비트 선택부(300)에 의해 실현된다.Such a function is realized by the bit selector 300 according to the present invention shown in FIG.

표 1 은 역확산된 값이 +7 또는 -8이라는 가정에 따른 것이다. 그러나 실제로는 채널의 상태에 따라 선택되는 유효 비트가 달라져야 한다.Table 1 is based on the assumption that the despread value is +7 or -8. In practice, however, the effective bit selected must depend on the state of the channel.

이를 극복하기 위해 본 발명에서는 비트 에러율에 따른 비트 선택/제거부(320)가 구비된다.In order to overcome this problem, in the present invention, a bit selection / removing unit 320 according to a bit error rate is provided.

OVSF 비트 선택부(310)는 유효 비트를 선택한 다음 선택된 비트를 비터비 디코더(40)에 입력시켜 비트 에러율을 측정한다.The OVSF bit selector 310 selects a valid bit and inputs the selected bit to the Viterbi decoder 40 to measure the bit error rate.

이 후에 최하위 비트쪽으로 1비트 만큼 움직여 새로운 비트 에러율을 측정하고, 새로이 측정된 비트 에러율이 더 좋은 결과값이면, 다시 최하위 비트쪽으로 1비트 만큼 움직여 또다른 비트 에러율을 측정한다.After that, measure a new bit error rate by moving one bit toward the least significant bit, and if the newly measured bit error rate is a better result, move another bit error rate by one bit toward the least significant bit.

이 때도 새로이 측정된 비트 에러율이 이전 비트 에러율 결과값보다 좋으면 최하위 비트쪽으로 계속 움직이면서 비트 에러율을 측정하게 되지만, 이전 비트 에러율 결과값보다 나쁘면 바로 이전의 비트로 움직여 정지한다. 즉 최상위 비트쪽으로 1비트 만큼 되돌아간 후 정지하게 된다는 것이다.In this case, if the newly measured bit error rate is better than the previous bit error rate result, the bit error rate is continuously measured toward the least significant bit. However, if the new bit error rate is worse than the previous bit error rate result, the bit error rate is moved to the previous bit to stop. That is, it stops after returning 1 bit to the most significant bit.

이와 같이 최적의 유효 비트가 선택된 후 탐색 윈도우가 고정된 상태에서, 비트 에러에 의해 비트 선택/제거부(320)에 입력되는 신호가 윈도우를 벗어나는 경우에는 다음과 같이 탐색 윈도우의 비트값을 조정하여 비트 오류에 대한 오차를 줄이게 된다.When the search window is fixed after the optimal valid bit is selected as described above, when the signal input to the bit select / remove unit 320 is out of the window due to a bit error, the bit value of the search window is adjusted as follows. This reduces the error for bit errors.

먼저, "1"인 최상위 비트와 탐색 윈도우의 비트값 사이에 유효 비트가 있을 경우에는 탐색 윈도우의 모든 비트값을 "0"으로 한다. 즉, 모든 유효 비트를 "0"으로 한다는 것이다.First, when there is a valid bit between the most significant bit of "1" and the bit value of the search window, all bit values of the search window are set to "0". That is, all valid bits are set to "0".

반대로 "0"인 최상위 비트와 탐색 윈도우의 비트값 사이에 유효 비트가 있을 경우에는 탐색 윈도우의 모든 비트값을 "1"로 한다. 즉, 모든 유효 비트를 "1"로 한다는 것이다.On the contrary, when there is a valid bit between the most significant bit of "0" and the bit value of the search window, all bit values of the search window are set to "1". In other words, all valid bits are set to "1".

이에 대한 일 예를 설명하면 다음과 같다.An example of this is as follows.

부호 비트가 "1"인 경우 탐색 윈도우와 부호 비트 사이의 비트는 모두 "1"이여야 하는데, 다음과 같이 유효 비트 "0"이 있는 경우에는 탐색 윈도우 내의 값은 모두 "0"으로 읽어 주면 오차가 작아진다.If the sign bit is "1", the bits between the search window and the sign bit should all be "1". If there is a valid bit "0" as shown below, all the values in the search window are read as "0". Becomes smaller.

부호비트Sign bit 윈도우window 1One 1 0 11 0 1 0 10 1 0 1 1 0 0 00 1 1 0 0 0

즉, 상기에서 알 수 있듯이 부호 비트가 "1" 일 때, 탐색 윈도우와 부호 비트 사이의 비트가 모두 "1" 이여야 하는데 " 101 " 로 두 번째 비트가 "0"이므로 탐색 윈도우의 비트값 " 01 "을 " 00 "으로 읽는다.That is, as shown above, when the sign bit is "1", all bits between the search window and the sign bit should be "1". Since the second bit is "0", the bit value of the search window " Read 01 "as" 00 ".

이는 부호 비트가 음의 값이므로 " 10101 "은 "-10(10)(= 10101 의 2의 보수가 01011 이므로)"이다. 따라서 탐색 윈도우에 선택된 유효 비트를 포함하여 디코딩되는 3비트 "101"은 "-3(10)(= 101 의 2의 보수가 011 이므로)" 이지만, 본 발명에서는 디코딩되는 3비트가 "100" 이므로 "-4(10)(= 100 의 2의 보수가 100 이므로)" 가 되어 결과적으로 본래의 값 "-10"과의 오차가 줄어들게 된다.This is because "10101" is negative because the sign bit is negative ( since 2's complement of = 10101 is 01011). Therefore, the 3-bit "101" decoded including the valid bit selected in the search window is "-3 (10) (since 2's complement of = 101 is 011)", but in the present invention, since the 3 bits to be decoded is "100", "-4 (10) (because two's complement of = 100 is 100)", and as a result, the error from the original value "-10" is reduced.

본 발명에 따른 또다른 일 예를 설명하면 다음과 같다.Another example according to the present invention will be described.

부호 비트가 "0"인 경우 탐색 윈도우와 부호 비트 사이의 비트는 모두 "0"이여야 하는데, 다음과 같이 "1"이 있는 경우에는 탐색 윈도우 내의 값은 모두 "1"으로 읽어 주면 오차가 작아진다.If the sign bit is "0", the bits between the search window and the sign bit should all be "0". If there is "1" as shown below, if all the values in the search window are read as "1", the error is small. Lose.

부호비트Sign bit 윈도우window 00 0 0 10 0 1 0 10 1 0 1 1 0 0 00 1 1 0 0 0

즉, 상기 예에서 알 수 있듯이 부호 비트가 "0" 일 때, 탐색 원도우와 부호 비트 사이의 비트가 모두 "0" 이여야 하는데 " 001 " 로 세 번째 비트가 "1"이므로 탐색 윈도우의 비트값 " 01 "을 " 11 "으로 읽는다.That is, as shown in the above example, when the sign bit is "0", all bits between the search window and the sign bit should be "0". Since the third bit is "1", the bit value of the search window Read "01" as "11".

이는 부호 비트가 양의 값이므로 " 00101 "은 "5(10)"이다. 따라서 탐색 윈도우에 선택된 유효 비트를 포함하여 디코딩되는 3비트 "1"은 "1(10)" 이지만, 본 발명에서는 디코딩되는 3비트가 "11" 이므로 "3(10)" 가 되어 결과적으로 본래의 값 "5"와의 오차가 줄어들게 된다.This is because "00101" is "5 (10) " because the sign bit is a positive value. Therefore, the three bits "1" to be decoded including the valid bit selected in the search window are "1 (10) ", but in the present invention, since the three bits to be decoded are "11", the result is "3 (10) ", resulting in the original. The error with the value "5" is reduced.

이상의 설명에서와 같은 본 발명은 차세대 이동 통신과 같이 OVSF를 사용할 경우에 대비하여, 채널 상태 즉 디코딩되는 비트의 오류율에 따라 최적의 유효 비트를 선택하므로, 디코더의 복호 효율이 높아지게 되어 전체 수신 시스템의 수신 성능이 향상된다는 효과가 있다.As described above, the present invention selects an optimal valid bit according to a channel state, that is, an error rate of a bit to be decoded, in order to use OVSF as in next-generation mobile communication, thereby increasing the decoding efficiency of the decoder and The reception performance is improved.

Claims (6)

역확산된 수신 신호를 임의의 심볼 길이만큼 적분하는 단계와;Integrating the despread received signal by any symbol length; 상기 적분된 신호의 최상위 비트를 결정하는 단계와;Determining the most significant bit of the integrated signal; 상기 적분된 신호 중 상기 최상위 비트를 제외한 나머지 비트를 순차적으로 탐색하는 단계와;Sequentially searching for bits other than the most significant bit of the integrated signal; 상기 탐색 결과에 따른 임의의 유효 비트를 선택하는 단계를 포함하여 이루어지는 것을 특징으로 하는 유효 비트 선택 방법.And selecting an arbitrary valid bit according to the search result. 제 1 항에 있어서, 상기 탐색 단계는 상기 결정된 최상위 비트의 다음 비트부터 최하위 비트측으로 디코딩될 나머지 비트를 탐색 윈도우를 이용하여 순차적으로 탐색하는 것을 특징으로 하는 유효 비트 선택 방법.2. The method of claim 1, wherein the searching step sequentially searches the remaining bits to be decoded from the next bit of the determined most significant bit to the least significant bit side using a search window. 제 1 항에 있어서, 상기 유효 비트를 선택하는 단계는, 상기 탐색된 나머지 비트를 디코딩하여 그에 따른 비트 에러율에 따라 최적의 유효 비트를 선택하는 것을 특징으로 하는 유효 비트 선택 방법.The method of claim 1, wherein the selecting of the valid bits comprises decoding the remaining bits found and selecting an optimal valid bit according to a bit error rate. 제 3 항에 있어서, 상기 최적의 유효 비트는 최상위 비트를 제외한 나머지 비트들을 최하위 비트측으로 두 비트씩 순차적으로 디코딩하여 선택된 최소의 비트 에러율을 갖는 유효 비트임을 특징으로 하는 유효 비트 선택 방법.4. The valid bit selection method of claim 3, wherein the optimal valid bit is a valid bit having a minimum bit error rate selected by sequentially decoding two bits except the most significant bit to the least significant bit side. 제 1 항에 있어서, 상기 유효 비트를 선택하는 단계에서는 최상위 비트가 음의 값을 나타낼 때, 상기 최상위 비트와 상기 선택된 유효 비트사이의 비트값은 모두 "1"이여야 하며, "0"의 비트가 있을 경우에는 선택된 유효 비트를 모두 "0"으로 하는 것을 특징으로 유효 비트 선택 방법.The bit value between the most significant bit and the selected valid bit must be "1" when the most significant bit represents a negative value. If there is, valid bit selection method characterized in that all selected valid bits to "0". 제 1 항에 있어서, 상기 유효 비트를 선택하는 단계에서는 최상위 비트가 양의 값을 나타낼 때, 상기 최상위 비트와 상기 선택된 유효 비트사이의 비트값은 모두 "0"이어야 하며, "1"의 비트가 있을 경우에는 선택된 유효 비트를 모두 "11"로 하는 것을 특징으로 하는 유효 비트 선택 방법.The bit value between the most significant bit and the selected valid bit should all be "0" when the most significant bit represents a positive value. If present, all selected valid bits are " 11 ".
KR1019980062866A 1998-12-31 1998-12-31 apparatus for receiving code division multiple access and method for selecting valid bit thereof KR100313921B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980062866A KR100313921B1 (en) 1998-12-31 1998-12-31 apparatus for receiving code division multiple access and method for selecting valid bit thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980062866A KR100313921B1 (en) 1998-12-31 1998-12-31 apparatus for receiving code division multiple access and method for selecting valid bit thereof

Publications (2)

Publication Number Publication Date
KR20000046189A true KR20000046189A (en) 2000-07-25
KR100313921B1 KR100313921B1 (en) 2001-12-12

Family

ID=19569481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980062866A KR100313921B1 (en) 1998-12-31 1998-12-31 apparatus for receiving code division multiple access and method for selecting valid bit thereof

Country Status (1)

Country Link
KR (1) KR100313921B1 (en)

Also Published As

Publication number Publication date
KR100313921B1 (en) 2001-12-12

Similar Documents

Publication Publication Date Title
KR100538504B1 (en) Rate detection for variable rate cdma communication system
KR100582217B1 (en) Spread spectrum multipath demodulator for a multichanel communication system
RU2174740C2 (en) Method and system for concurrent demodulation of multiple elementary signal pulses under code channel division multiple access conditions
US5999562A (en) Intelligent power management for a programmable matched filter
US6363108B1 (en) Programmable matched filter searcher
KR20010021660A (en) Channelization code allocation for radio communication systems
JP3786422B2 (en) Method and apparatus for identifying encoded communication signals
US20030235240A1 (en) Radio receiver
JP2004508766A (en) Method and apparatus for processing partial transfer format information
JP2001007733A (en) Pseudo-noise code capturing device and direct sequence code division multiple access receiver having the same device
US6173008B1 (en) Rake receiver for reducing hardware consumption and improving search performance
JPH11502097A (en) Method and apparatus for coherent channel estimation in a communication system
JP2001285180A (en) Radio communication equipment and radio communication method
JP4263489B2 (en) Method and apparatus for chip rate processing in a CDMA system
JP3029819B2 (en) Code division multiple access (CDMA) band spreading apparatus and method
US7200133B2 (en) Rake finger receiver and method therefor in a spread spectrum communication system
KR100313921B1 (en) apparatus for receiving code division multiple access and method for selecting valid bit thereof
US20020003834A1 (en) Rate adjustment technique in a CDMA receiver
JP2002185430A (en) Receiver and receiving method
AU774469B2 (en) Transmitting and receiving circuit, mobile communication terminal device employing the same and control method therefor
KR20010027280A (en) Parallel combinatory processing adaptive communication system and method for supporting multi-transmission rate
US7120186B2 (en) Methods and apparatus for use in generating data sequences for spread spectrum communications
KR100786105B1 (en) Apparatus for a signal search in Mobile Communication System and Method thereof
JP2001144649A (en) Spread spectrum communication unit and method
JPH0629946A (en) Spread spectrum mode communication equipment

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130924

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140924

Year of fee payment: 14

LAPS Lapse due to unpaid annual fee