KR20000044916A - Circuit for adjusting output voltage of sense amplifier - Google Patents

Circuit for adjusting output voltage of sense amplifier Download PDF

Info

Publication number
KR20000044916A
KR20000044916A KR1019980061419A KR19980061419A KR20000044916A KR 20000044916 A KR20000044916 A KR 20000044916A KR 1019980061419 A KR1019980061419 A KR 1019980061419A KR 19980061419 A KR19980061419 A KR 19980061419A KR 20000044916 A KR20000044916 A KR 20000044916A
Authority
KR
South Korea
Prior art keywords
sense amplifier
output voltage
output
voltage
pass filter
Prior art date
Application number
KR1019980061419A
Other languages
Korean (ko)
Inventor
박인선
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980061419A priority Critical patent/KR20000044916A/en
Publication of KR20000044916A publication Critical patent/KR20000044916A/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G11C7/08—Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/065—Sense amplifier drivers

Abstract

PURPOSE: A circuit for adjusting the output voltage of a sense amplifier is provided to reduce the oscillation of output voltage by using a low pass filter in a feedback line. CONSTITUTION: A sense amplifier(11) receives first/second control voltages(Vin-,Vin+). Output voltage(Vout) from an output terminal(Dout) of the sense amplifier is supplied to an input terminal of the second control voltage through a low pass filter(12). The low pass filter feeds only a low frequency signal of voltage to the input terminal by filtrating the oscillated voltage. The low pass filter passes the low frequency signals, and the high frequency signals are isolated to prevent the oscillated voltage from being fed back to the input of the sense amplifier. Thus, the output voltage is stabilized to a desired voltage in a short time, and the low pass filter prevents the oscillation of the output voltage.

Description

센스앰프의 출력전압 조정 회로Sense Amplifier Output Voltage Control Circuit

본 발명은 센스앰프의 출력전압 조정 회로에 관한 것으로, 특히 이득(Gain)이 1인 센스앰프 회로에서 발생하는 오실레이션(Oscillation) 현상을 줄일 수 있는 센스앰프의 출력전압 조정 회로에 관한 것이다.The present invention relates to an output voltage adjusting circuit of a sense amplifier, and more particularly, to an output voltage adjusting circuit of a sense amplifier capable of reducing oscillation occurring in a sense amplifier circuit having a gain of 1.

도 1은 종래 기술에 따른 센스앰프의 출력전압 조정 회로도이다.1 is a circuit diagram illustrating an output voltage of a sense amplifier according to the prior art.

먼저, 전원단자(Vcc) 및 접지단자(Vss)간에 제 1 PMOS 트랜지스터(P1) 및 제 1 NMOS 트랜지스터(N1)가 직렬로 접속된다.First, the first PMOS transistor P1 and the first NMOS transistor N1 are connected in series between the power supply terminal Vcc and the ground terminal Vss.

또한, 상기 전원단자(Vcc) 및 제 1 노드(K1)간에는 제 3 PMOS 트랜지스터(P3)가 접속된다. 상기 전원단자(Vcc) 및 제 2 노드(K2)간에는 제 2 PMOS 트랜지스터(P2)가 접속된다. 상기 제 2 및 제 3 PMOS 트랜지스터(P2 및 P3)의 게이트 입력으로는 상기 제 2 노드(K2)의 전압이 공급된다.In addition, a third PMOS transistor P3 is connected between the power supply terminal Vcc and the first node K1. A second PMOS transistor P2 is connected between the power supply terminal Vcc and the second node K2. Voltages of the second node K2 are supplied to gate inputs of the second and third PMOS transistors P2 and P3.

상기 제 2 노드(K2) 및 제 3 노드(K3)간에는 제 2 제어전압(Vin+)을 입력으로 하는 제 2 NMOS 트랜지스터(N2)가 접속된다. 상기 제 1 노드(K1) 및 제 3 노드(K3)간에는 제 1 제어전압(Vin-)을 입력으로 하는 제 3 NMOS 트랜지스터(N3)가 접속된다.A second NMOS transistor N2 having a second control voltage Vin + as an input is connected between the second node K2 and the third node K3. A third NMOS transistor N3 having a first control voltage Vin− as an input is connected between the first node K1 and the third node K3.

상기 제 3 노드(K3) 및 접지단자(Vss)간에는 상기 제 4 노드(K4)의 전압을 입력으로 하는 제 5 및 제 6 NMOS 트랜지스터(N5 및 N6)가 직렬로 접속된다.Fifth and sixth NMOS transistors N5 and N6, which input the voltage of the fourth node K4, are connected in series between the third node K3 and the ground terminal Vss.

또한, 상기 전원단자(Vcc) 및 접지단자(Vss)간에는 제 4 PMOS 트랜지스터(P4) 및 제 4 NMOS 트랜지스터(N4)가 직렬로 접속된다.Further, the fourth PMOS transistor P4 and the fourth NMOS transistor N4 are connected in series between the power supply terminal Vcc and the ground terminal Vss.

한편, 상기 제 4 PMOS 트랜지스터(P4) 및 제 4 NMOS 트랜지스터(N4)의 접속 노드인 출력단자(Dout) 및 접지단자(Vss)간에는 부하 캐피시터(CL)가 접속된다. 그리고, 상기 출력단자(Dout)를 통해 출력되는 출력 전압(Vout)은 상기 제 2 NMOS 트랜지스터(N2)의 게이트 입력으로 피드백(Feedback) 된다.On the other hand, the load capacitor C L is connected between the output terminal Dout and the ground terminal Vss, which are connection nodes of the fourth PMOS transistor P4 and the fourth NMOS transistor N4. The output voltage Vout output through the output terminal Dout is fed back to the gate input of the second NMOS transistor N2.

도 2는 도 1의 등가 회로도로서, 센스앰프(1)는 제 1 및 제 2 제어전압(Vin- 및 Vin+)을 각각 입력으로 한다. 상기 센스앰프(1)의 출력단자(Dout)를 통해 출력되는 출력 전압(Vout)은 상기 제 2 제어전압(Vin+)이 공급되는 입력단자로 피드백 된다.FIG. 2 is an equivalent circuit diagram of FIG. 1, in which the sense amplifier 1 receives first and second control voltages Vin- and Vin +, respectively. The output voltage Vout output through the output terminal Dout of the sense amplifier 1 is fed back to the input terminal to which the second control voltage Vin + is supplied.

상술한 바와 같이 구성된 종래 기술에 따른 센스앰프의 출력전압 조정 회로는 상기 출력단자(Dout)를 통해 출력되는 출력 전압(Vout)인 오실레이션된 전압이 상기 제 2 제어전압(Vin+)을 입력으로 하는 센스앰프(1)의 입력단자로 피드백 되므로, 상기 출력단자(Dout)를 통해 출력되는 출력 전압(Vout)은 극심한 오실레이션 현상을 일으키게 되는 단점이 있다.The output voltage adjusting circuit of the sense amplifier according to the related art configured as described above has an oscillated voltage, which is an output voltage Vout output through the output terminal Dout, as the input of the second control voltage Vin +. Since it is fed back to the input terminal of the sense amplifier 1, the output voltage (Vout) output through the output terminal (Dout) has a disadvantage that causes an extreme oscillation phenomenon.

도 5a는 종래 기술에 의한 센스앰프의 출력전압 조정 회로에 대한 시뮬레이션 특성도이다.5A is a simulation characteristic diagram of an output voltage adjusting circuit of a sense amplifier according to the prior art.

즉, 워스트 모델 파라미터(Worst model parameter)로 Vcc=4.3V, 온도는 -20℃로 워스트 케이스 시뮬레이션(Worst case simulation)을 수행한 결과이다.In other words, Vcc = 4.3V as the Worst model parameter and the temperature is -20 ° C., which is a result of the Worst case simulation.

도 5b는 종래 기술에 의한 센스앰프의 출력전압 조정 회로에 대한 시뮬레이션 특성도이다.5B is a simulation characteristic diagram of an output voltage adjusting circuit of a sense amplifier according to the prior art.

즉, 베스트 모델 파라미터(Best model parameter)로 Vcc=5.7V, 온도는 25℃로 베스트 케이스 시뮬레이션(Best case simulation)을 수행한 결과이다.In other words, Vcc = 5.7V as the best model parameter and the temperature is 25 ° C., which is the result of the best case simulation.

상기 워스트 케이스 시뮬레이션 결과(도 5a) 보다 베스트 케이스 시뮬레이션 결과(도 5b)가 좀더 안정적이지만 도 5b에 나타낸 바와 같이 초기 오실레이션 현상으로 인하여 출력단자(Dout)를 통해 출력되는 출력 전압(Vout)이 1.5V로 안정화되는 데 상당한 시간이 걸리게 되는 단점이 있다.Although the best case simulation result (FIG. 5B) is more stable than the worst case simulation result (FIG. 5A), the output voltage Vout output through the output terminal Dout is 1.5 due to the initial oscillation phenomenon as shown in FIG. 5B. The disadvantage is that it takes considerable time to stabilize to V.

따라서, 본 발명은 이득(Gain)이 1인 센스앰프 회로에서 발생하는 오실레이션(Oscillation) 문제를 해결하기 위해 피드백 라인에 로우 패스 필터(Low Pass Filter)를 사용하고 출력 노드에 다이오드를 구성함으로써, 상기한 단점을 해소할 수 있는 출력전압 조정 회로를 제공하는 데 그 목적이 있다.Accordingly, the present invention uses a low pass filter on the feedback line and configures a diode at the output node to solve the oscillation problem occurring in the sense amplifier circuit having a gain of 1. It is an object of the present invention to provide an output voltage adjusting circuit that can solve the above disadvantages.

상술한 목적을 달성하기 위한 본 발명에 따른 출력전압 조정 회로는 두 개의 입력단자를 가지며, 상기 각각의 입력단자로 공급된 신호에 의해 센싱된 전압을 출력단자를 통해 출력하기 위한 센스앰프와, 상기 센스앰프의 출력단자를 통해 출력되는 신호를 입력으로 하여 필터링을 수행하며, 상기 필터링 된 제어신호를 상기 센스앰프의 어느 한 입력단자로 피드백 시키기 위한 로우 패스 필터를 포함하여 구성된 것을 특징으로 한다.The output voltage adjusting circuit according to the present invention for achieving the above object has two input terminals, a sense amplifier for outputting a voltage sensed by the signal supplied to each input terminal through the output terminal, and Filtering is performed by inputting a signal output through an output terminal of a sense amplifier, and a low pass filter for feeding back the filtered control signal to any input terminal of the sense amplifier.

도 1은 종래 기술에 의한 센스앰프의 출력전압 조정 회로도.1 is a circuit diagram illustrating an output voltage of a sense amplifier according to the prior art.

도 2는 도 1의 등가 회로도.2 is an equivalent circuit diagram of FIG. 1.

도 3은 본 발명에 따른 센스앰프의 출력전압 조정 회로도.3 is a circuit diagram illustrating an output voltage of a sense amplifier according to the present invention.

도 4는 도 3의 등가 회로도.4 is an equivalent circuit diagram of FIG. 3.

도 5a 및 도 5b는 종래 기술에 따른 센스앰프의 출력전압 조정 회로에 대한 시뮬레이션 특성도.5A and 5B are simulation characteristic diagrams of an output voltage adjusting circuit of a sense amplifier according to the prior art.

도 6a 및 도 6b는 본 발명에 따른 센스앰프의 출력전압 조정 회로에 대한 시뮬레이션 특성도.6A and 6B are simulation characteristic diagrams of an output voltage adjusting circuit of the sense amplifier according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

11: 로우 패스 필터 12: 다이오드11: low pass filter 12: diode

이하, 첨부된 도면을 참조하여 본 발명의 실시 예를 상세히 설명하기로 한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention;

도 3은 본 발명에 따른 센스앰프의 출력전압 조정 회로도이다.3 is an output voltage adjustment circuit diagram of a sense amplifier according to the present invention.

먼저, 전원단자(Vcc) 및 접지단자(Vss)간에 제 1 PMOS 트랜지스터(P11) 및 제 1 NMOS 트랜지스터(N11)가 직렬로 접속된다.First, the first PMOS transistor P11 and the first NMOS transistor N11 are connected in series between the power supply terminal Vcc and the ground terminal Vss.

또한, 상기 전원단자(Vcc) 및 제 1 노드(K11)간에는 제 3 PMOS 트랜지스터(P13)가 접속된다. 상기 전원단자(Vcc) 및 제 2 노드(K12)간에는 제 2 PMOS 트랜지스터(P12)가 접속된다. 상기 제 2 및 제 3 PMOS 트랜지스터(P12 및 P13)의 게이트 입력으로는 상기 제 2 노드(K12)의 전압이 공급된다.In addition, a third PMOS transistor P13 is connected between the power supply terminal Vcc and the first node K11. A second PMOS transistor P12 is connected between the power supply terminal Vcc and the second node K12. Voltages of the second node K12 are supplied to gate inputs of the second and third PMOS transistors P12 and P13.

상기 제 2 노드(K12) 및 제 3 노드(K13)간에는 제 2 제어전압(Vin+)을 입력으로 하는 제 2 NMOS 트랜지스터(N12)가 접속된다. 상기 제 1 노드(K11) 및 제 3 노드(K13)간에는 제 1 제어전압(Vin-)을 입력으로 하는 제 3 NMOS 트랜지스터(N13)가 접속된다.A second NMOS transistor N12 having a second control voltage Vin + as an input is connected between the second node K12 and the third node K13. A third NMOS transistor N13 having a first control voltage Vin− as an input is connected between the first node K11 and the third node K13.

상기 제 3 노드(K13) 및 접지단자(Vss)간에는 상기 제 4 노드(K14)의 전압을 입력으로 하는 제 5 및 제 6 NMOS 트랜지스터(N15 및 N16)가 직렬로 접속된다. 또한, 상기 전원단자(Vcc) 및 접지단자(Vss)간에는 제 4 PMOS 트랜지스터(P14) 및 제 4 NMOS 트랜지스터(N14)가 직렬로 접속된다.Fifth and sixth NMOS transistors N15 and N16, which input the voltage of the fourth node K14, are connected in series between the third node K13 and the ground terminal Vss. Further, a fourth PMOS transistor P14 and a fourth NMOS transistor N14 are connected in series between the power supply terminal Vcc and the ground terminal Vss.

한편, 상기 제 4 PMOS 트랜지스터(P14) 및 제 4 NMOS 트랜지스터(N14)의 접속 노드인 출력단자(Dout) 및 접지단자(Vss)간에는 다이오드인 제 9 NMOS 트랜지스터(N19)와 부하 캐피시터(CL)가 병렬로 접속된다. 그리고, 상기 출력단자(Dout)를 통해 출력되는 출력 전압(Vout)은 로우 패스 필터(11)를 통해 상기 제 2 NMOS 트랜지스터(N2)의 게이트 입력으로 피드백(Feedback) 된다.On the other hand, between the output terminal Dout and the ground terminal Vss, which are connection nodes of the fourth PMOS transistor P14 and the fourth NMOS transistor N14, the ninth NMOS transistor N19 and the load capacitor C L which are diodes. Are connected in parallel. The output voltage Vout output through the output terminal Dout is fed back to the gate input of the second NMOS transistor N2 through the low pass filter 11.

상기 로우 패스 필터(11)는 상기 출력단자(Dout) 및 상기 제 2 제어전압(Vin+) 입력단자간에 상기 전원전압(Vcc)을 입력으로 하는 패스 트랜지스터인 제 7 NMOS 트랜지스터(N17)가 접속된다. 그리고, 상기 제 2 제어전압(Vin+) 입력단자 및 접지단자(Vss)간에는 캐패시터인 제 8 NMOS 트랜지스터(N18)가 접속된다.The low pass filter 11 is connected to a seventh NMOS transistor N17 which is a pass transistor for inputting the power supply voltage Vcc between the output terminal Dout and the second control voltage Vin + input terminal. An eighth NMOS transistor N18, which is a capacitor, is connected between the second control voltage Vin + input terminal and the ground terminal Vss.

도 4는 도 3의 등가 회로도로서, 센스앰프(11)는 제 1 및 제 2 제어전압(Vin- 및 Vin+)을 각각 입력으로 한다. 상기 센스앰프(11)의 출력단자(Dout)를 통해 출력되는 출력 전압(Vout)은 로우 패스 필터(12)를 통해 상기 제 2 제어전압(Vin+)이 입력되는 입력단자로 피드백 되게 된다.4 is an equivalent circuit diagram of FIG. 3, wherein the sense amplifier 11 receives first and second control voltages Vin− and Vin +, respectively. The output voltage Vout output through the output terminal Dout of the sense amplifier 11 is fed back to the input terminal through which the second control voltage Vin + is input through the low pass filter 12.

상술한 바와 같이 구성된 본 발명은 상기 출력단자(Dout)를 통해 출력되는 출력 전압(Vout)인 오실레이션된 전압은 상기 로우 패스 필터(12)로 공급된다. 상기 로우 패스 필터(12)는 상기 오실레이션된 전압을 필터링하여 DC 성분만을 상기 제 2 제어전압(Vin+)이 공급되는 센스앰프(12)의 입력단자로 공급하게 된다.According to the present invention configured as described above, the oscillated voltage, which is the output voltage Vout output through the output terminal Dout, is supplied to the low pass filter 12. The low pass filter 12 filters the oscillated voltage and supplies only a DC component to an input terminal of the sense amplifier 12 to which the second control voltage Vin + is supplied.

즉, 상기 로우 패스 필터(12)는 낮은 주파수 신호는 패스(Pass)시키고, 높은 주파수 신호는 차단하게 된다. 따라서, 상기 출력단자(Dout)를 통해 출력되는 오실레이션된 전압이 센스앰프(11)의 입력으로 피드백 되는 것을 방지하게 된다. 이로 인해 출력전압(Vout)은 빠른 시간 내에 원하는 전압(1.5V)으로 안정화된다.That is, the low pass filter 12 passes a low frequency signal and blocks a high frequency signal. Therefore, the oscillated voltage output through the output terminal Dout is prevented from being fed back to the input of the sense amplifier 11. As a result, the output voltage Vout is stabilized to the desired voltage (1.5V) within a short time.

본 발명에 따른 센스앰프의 출력전압 조정 회로에서, 상기 로우 패스 필터(12)는 상기 출력단자(Dout)를 통해 출력되는 출력 전압(Vout)의 오실레이션 현상을 방지하게 된다.In the output voltage adjusting circuit of the sense amplifier according to the present invention, the low pass filter 12 prevents the oscillation phenomenon of the output voltage Vout output through the output terminal Dout.

또한, 상기 출력단자(Dout)에 접속된 다이오드인 제 9 NMOS 트랜지스터(N19)는 초기에 상기 제 1 제어전압(Vin-)이 공급되는 입력단자의 전압을 원하는 전압(본 발명에서는 1.5V)보다 높아지는 것을 방지하게 된다. 즉, 오버 댐핑(Over damping)을 줄여주게 된다.In addition, the ninth NMOS transistor N19, which is a diode connected to the output terminal Dout, has a voltage of an input terminal to which the first control voltage Vin- is initially supplied, rather than a desired voltage (1.5V in the present invention). It is prevented from rising. In other words, over damping is reduced.

상술한 바와 같이 본 발명은 상기 로우 패스 필터(12)와 상기 다이오드인 제 9 NMOS 트랜지스터(N19)에 의해 상기 출력단자(Dout)를 통해 출력되는 출력 전압(Vout)의 오실레이션 현상을 방지하고, 빠른 시간 내에 원하는 출력전압(Vout)을 얻을 수 있게 된다.As described above, the present invention prevents an oscillation phenomenon of the output voltage Vout output through the output terminal Dout by the low pass filter 12 and the ninth NMOS transistor N19 which is the diode, The desired output voltage Vout can be obtained in a short time.

도 6a는 본 발명에 따른 센스앰프의 출력전압 조정 회로에 대한 시뮬레이션 특성도이다.6A is a simulation characteristic diagram of an output voltage adjusting circuit of the sense amplifier according to the present invention.

워스트 모델 파라미터(Worst model parameter)로 Vcc=4.3V, 온도는 -20℃로 워스트 케이스 시뮬레이션(Worst case simulation)을 수행한 결과이다.The Worst model parameter is Vcc = 4.3V and the temperature is -20 ° C., which is the result of Worst case simulation.

도 6b는 본 발명에 따른 센스앰프의 출력전압 조정 회로에 대한 시뮬레이션 특성도이다.6B is a simulation characteristic diagram of an output voltage adjusting circuit of the sense amplifier according to the present invention.

베스트 모델 파라미터(Best model parameter)로 Vcc=5.7V, 온도는 25℃로 베스트 케이스 시뮬레이션(Best case simulation)을 수행한 결과이다.The best model parameter is Vcc = 5.7V and the temperature is 25 ° C. Best case simulation is the result.

도 6a 및 도 6b에 나타낸 바와 같이 본 발명은 제 1 및 제 2 제어전압(Vin- 및 Vin+)에 따른 출력 전압(Vout)의 오실레이션 현상이 줄어들고, 출력 전압(Vout)이 빠르게 안정화됨을 알 수 있다.As shown in FIGS. 6A and 6B, the present invention reduces oscillation of the output voltage Vout according to the first and second control voltages Vin- and Vin +, and stabilizes the output voltage Vout quickly. have.

상술한 바와 같이 본 발명에 의하면 이득(Gain)이 1인 센스앰프 회로에서 발생하는 오실레이션 문제를 해결하기 위해 피드백 라인에 로우 패스 필터를 사용하고 출력 노드에 다이오드를 구성함으로써, 출력 전압의 오실레이션을 줄일 수 있고, 출력 전압 특성이 빠른 시간 내에 안정화되는 탁월한 효과가 있다.As described above, according to the present invention, the oscillation of the output voltage is achieved by using a low pass filter on the feedback line and configuring a diode at the output node in order to solve the oscillation problem occurring in the sense amplifier circuit having a gain of 1. It is possible to reduce the power consumption and has an excellent effect of stabilizing the output voltage characteristic in a short time.

Claims (6)

두 개의 입력단자를 가지며, 상기 각각의 입력단자로 공급된 신호에 의해 센싱된 전압을 출력단자를 통해 출력하기 위한 센스앰프와,A sense amplifier having two input terminals and outputting a voltage sensed by a signal supplied to each input terminal through an output terminal; 상기 센스앰프의 출력단자를 통해 출력되는 신호를 입력으로 하여 필터링을 수행하며, 상기 필터링 된 제어신호를 상기 센스앰프의 어느 한 입력단자로 피드백 시키기 위한 로우 패스 필터를 포함하여 구성된 것을 특징으로 하는 센스앰프의 출력전압 조정 회로.And performing filtering by inputting a signal output through an output terminal of the sense amplifier, and including a low pass filter for feeding back the filtered control signal to any one input terminal of the sense amplifier. Amplifier output voltage adjustment circuit. 제 1 항에 있어서,The method of claim 1, 상기 센스앰프는 상기 센스앰프의 출력단자 및 접지단자간에 접속되는 다이오드를 더 포함하여 구성된 것을 특징으로 하는 센스앰프의 출력전압 조정 회로.And the sense amplifier further comprises a diode connected between the output terminal and the ground terminal of the sense amplifier. 제 2 항에 있어서,The method of claim 2, 상기 다이오드는 NMOS 트랜지스터로 구성된 것을 특징으로 하는 센스앰프의 출력전압 조정 회로.And said diode comprises an NMOS transistor. 제 1 항에 있어서,The method of claim 1, 상기 로우 패스 필터는 상기 센스앰프의 출력단자 및 상기 센스앰프의 어느 한 입력단자간에 접속되며 전원전압을 입력으로 하는 패스 트랜지스터와,The low pass filter may include a pass transistor connected between an output terminal of the sense amplifier and one input terminal of the sense amplifier, and having a power supply voltage as an input; 상기 센스앰프의 어느 한 입력단자 및 접지단자간에 접속되는 캐패시터를 포함하여 구성된 것을 특징으로 하는 센스앰프의 출력전압 조정 회로.And a capacitor connected between any one input terminal and the ground terminal of the sense amplifier. 제 4 항에 있어서,The method of claim 4, wherein 상기 패스 트랜지스터는 NMOS 트랜지스터로 구성된 것을 특징으로 하는 센스앰프의 출력전압 조정 회로.And the pass transistor comprises an NMOS transistor. 제 4 항에 있어서,The method of claim 4, wherein 상기 캐패시터는 NMOS 트랜지스터로 구성된 것을 특징으로 하는 센스앰프의 출력전압 조정 회로.And said capacitor comprises an NMOS transistor.
KR1019980061419A 1998-12-30 1998-12-30 Circuit for adjusting output voltage of sense amplifier KR20000044916A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061419A KR20000044916A (en) 1998-12-30 1998-12-30 Circuit for adjusting output voltage of sense amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061419A KR20000044916A (en) 1998-12-30 1998-12-30 Circuit for adjusting output voltage of sense amplifier

Publications (1)

Publication Number Publication Date
KR20000044916A true KR20000044916A (en) 2000-07-15

Family

ID=19568171

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061419A KR20000044916A (en) 1998-12-30 1998-12-30 Circuit for adjusting output voltage of sense amplifier

Country Status (1)

Country Link
KR (1) KR20000044916A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100893475B1 (en) * 2001-11-16 2009-04-17 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드 Sense amplifier with independent write-back capability for ferroelectric random-access memories

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100893475B1 (en) * 2001-11-16 2009-04-17 아바고 테크놀로지스 제너럴 아이피 (싱가포르) 피티이 리미티드 Sense amplifier with independent write-back capability for ferroelectric random-access memories

Similar Documents

Publication Publication Date Title
US6052025A (en) CMOS operational amplifiers having reduced power consumption requirements and improved phase margin characteristics
KR0137725B1 (en) Delay circuit
US7138866B2 (en) Operational amplifier including low DC gain wideband circuit and high DC gain narrowband gain circuit
US7786777B2 (en) Circuit arrangement and method for the provision of a clock signal with an adjustable duty cycle
US5694033A (en) Low voltage current reference circuit with active feedback for PLL
JP4527592B2 (en) Constant voltage power circuit
CN110808714B (en) Radio frequency power amplifier for realizing multi-band switching and anti-saturation
US20070188240A1 (en) Ultra-wideband constant gain cmos amplifier
JP2013038603A (en) Fully differential amplifier
US6590453B2 (en) Folded cascode high voltage operational amplifier with class AB source follower output stage
US5469092A (en) Electronic circuit including means for reflecting signal current and feed forward means for compensating operational speed thereof
JP5864086B2 (en) Differential amplifier circuit
CN115542996A (en) Low dropout regulator with high power supply rejection ratio and control method thereof
CN108351658B (en) Level shift regulator circuit
JP2017091316A (en) Stabilized power supply circuit
CN111290467A (en) Process compensated gain boost voltage regulator
US6972623B2 (en) Differential amplifier without common mode feedback
US8130034B2 (en) Rail-to-rail amplifier
US6727757B1 (en) Biasing circuit for transconductors
JP3696590B2 (en) Constant voltage power supply
KR20000044916A (en) Circuit for adjusting output voltage of sense amplifier
US20040239426A1 (en) Operational amplifier generating desired feedback reference voltage allowing improved output characteristic
KR101100655B1 (en) Ciruit for single to differential LNA
CN110808718A (en) High-stability radio frequency power amplifier
JPWO2008149517A1 (en) Bias circuit and semiconductor integrated circuit having the same

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination