KR20000044752A - Apparatus for processing pip signal in pdp television - Google Patents
Apparatus for processing pip signal in pdp television Download PDFInfo
- Publication number
- KR20000044752A KR20000044752A KR1019980061252A KR19980061252A KR20000044752A KR 20000044752 A KR20000044752 A KR 20000044752A KR 1019980061252 A KR1019980061252 A KR 1019980061252A KR 19980061252 A KR19980061252 A KR 19980061252A KR 20000044752 A KR20000044752 A KR 20000044752A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- screen
- signal processing
- sub
- main screen
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/66—Transforming electric information into light information
Abstract
Description
본 발명은 피디피(PDP : Plasma Display Pannel) 텔레비젼에 관한 것으로, 특히 다수의 디스플레이 포맷 신호에 적응적으로 피아이피(PIP : Picture In Picture) 처리를 행하는 피디피 텔레비젼의 피아이피 신호 처리 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to Plasma Display Pannel (PDP) televisions, and more particularly to a PIP signal processing apparatus for PIP (Picture In Picture) processing adaptively to a plurality of display format signals.
다수의 표시장치중에 선명한 표시와 칼라화가 가능하고, 구동이 간단하며, 그 제조 비용이 저렴한 음극선관은 프라스코(Frasco) 형태의 구조를 가지고 있기 때문에, 사이즈가 크고 대략 10,000V의 높은 동작 전압을 필요로하며, 표시 찌그러짐이 발생되는 단점이 있어, 이를 보완하기 위한 즉, 표시 면적이 크고 용적이 작은 평면형 표시 장치가 연구, 개발되고 있는데, 예를들어 EL(Electro Luminescence), LED(Light Emitting Diode), 피디피 등의 능동 소자와, LCD(Liquid Crystal Display), ECD(Electro Chromic Display) 등의 수동 소자가 대표적인 평면형 표시 장치라 할수 있다.Among the many display devices, the cathode ray tube, which has a clear display and colorization, is simple to operate, and has low manufacturing cost, has a Frasco type structure. In order to compensate for this, there is a disadvantage that display distortion occurs. That is, a flat display device having a large display area and a small volume has been researched and developed. For example, EL (Electro Luminescence) and LED (Light Emitting Diode) Active devices such as PDP, PD, and passive devices such as LCD (Liquid Crystal Display) and ECD (Electro Chromic Display) are typical flat display devices.
상기한 소자들중, 특히 피디피 소자를 이용한 표시장치는 기입 펄스의 입력이 한 번 들어가면 방전을 지속하는 기억 기능과, 매트릭스 구조로 표시점이 규정되어 있으므로 화상의 찌그러짐이 없으며, 발광 주파수가 50-100KHz로 높기 때문에 깜빡거림이 없는 장점을 가지고 있다.Among the above-mentioned elements, in particular, a display device using a PD element has a memory function that continues discharge when a write pulse is input once, and a display point is defined by a matrix structure, so that there is no distortion of the image, and the emission frequency is 50-100 KHz. As it is high, there is no flickering advantage.
이러한 피디피 표시 장치를 이용한 피디피 텔레비젼은 튜닝되어 입력되는 방송 채널의 아날로그 영상신호를 소정의 샘플링 클럭에 의거하여 n비트(예를들어, 256계조의 경우, R.G.B 각 8비트)의 디지탈 데이터로 변환하고, 이 변환된 디지탈 데이터에 대해 계조 처리를 위해 1필드의 영상 데이터를 n개의 서브 필드 데이터(256 계조의 경우, 8개의 서브 필드로 구성됨)로 재구성한다.A PDTV using such a PD display device converts an analog video signal of a broadcast channel that is tuned and input into digital data of n bits (for example, 8 bits of RGB for 256 gradations) based on a predetermined sampling clock. The video data of one field is reconstructed into n subfield data (in the case of 256 grayscales, 8 subfields) for grayscale processing on the converted digital data.
즉, 1필드의 영상 데이터가 최상위 비트(MSB)에서부터 최하위 비트(LSB)로 갈수록 유지기간(즉, 단위셀의 발광 기간)(T)이 짧아지는 N개의 서브 필드로 재구성되는 데, 유지기간이 길다는 것은 그만큼 유지 펄스가 많다는 것을 의미하며, 이것은 곧 휘도 레벨이 높다는 것을 나타낸다. 즉, MSB 데이터가 기입되는 최상위 서브 필드에서 LSB 데이터가 기입되는 최하위 서브 필드순으로 방전 유지 펄스수를 적게함으로써, 이들의 조합에 따른 총 방전 유지 기간으로 계조 처리를 하고 있다.That is, the video data of one field is reconstructed into N subfields whose holding period (i.e., the light emission period of the unit cell) T becomes shorter from the most significant bit MSB to the least significant bit LSB. Long means that there are many sustain pulses, which means that the luminance level is high. In other words, by decreasing the number of discharge sustain pulses in the order of the lowest subfield in which the LSB data is written in the highest subfield in which the MSB data is written, the gray scale processing is performed in the total discharge sustain period in accordance with the combination thereof.
한편, 피아이피 기능은 주화면(메인 화면)내에 작은 자화면(부화면)을 삽입하여 화면에 디스플레이하는 것으로서, 도 1에는 NTSC 방송에서의 피아이피 기능을 구현하기위한 블록도가 나타나 있다.On the other hand, the PIP function is to insert a small child screen (sub-screen) in the main screen (main screen) to display on the screen, Figure 1 shows a block diagram for implementing the PIP function in NTSC broadcasting.
동 도면에서와 같이 제 1 색신호 디코더(10)는 주화면에 대한 복합 영상 신호가 입력되면 입력된 복합 영상 신호에 대하여 R,G,B 신호로 복원하여 피아이피 신호 처리부(30)로 제공한다. 또한, 제 2 색신호 디코더(20)는 부화면에 대한 복합 영상 신호가 입력되면 입력된 복합 영상 신호에 대하여 R,G,B 신호로 복원하여 피아이피 신호 처리부(30)로 제공한다.As shown in the figure, when the composite video signal for the main picture is input, the first color signal decoder 10 reconstructs the input composite video signal into R, G, and B signals and provides the PPI to the PPI. In addition, when the composite video signal for the sub-screen is input, the second color signal decoder 20 restores the input composite video signal to the R, G, and B signals and provides it to the IP signal processor 30.
피아이피 신호 처리부(30)는 제 1 및 제 2 색신호 디코더(10,20)에서 제공되는 주화면 및 부화면에 대한 R,G,B 신호와 주화면 및 부화면에 대한 수평 및 수직 동기 신호가 제공되면 이를 피아이피 신호 처리 즉, 주화면에 대한 영상 신호는 주화면 디스플레이 위치로 제공하고, 부화면에 대한 영상 신호는 부화면 디스플레이 위치로 제공할 수 있도록 신호 처리하여 화면에 디스플레이한다.The P.P signal processor 30 has R, G, B signals for the main picture and the sub picture provided from the first and second color signal decoders 10 and 20, and horizontal and vertical synchronization signals for the main picture and the sub picture. If provided, the PIP signal processing, that is, the video signal for the main screen is provided to the main screen display position, and the video signal for the sub-screen signal processing to be provided to the sub-screen display position is displayed on the screen.
그러나 상기한 바와 같은 피아이피 기능은 아날로그 방송 신호 예를 들면, NTSC 방송 신호, PAL 방송 신호 및 SECAM 방송 신호의 디스플레이 포맷인 640×480×60프레임 포맷에 대응하여 피아이피 기능을 구현한 것으로서, 디지탈 신호 예를 들면, PC 신호(그래픽 카드에 따라 예를 들어, VGA의 경우는 640×400, SVGA의 경우는 640×480의 디스플레이 포맷을 가짐) 또는 디지탈 텔레비젼의의 신호의 디스플레이 포맷은 상기한 바와 같은 아날로그 방송 신호의 디스플레이 포맷과 다름으로 인하여 상기한 바와 같은 아날로그 방송 포맷에 따른 피아이피 기능을 구현하는 것에 의해서는 피아이피 화면을 디스플레이 할 수 없었다.However, the PIP function as described above implements the PIP function corresponding to the 640 × 480 × 60 frame format, which is a display format of an analog broadcast signal, for example, an NTSC broadcast signal, a PAL broadcast signal, and a SECAM broadcast signal. For example, a PC signal (which has a display format of 640x400 for VGA and 640x480 for SVGA, for example, depending on the graphics card) or a digital television signal may be as described above. Due to the difference in the display format of the analog broadcast signal, the PIP screen cannot be displayed by implementing the PIP function according to the above-described analog broadcast format.
본 발명은 상기한 바를 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 피디피 텔레비젼에 있어서 입력되는 방송 신호의 디스플레이 포맷이 상관없이 피아이피 화면을 디스플레이하도록 하기 위한 피디피 텔레비젼의 피아이피 신호 처리 장치를 제공하는 데 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problem, and an object of the present invention is to provide a PIP signal processing apparatus of a PDP TV for displaying a PIP screen regardless of a display format of a broadcast signal input in a PDP TV. There is.
전술한 목적을 달성하기 위한 본 발명은, 메인 화면내에 작은 서브 화면을 삽입하여 화면에 표시하는 피디피 텔레비젼의 피아이피 처리 장치에 있어서,In the present invention for achieving the above object, in the PIP-TV processing apparatus for inserting a small sub-screen into the main screen and displayed on the screen,
입력되는 복합 영상 신호로부터 상기 메인 화면에 대한 신호를 처리하고 상기 메인 화면의 디스플레이 포맷을 검출하여 제공하는 메인 화면 신호 처리 수단;Main screen signal processing means for processing a signal for the main screen from an input composite video signal and detecting and providing a display format of the main screen;
상기 입력되는 복합 영상 신호로부터 상기 서브 화면에 대한 신호를 처리하고 상기 서브 화면의 디스플레이 포맷을 검출하여 제공하는 서브 화면 신호 처리 수단;Sub-screen signal processing means for processing a signal for the sub-screen from the input composite video signal and detecting and providing a display format of the sub-screen;
상기 메인 화면 신호 처리 수단 및 상기 서브 화면 신호 처리 수단에서 제공되는 디스플레이 포맷 신호 검출에 결과에 따른 디스플레이 포맷에 대응하여 상기 메인 화면 신호 처리 수단 및 상기 서브 화면 신호 처리 수단의 영상 신호 처리를 제어하는 제어부;A controller for controlling image signal processing of the main screen signal processing means and the sub screen signal processing means in response to a display format according to a result of the display format signal detection provided by the main screen signal processing means and the sub screen signal processing means; ;
상기 메인 화면 신호 처리 수단 및 상기 서브 화면 신호 처리 수단에서 처리되어 제공되는 영상 신호를 혼합하여 제공하는 믹서;A mixer for mixing and providing a video signal processed and provided by the main screen signal processing means and the sub screen signal processing means;
상기 믹서에서 제공되는 메인 화면 신호와 서브 화면의 혼합 신호를 아날로그 신호로 변환하여 모니터로 제공하는 D/A 변환부를 포함하도록 구성된다.And a D / A converter converting a mixed signal of the main screen signal and the sub screen provided by the mixer into an analog signal and providing the same to the monitor.
도 1은 일반적인 아날로그 방송에서의 피아이피 신호 처리 장치의 구성을 나타낸 블록도이고,1 is a block diagram showing the configuration of a PIP signal processing apparatus in a general analog broadcast;
도 2는 본 발명에 따른 피디피 텔레비젼의 피아이피 신호 처리 장치의 구성을 나타낸 블록도이다.2 is a block diagram showing the configuration of a PIP signal processing apparatus of a PDTV according to the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
100 : 메인 화면 신호 처리 수단 200 : 서브 화면 신호 처리 수단100: main screen signal processing means 200: sub screen signal processing means
102, 202 : 색신호 디코더 104, 204 : A/D 변환부102, 202: color signal decoder 104, 204: A / D converter
106, 206 : 영상 신호 처리부 108, 208 : 메모리106, 206: Image signal processor 108, 208: Memory
110, 210 : 위상 동기 루프 112, 212 : 포맷 신호 검출부110, 210: phase locked loop 112, 212: format signal detector
300 : 제어부 400 : 디지탈 믹서300: control unit 400: digital mixer
500 : D/A 변환부500: D / A converter
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예의 동작을 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the operation of the preferred embodiment according to the present invention.
도면은 본 발명에 따른 피아이피 화면을 디스플레이하기 위한 피디피 텔레비젼의 구성을 나타낸 블록도로서, 메인 화면 신호 처리 수단(100) 및 서브 화면 신호 처리 수단(200), 제어부(300), 디지탈 믹서(400), D/A 변환부(500)로 구성된다.Figure is a block diagram showing the configuration of a PDTV for displaying a PIP screen according to the present invention, the main screen signal processing means 100 and sub-screen signal processing means 200, the control unit 300, the digital mixer 400 ) And a D / A converter 500.
이 때, 메인 화면 신호 처리 수단(100)는 색신호 디코더(102), A/D 변환부(104), 영상 신호 처리부(106), 메모리(108), 위상동기루프(110), 포맷 신호 검출부(112)로 구성되고, 서브 화면 신호 처리 수단(200)는 색신호 디코더(202), A/D 변환부(204), 영상 신호 처리부(206), 메모리(208), 위상 동기 루프(210), 포맷 신호 검출부(212)로 구성된다.In this case, the main screen signal processing unit 100 may include a color signal decoder 102, an A / D converter 104, an image signal processor 106, a memory 108, a phase synchronization loop 110, and a format signal detector ( 112, the sub picture signal processing means 200 includes a color signal decoder 202, an A / D converter 204, an image signal processor 206, a memory 208, a phase locked loop 210, and a format. The signal detector 212 is configured.
상기한 바와 같은 구성 부재를 토대로하여 본 발명에 따른 입력되는 신호의 디스플레이 포맷에 관계없이 피아이피 화면을 디스플레이하기 위한 피디피 텔레비젼의 동작에 대하여 구체적으로 설명한다.The operation of the PDTV for displaying the IP screen regardless of the display format of the input signal according to the present invention will be described in detail based on the above-described structural members.
우선, 메인 화면 신호 처리 수단(100)는 입력되는 복합 영상 신호중 메인 화면에 대한 신호 처리를 수행한다.First, the main screen signal processing unit 100 performs signal processing on the main screen of the input composite video signal.
즉, 색신호 디코더(102)는 입력되는 복합 영상 신호로부터 메인 화면에 대한 색신호 즉, R,G,B 신호를 분리하여 A/D 변환부(104)로 제공한다. 그리고, A/D 변환부(104)는 색신호 디코더(102)에서 제공되는 R,G,B 신호를 후술하는 설명에서 알 수 있는 바와 같이 위상 동기 루프(110)에서 제공되는 클럭에 의하여 디지탈 신호로 변환하여 영상 신호 처리부(106)로 제공한다.That is, the color signal decoder 102 separates the color signals of the main screen from the input composite video signal, that is, the R, G, and B signals, and provides them to the A / D converter 104. The A / D converter 104 converts the R, G, and B signals provided by the color signal decoder 102 into digital signals by a clock provided by the phase locked loop 110, as will be described later. The signal is converted and provided to the video signal processor 106.
이 때, 포맷 신호 검출부(112)는 입력되는 수평 및 수직 신호로부터 메인 화면에 대한 디스플레이 포맷을 검출하고 그 검출 결과를 제어부(300)로 제공한다.At this time, the format signal detector 112 detects a display format of the main screen from the input horizontal and vertical signals and provides the detection result to the controller 300.
제어부(300)는 포맷 신호 검출부(112)로부터 메인 화면의 디스플레이 포맷 검출 신호가 제공되면 내부의 메모리에 저장되어 있는 룩업 테이플(Look Up Table) 즉, 다수의 디스플레이 포맷에 대하여 테이블화하고 있는 룩업 테이블에 따른 도트(dot) 클럭을 영상 신호 처리부(106)로 발생하도록 위상 동기 루프(110)를 제어한다.When the display format detection signal of the main screen is provided from the format signal detection unit 112, the controller 300 looks up tables stored in an internal memory, that is, lookups tabled for a plurality of display formats. The phase lock loop 110 is controlled to generate a dot clock according to a table to the image signal processor 106.
위상 동기 루프(110)는 제어부(300)의 제어에 따라 도트 클럭을 영상 신호 처리부(106)로 발생하고, A/D 변환 따른 클럭을 상기한 A/D 변환부(104)로 제공하고 후술하는 설명에서 알 수 있는 바와 같이 D/A 변환에 따른 클럭을 D/A 변환부(500)로 제공한다. 또한, 제어부(300)는 포맷 신호 검출부(112)에서 제공되는 메인 화면의 디스플레이 포맷에 대응하여 A/D 변환부(104)에서 제공되는 R,G,B 신호를 처리하도록 영상 신호 처리부(106)를 제어한다. 즉, 제어부(300)는 다수의 디스플레이 포맷 예를 들어,640×480×60프레임, 800×600×60프레임, 852×480×60프레임, 1024×768×60프레임,1280×1024×60프레임등등 다수의 디스플레이 포맷을 룩업 테이블화하여 저장하고 있는 바, 저장되어 있는 다수의 디스플레이 포맷중 포맷 신호 검출부(112)에서 제공되는 메인 화면의 디스플레이 포맷 신호에 대응하도록 메인 화면의 영상 신호를 처리하도록 영상 신호 처리부(106)를 제어한다.The phase locked loop 110 generates a dot clock to the image signal processing unit 106 under the control of the control unit 300, and provides a clock according to A / D conversion to the A / D conversion unit 104 described above. As can be seen from the description, the clock according to the D / A conversion is provided to the D / A converter 500. In addition, the controller 300 may process the image signal processor 106 to process the R, G, and B signals provided by the A / D converter 104 in response to the display format of the main screen provided by the format signal detector 112. To control. That is, the control unit 300 includes a plurality of display formats, for example, 640 × 480 × 60 frames, 800 × 600 × 60 frames, 852 × 480 × 60 frames, 1024 × 768 × 60 frames, 1280 × 1024 × 60 frames, and the like. Since a plurality of display formats are stored as a lookup table, an image signal is processed to process an image signal of the main screen so as to correspond to a display format signal of the main screen provided by the format signal detector 112 among the stored display formats. The processing unit 106 is controlled.
따라서, 영상 신호 처리부(106)는 A/D 변환부(104)에서 제공되는 R,G,B 신호를 위상 동기 루프(110)에서 제공되는 도트 클럭과 제어부(300)의 제어 즉, 메인 화면의 디스플레이 포맷에 대응하도록 신호 처리하여 디지탈 믹서(400)로 제공한다.Accordingly, the image signal processing unit 106 controls the dot clock and the control unit 300 of the R, G, and B signals provided from the A / D converter 104 and the control unit 300. The signal is processed to correspond to the display format and provided to the digital mixer 400.
다음 서브 화면 처리 수단(200)에서의 동작은 다음과 같다.The operation in the next sub picture processing means 200 is as follows.
한편, 서브 화면 처리 수단(200)는 입력되는 복합 영상 신호중 서브 화면에 대한 신호 처리를 수행하는 바, 색신호 디코더(202)는 입력되는 복합 영상 신호로부터 서브 화면에 대한 색신호 즉, R,G,B 신호를 분리하여 A/D 변환부(204)로 제공한다. 그리고, A/D 변환부(204)는 색신호 디코더(202)에서 제공되는 R,G,B 신호를 디지탈 신호로 변환하여 영상 신호 처리부(206)로 제공한다.On the other hand, the sub picture processing means 200 performs signal processing on the sub screen among the input composite video signals, and the color signal decoder 202 receives the color signals of the sub screens from the input composite video signal, that is, R, G, and B. The signal is separated and provided to the A / D converter 204. The A / D converter 204 converts the R, G, and B signals provided from the color signal decoder 202 into digital signals and provides them to the image signal processor 206.
이 때, 포맷 신호 검출부(212)는 입력되는 수평 및 수직 신호로부터 서브 화면에 대한 디스플레이 포맷을 검출하고 그 검출 결과를 제어부(300)로 제공한다.At this time, the format signal detector 212 detects the display format of the sub screen from the input horizontal and vertical signals and provides the detection result to the controller 300.
제어부(300)는 포맷 신호 검출부(212)로부터 서브 화면의 디스플레이 포맷 검출 신호가 제공되면 내부의 메모리에 저장되어 있는 다수의 디스플레이 포맷의 룩업 테이블에 따른 도트(dot) 클럭을 영상 신호 처리부(206)로 발생하도록 위상 동기 루프(210)를 제어한다. 또한, 제어부(300)는 포맷 신호 검출부(212)에서 제공되는 서브 화면의 디스플레이 포맷에 대응하여 A/D 변환부(204)에서 제공되는 R,G,B 신호를 처리하도록 영상 신호 처리부(206)를 제어한다.When the display format detection signal of the sub screen is provided from the format signal detection unit 212, the control unit 300 outputs a dot clock according to a look-up table of a plurality of display formats stored in an internal memory. Phase locked loop 210 is controlled to occur. Also, the controller 300 may process the image signal processor 206 to process the R, G, and B signals provided by the A / D converter 204 in response to the display format of the sub-screen provided by the format signal detector 212. To control.
이 때, 위상 동기 루프(210)는 제어부(300)의 제어에 따라 도트 클럭을 영상 신호 처리부(206)로 발생하고, A/D 변환을 위한 클럭을 A/D 변환부(204)로 제공한다.At this time, the phase locked loop 210 generates a dot clock to the image signal processor 206 under the control of the controller 300 and provides a clock for A / D conversion to the A / D converter 204. .
그리고, 영상 신호 처리부(206)는 위상 동기 루프(210)에서 제공되는 도트 클럭과 제어부(300)의 서브 화면의 디스플레이 포맷의 신호에 대응하도록 A/D 변환부(204)에서 제공되는 R,G,B 신호를 처리하여 디지탈 믹서(400)로 제공한다.In addition, the image signal processor 206 is provided with the R / G provided by the A / D converter 204 so as to correspond to a dot clock provided by the phase locked loop 210 and a signal of a display format of a sub screen of the controller 300. The signal B is processed and provided to the digital mixer 400.
디지탈 믹서(400)는 메인 화면 신호 처리 수단(100)의 영상 신호 처리부(106)에서 제공되는 메인 화면의 디스플레이 포맷으로 처리된 영상 신호와 서브 화면 신호 처리 수단(200)의 영상 신호 처리부(206)에서 서브 화면의 디스플레이 포맷으로 처리된 영상 신호를 혼합하여 아날로그 신호로 변환하도록 D/A 변환부(500)로 제공한다.The digital mixer 400 is a video signal processed in the display format of the main screen provided by the video signal processor 106 of the main screen signal processing means 100 and the video signal processor 206 of the sub screen signal processing means 200. The video signal processed in the display format of the sub screen is mixed with and provided to the D / A converter 500 to convert the analog signal into an analog signal.
D/A 변환부(500)는 상기한 바와 같이 메인 화면 처리 수단(100)의 위상 동기 루프(110)에서 제공되는 D/A 변환에 따른 클럭에 의하여 디지탈 믹서(400)에서 제공되는 디지탈 신호를 아날로그 신호로 변환하여 모니터로 제공한다.As described above, the D / A converter 500 may convert the digital signal provided from the digital mixer 400 by a clock according to the D / A conversion provided by the phase lock loop 110 of the main screen processing means 100. Convert to analog signal and provide to monitor.
즉, 본 발명은 메인 화면에 대한 디스플레이 포맷과 서브 화면에 대한 디스플레이 포맷을 검출하여 해당 디스플레이 포맷에 대응하도록 영상 신호를 처리하여 해당 화면의 디스플레이 위치에 표시하도록 구성된다.That is, the present invention is configured to detect a display format for a main screen and a display format for a sub screen, process an image signal to correspond to the display format, and display the same on a display position of the corresponding screen.
이상에서 설명한 바와 같이, 본 발명은 피디피 텔레비젼에 있어서 입력되는 신호의 디스플레이 포맷에 따라 메인 화면과 서브 화면을 구성하므로써, 디스플레이 포맷이 다른 신호가 입력되어도 피아이피 화면을 디스플레이할 수 있도록 하는 효과를 제공한다.As described above, the present invention configures the main screen and the sub screen according to the display format of the input signal in the PDTV, thereby providing an effect of displaying the PI screen even when a signal having a different display format is input. do.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061252A KR20000044752A (en) | 1998-12-30 | 1998-12-30 | Apparatus for processing pip signal in pdp television |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980061252A KR20000044752A (en) | 1998-12-30 | 1998-12-30 | Apparatus for processing pip signal in pdp television |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000044752A true KR20000044752A (en) | 2000-07-15 |
Family
ID=19568007
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980061252A KR20000044752A (en) | 1998-12-30 | 1998-12-30 | Apparatus for processing pip signal in pdp television |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000044752A (en) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100351866B1 (en) * | 2000-11-24 | 2002-09-12 | 엘지전자주식회사 | Apparatus for processing display of Digital TV |
| KR100386579B1 (en) * | 2000-07-18 | 2003-06-02 | 엘지전자 주식회사 | format converter for multi source |
| KR100595162B1 (en) * | 1999-11-09 | 2006-07-03 | 엘지전자 주식회사 | apparatus for automatic controlling aspect_ratio of picture in digital braodcasting receiver |
| KR100689507B1 (en) * | 2005-01-07 | 2007-03-02 | 삼성전자주식회사 | Apparatus and method for adaptation of multimedia signal performing picture in picture function |
| KR100851707B1 (en) * | 2001-06-28 | 2008-08-11 | 마츠시타 덴끼 산교 가부시키가이샤 | Video signal processing method and apparatus |
| KR100943902B1 (en) * | 2003-02-11 | 2010-02-24 | 엘지전자 주식회사 | Ordinary image processing apparatus for digital TV monitor |
-
1998
- 1998-12-30 KR KR1019980061252A patent/KR20000044752A/en not_active Application Discontinuation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100595162B1 (en) * | 1999-11-09 | 2006-07-03 | 엘지전자 주식회사 | apparatus for automatic controlling aspect_ratio of picture in digital braodcasting receiver |
| KR100386579B1 (en) * | 2000-07-18 | 2003-06-02 | 엘지전자 주식회사 | format converter for multi source |
| KR100351866B1 (en) * | 2000-11-24 | 2002-09-12 | 엘지전자주식회사 | Apparatus for processing display of Digital TV |
| KR100851707B1 (en) * | 2001-06-28 | 2008-08-11 | 마츠시타 덴끼 산교 가부시키가이샤 | Video signal processing method and apparatus |
| KR100943902B1 (en) * | 2003-02-11 | 2010-02-24 | 엘지전자 주식회사 | Ordinary image processing apparatus for digital TV monitor |
| KR100689507B1 (en) * | 2005-01-07 | 2007-03-02 | 삼성전자주식회사 | Apparatus and method for adaptation of multimedia signal performing picture in picture function |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6738055B1 (en) | Flat-panel display apparatus and its control method | |
| JP2000321571A (en) | Liquid crystal display device and backlight luminances adjusting method | |
| KR100312392B1 (en) | Digital TV Unit | |
| US20060114275A1 (en) | Display apparatus and control method thereof | |
| KR20070068795A (en) | Display apparatus and control method thereof | |
| US7403194B2 (en) | Image displayer having function of automatically eliminating afterimage and a method thereof | |
| US7474356B2 (en) | Display system and method of eliminating residual image in the same | |
| US20070091019A1 (en) | Display apparatus and control method thereof | |
| KR20000044752A (en) | Apparatus for processing pip signal in pdp television | |
| KR100465547B1 (en) | Drive method for plasma display panel and plasma display device | |
| JP3002490B2 (en) | Driving circuit, display device and display method | |
| WO2005048230A1 (en) | Display apparatus and method of eliminating afterimage thereof | |
| US20090058778A1 (en) | Image display device | |
| KR20000001754A (en) | Projective image display apparatus of progressive scan type | |
| US7315332B2 (en) | Video and text display with reduced text flicker | |
| JPH1039829A (en) | Compensation circuit for distortion of gradation of display device | |
| KR100618191B1 (en) | Frame Rate Processing Circuit of PDP Device and the Method thereof | |
| KR20000011051U (en) | PD TV's OSD Processing Unit | |
| JP2001282176A (en) | Picture display device | |
| GB2326512A (en) | Timing control of a plasma display | |
| JPH09503111A (en) | Simplified image reconstruction interface | |
| US20070146027A1 (en) | Method for adjusting clock phase of monitor | |
| JP2008026800A (en) | Image display apparatus | |
| KR100266321B1 (en) | An interlace addressing apparatus using separating of sustain electrode for pdp-tv | |
| KR20000034265A (en) | Luminance level correction method in pdp tv |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |