KR20000043905A - Method for forming word line of semiconductor device - Google Patents
Method for forming word line of semiconductor device Download PDFInfo
- Publication number
- KR20000043905A KR20000043905A KR1019980060343A KR19980060343A KR20000043905A KR 20000043905 A KR20000043905 A KR 20000043905A KR 1019980060343 A KR1019980060343 A KR 1019980060343A KR 19980060343 A KR19980060343 A KR 19980060343A KR 20000043905 A KR20000043905 A KR 20000043905A
- Authority
- KR
- South Korea
- Prior art keywords
- titanium silicide
- word line
- silicide layer
- layer
- deposition
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000004065 semiconductor Substances 0.000 title claims abstract description 19
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 40
- 238000000151 deposition Methods 0.000 claims abstract description 23
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims abstract description 20
- 230000008021 deposition Effects 0.000 claims abstract description 18
- 239000002245 particle Substances 0.000 claims abstract description 16
- 238000004544 sputter deposition Methods 0.000 claims abstract description 16
- 229910052786 argon Inorganic materials 0.000 claims abstract description 10
- 238000005137 deposition process Methods 0.000 claims abstract description 8
- 238000010926 purge Methods 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 13
- 229920005591 polysilicon Polymers 0.000 claims description 13
- 239000007789 gas Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 4
- 239000012535 impurity Substances 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 2
- 230000010354 integration Effects 0.000 abstract description 8
- 239000011800 void material Substances 0.000 abstract description 2
- 229910008479 TiSi2 Inorganic materials 0.000 abstract 1
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 40
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 11
- 239000010937 tungsten Substances 0.000 description 10
- 229910052721 tungsten Inorganic materials 0.000 description 10
- 239000010408 film Substances 0.000 description 8
- 239000010409 thin film Substances 0.000 description 7
- 229910008484 TiSi Inorganic materials 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 230000003746 surface roughness Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 239000011148 porous material Substances 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000012790 adhesive layer Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000005086 pumping Methods 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Electrodes Of Semiconductors (AREA)
- Semiconductor Memories (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
Description
본 발명은 반도체 소자의 워드 라인 형성 방법에 관한 것으로, 특히 반도체 소자의 고집적화에 따라 워드 라인에 적용되는 타이타늄실리사이드(TiSix)층 증착 공정을 개선하여 스퍼터 증착시에 발생되는 파티클(particle) 및 타이타늄실리사이드층의 공극(void)을 방지하므로, 소자의 신뢰성 및 고집적화를 실현할 수 있는 반도체 소자의 워드 라인 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for forming a word line of a semiconductor device. Particularly, particles and titanium generated during sputter deposition by improving a titanium silicide (TiSi x ) layer deposition process applied to a word line according to high integration of semiconductor devices. Since the void of the silicide layer is prevented, the present invention relates to a method for forming a word line of a semiconductor device which can realize the reliability and high integration of the device.
일반적으로, 반도체 소자의 워드 라인(게이트 전극)은 도핑된 다결정실리콘을 사용하거나 전극의 비저항을 낮추기 위하여 텅스텐실리사이드(WSix)와 다결정실리콘의 이층 구조를 사용하고 있다. 그러나, 텅스텐 실리사이드 박막의 비저항은 약 100μΩ-cm으로 여전히 큰 비저항을 나타내고 있어, 1G DRAM 이상의 소자에 적용되는 가는 선폭에서 고속으로 동작하는 소자를 얻기 위해서는 워드 라인의 저항을 더욱 감소시켜야 한다. 따라서, 비저항이 약 13 ∼ 18μΩ-cm(C54 phase)인 타이타늄실리사이드(TiSi2) 또는 텅스텐(W)으로 워드 라인을 형성하려는 연구가 꾸준히 진행되고 있다. 그러나, 텅스텐을 사용하여 워드라인 전극을 형성할 경우 다음과 같은 근본적인 문제를 안고 있다. 즉, 게이트 산화막(gate oxide) 위에 텅스텐 또는 텅스텐/다결정실리콘을 증착한 후, 워드 라인 마스크를 이용하여 식각할 때 게이트 산화막의 열화가 발생하는데, 이것을 보상하기 위하여 재차 게이트 구조를 산화(LDD oxidation)시킨다. 그러나, 이 경우 텅스텐이 산화되어 부도체를 형성하고, 패턴된 워드 라인의 모양을 파괴하는 문제가 있다. 그밖에 텅스텐과 산화층과의 계면 안정성이 열악하기 때문에 텅스텐 게이트 전극을 사용하기 위해서는 게이트 산화막과 텅스텐 사이에 별도의 접착층(glue layer)을 사용하여야 하는데, 이로 인해 텅스텐 단일 전극 구조에 비하여 워드 라인 저항이 상승하는 효과가 발생한다. 또한, 화학기상증착 텅스텐(CVD-W)을 사용할 경우 증착 소오스인 WF6가스에 포함된 불소가 게이트 산화막을 손상시킬 우려가 있다. 또한, 스퍼터를 이용하여 증착하는 타이타늄실리사이드 워드 라인은 증착시 발생되는 파티클(particle) 및 후속 공정으로 유발되는 타이타늄실리사이드층의 공극 문제로 인하여 실제 소자 제조시 사용하는데 많은 어려움이 발생하게 된다.In general, a word line (gate electrode) of a semiconductor device uses a doped polysilicon or a two-layer structure of tungsten silicide (WSi x ) and polysilicon to reduce the resistivity of the electrode. However, the specific resistance of the tungsten silicide thin film is still about 100 μΩ-cm, so that the resistivity of the word line must be further reduced in order to obtain a device that operates at high speed at a thin line width applied to devices of 1G DRAM or more. Therefore, studies are being made to form a word line from titanium silicide (TiSi 2 ) or tungsten (W) having a specific resistance of about 13 to 18 μΩ-cm (C54 phase). However, when forming a word line electrode using tungsten has the following fundamental problems. That is, after deposition of tungsten or tungsten / polysilicon on the gate oxide, the gate oxide film is deteriorated when etching using a word line mask. To compensate for this, the gate structure is again oxidized (LDD oxidation). Let's do it. However, in this case, there is a problem in that tungsten is oxidized to form insulators and destroys the shape of the patterned word line. In addition, since the interfacial stability between tungsten and the oxide layer is poor, in order to use the tungsten gate electrode, a separate adhesive layer must be used between the gate oxide and the tungsten, which increases the word line resistance compared to the tungsten single electrode structure. Effect occurs. In addition, when chemical vapor deposition tungsten (CVD-W) is used, fluorine contained in the deposition source WF 6 gas may damage the gate oxide film. In addition, the titanium silicide word line deposited by sputtering has many difficulties in actual device fabrication due to pore problems of particles generated during deposition and titanium silicide layers caused by subsequent processes.
따라서, 본 발명은 반도체 소자의 고집적화에 따라 워드 라인에 적용되는 타이타늄실리사이드(TiSix)층 증착 공정을 개선하여 스퍼터 증착시에 발생되는 파티클(particle) 및 타이타늄실리사이드층의 공극(void)을 방지하므로, 소자의 신뢰성 및 고집적화를 실현할 수 있는 반도체 소자의 워드 라인 형성 방법을 제공함에 그 목적이 있다.Therefore, the present invention improves the titanium silicide (TiSi x ) layer deposition process applied to the word line according to the high integration of the semiconductor device to prevent voids of particles and the titanium silicide layer generated during sputter deposition. It is an object of the present invention to provide a word line forming method of a semiconductor device capable of realizing device reliability and high integration.
이러한 목적을 달성하기 위한 본 발명의 반도체 소자의 워드 라인 형성 방법은 웰 및 필드 산화막이 형성된 반도체 기판 표면상에 게이트 산화막 및 도핑된 다결정실리콘층을 형성하는 제 1 단계; 낮은 전력과 높은 압력의 증착 조건으로 스퍼터 증착 공정을 실시하여 상기 다결정실리콘층 상에 제 1 타이타늄실리사이드층을 증착하는 제 2 단계; 높은 전력과 높은 압력의 증착 조건으로 스퍼터 증착 공정을 실시하여 상기 제 1 타이타늄실리사이드층 상에 제 2 타이타늄실리사이드층을 증착하는 제 3 단계; 상기 증착 공정 중에 발생된 파티클과 같은 불순물을 제거하기 위하여 고압의 아르곤 퍼지를 실시하는 제 4 단계; 및 상기 타이타늄실리사이드층 및 도핑된 다결정실리콘층을 패터닝하여 이층 구조의 워드 라인을 형성하는 제 5 단계를 포함하여 이루어지는 것을 특징으로 한다.The word line forming method of the semiconductor device of the present invention for achieving the above object comprises a first step of forming a gate oxide film and the doped polysilicon layer on the surface of the semiconductor substrate formed with the well and field oxide film; A second step of depositing a first titanium silicide layer on the polysilicon layer by performing a sputter deposition process under low power and high pressure deposition conditions; A third step of depositing a second titanium silicide layer on the first titanium silicide layer by performing a sputter deposition process under high power and high pressure deposition conditions; Performing a high pressure argon purge to remove impurities such as particles generated during the deposition process; And a fifth step of patterning the titanium silicide layer and the doped polysilicon layer to form a word line having a two-layer structure.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체 소자의 워드 라인 형성 방법을 설명하기 위한 소자의 단면도.1A to 1C are cross-sectional views of a device for explaining a method of forming a word line of a semiconductor device according to an embodiment of the present invention.
<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>
11: 반도체 기판 12: 게이트 산화막11: semiconductor substrate 12: gate oxide film
13: 도핑된 다결정실리콘층 14: 타이타늄실리사이드층13: doped polysilicon layer 14: titanium silicide layer
14A: 제 1 타이타늄실리사이드층 14B: 제 2 타이타늄실리사이드층14A: first titanium silicide layer 14B: second titanium silicide layer
134: 워드 라인134: word line
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 1a 내지 도 1c는 본 발명의 실시예에 따른 반도체 소자의 워드 라인 형성 방법을 설명하기 위한 소자의 단면도이다.1A to 1C are cross-sectional views of devices for describing a method of forming a word line of a semiconductor device in accordance with an embodiment of the present invention.
도 1a를 참조하면, 웰 및 필드 산화막이 형성된 반도체 기판(11) 표면상에 게이트 산화막(12)을 형성하고, 게이트 산화막(12) 상에 도핑된 다결정실리콘층(13)을 형성한다. 스퍼터 증착 공정으로 다결정실리콘층(13) 상에 일정 두께의 제 1 타이타늄실리사이드층(TiSixlayer; 14A)을 증착 한다.Referring to FIG. 1A, a gate oxide film 12 is formed on a surface of a semiconductor substrate 11 on which well and field oxide films are formed, and a doped polysilicon layer 13 is formed on the gate oxide film 12. A first titanium silicide layer (TiSi x layer) 14A having a predetermined thickness is deposited on the polysilicon layer 13 by a sputter deposition process.
상기에서, 제 1 타이타늄실리사이드층(14A)은 일정 온도에서 100 ∼ 2000W의 낮은 전력과 5 ∼ 30mTorr의 높은 압력의 증착 조건으로 5 ∼ 10nm의 두께로 증착한다.In the above description, the first titanium silicide layer 14A is deposited at a thickness of 5 to 10 nm at a constant temperature at a low power of 100 to 2000 W and a high pressure of 5 to 30 mTorr.
도 1b를 참조하면, 제 1 타이타늄실리사이드층(14A) 상에 일정 시간 동안 스퍼터 증착 공정을 실시하여 제 2 타이타늄실리사이드층(14B)을 증착하여 타이타늄실리사이드층(14)을 형성한다. 증착 공정 중에 발생된 파티클과 같은 불순물을 제거하기 위하여 스퍼터 증착 공정을 완료한 후, 고압의 아르곤(Ar) 퍼지(purge)를 실시한다. 이후, 급속 열처리(RTP) 공정을 실시한다.Referring to FIG. 1B, a sputter deposition process is performed on the first titanium silicide layer 14A for a predetermined time to deposit a second titanium silicide layer 14B to form a titanium silicide layer 14. After the sputter deposition process is completed to remove impurities such as particles generated during the deposition process, a high-pressure argon purge is performed. Thereafter, a rapid heat treatment (RTP) process is performed.
상기에서, 제 2 타이타늄실리사이드층(14B)은 일정 온도에서 5000 ∼ 15000W의 높은 전력과 5 ∼ 30mTorr의 높은 압력의 증착 조건으로 5 ∼ 10초 동안 증착한다. 퍼지 공정은 다량의 아르곤 가스를 반응로 안에 유입시킨 후, 1 ∼ 50Torr의 압력 하에서 일시에 펌핑한다.In the above, the second titanium silicide layer 14B is deposited at a constant temperature for 5 to 10 seconds under high deposition power of 5000 to 15000 W and high pressure of 5 to 30 mTorr. The purge process introduces a large amount of argon gas into the reactor and then pumps it under a pressure of 1 to 50 Torr.
도 1c를 참조하면, 타이타늄실리사이드층(14) 및 도핑된 다결정실리콘층(13)을 패터닝하여 이층 구조의 워드 라인(134)을 형성한다.Referring to FIG. 1C, the titanium silicide layer 14 and the doped polysilicon layer 13 are patterned to form a word line 134 having a two-layer structure.
한편, 본 발명의 실시예는 1차로 낮은 전력과 높은 압력에서 제 1 타이타늄실리사이드층(14A)을 일정 두께 증착하고, 2차로 높은 전력과 높은 압력에서 제 2 타이타늄실리사이드층(14B)을 나머지 두께만큼 증착하여 소자에서 원하는 두께의 타이타늄실리사이드층(14)을 증착하였지만, 상기의 1차 및 2차 증착 공정을 반복하여 소자에서 원하는 타이타늄실리사이드층을 형성할 수 있다. 이와 같이 증착 공정을 반복 실시할 경우 고압의 아르곤(Ar) 퍼지(purge)를 반복되는 시점마다 실시한다.Meanwhile, an embodiment of the present invention first deposits a thickness of the first titanium silicide layer 14A at low power and high pressure, and secondly, the second titanium silicide layer 14B at the second high power and high pressure. Although deposited to deposit a titanium silicide layer 14 of a desired thickness on the device, the first and second deposition processes described above may be repeated to form a desired titanium silicide layer on the device. As described above, when the deposition process is repeated, high-pressure argon (Ar) purge is performed at each time point that is repeated.
스퍼터 증착 공정으로 타이타늄실리사이드층을 증착할 때 발생되는 파티클 및 타이타늄실리사이드층의 공극을 방지하기 위한 본 발명의 기술적 원리를 설명하면 다음과 같다.The technical principle of the present invention for preventing voids in the particles and the titanium silicide layer generated when the titanium silicide layer is deposited by the sputter deposition process is as follows.
스퍼터 타이타늄실리사이드층은 비정질 형태로 증착되며, 증착시 발생되는 파티클은 타겟의 조성, 표면 거칠기, 공정 조건 등에 의해 많이 좌우된다. 타겟의 조성은 소자의 특성과 관계되므로 파티클의 증가로 인한 조성 변화는 어려움이 따르게 된다. 따라서, 파티클을 줄이기 위해 표면 거칠기 및 공정 조건 변경이 요구된다. 본 발명은 이러한 측면에서 표면 거칠기를 줄이고자 낮은 전력에서 일부 두께를 증착한 후 낮은 전력에 비해 5배 이상의 높은 전력을 일시에 타겟에 가하므로써, 낮은 전력으로 생겨난 타겟 표면 요철을 제거한 후, 반응로에 떠다니고 있는 일부 파티클 및 불안정하게 프로세스 키트(process kit)에 붙어 있는 파티클을 제거하기 위해 많은 아르곤 가스를 주입한 후 공정 압력에 비해 10배 이상의 높은 압력에서 일시에 펌핑하는 작업을 추가하게 되면 반응로 내에 남아 있는 파티클은 아르곤 가스의 펌핑에 딸려 나가게 되어 반응로 내의 파티클의 양을 매우 작게 유지할 수 있게 된다.The sputtered titanium silicide layer is deposited in an amorphous form, and the particles generated during deposition are highly dependent on the composition of the target, the surface roughness, and the processing conditions. Since the composition of the target is related to the characteristics of the device, it is difficult to change the composition due to the increase of particles. Thus, surface roughness and process condition changes are required to reduce particles. In order to reduce surface roughness in this aspect, the present invention removes target surface irregularities caused by low power by depositing some thickness at low power and then applying a power five times higher than that of low power at a time, Adding a large amount of argon gas to remove some of the particles floating on it and the particles unstably attached to the process kit and then pumping them at a pressure 10 times higher than the process pressure at a time Particles remaining in the furnace will be pumped out of the argon gas to keep the amount of particles in the reactor very small.
또한, 스퍼터 타이타늄실리사이드층을 증착한 후에 진행되는 후속 공정인 급속 열처리(RTP) 공정 이후 표면의 단차 부위 예를 들어, 액티브 지역과 필드 지역의 경계지역을 따라 일정한 공극이 존재하게 된다. 이러한 공극의 존재는 상전이로 인한 박막의 부피 변화가 응력이 집중되는 단차 부위에서 증폭되어 박막에 공극이 생기게 된다. 이를 해결하기 위해서는 응력 집중 부분에서 상전이로 인한 원자의 이동을 제한해야 하는 문제가 생기게 된다. 열 에너지에 의해 이동되는 원자의 이동은 막을 수 없지만 원자의 이동이 증폭되는 응력의 집중은 막을 수 있다. 즉, 스퍼터 증착시 고온 증착을 하여 일부 상전이 부피 변화 폭을 줄이면서, 응력 집중 부분의 응력완화를 위해 박막 자체가 갖는 응력을 낮추도록 고압력 공정 조건에서 타이타늄실리사이드를 증착 하게 되면 증착된 박막은 치밀하지 않은 구조를 갖게되며, 일부 상전이가 진행된 상태에 있게 된다. 이러한 박막을 급속 열처리하게 되면 상전이에 의한 부피 변화 폭이 작아지고, 이로 인하여 원자의 이동이 줄게되어 단차 부위의 응력 집중은 치밀하지 않은 구조의 박막으로 인하여 박막에 가해지는 응력이 줄어듦으로 단차 부위에 발생되는 공극을 방지할 수 있다.In addition, after the rapid thermal annealing (RTP) process, which is a subsequent process performed after the deposition of the sputtered titanium silicide layer, a constant gap exists along the boundary region of the surface, for example, the active region and the field region. The presence of such pores causes the volume change of the thin film due to phase transition to be amplified in the stepped portion where the stress is concentrated, thereby creating voids in the thin film. In order to solve this problem, there is a problem in that the movement of atoms due to phase transition in the stress concentration portion is limited. The movement of atoms moved by thermal energy cannot be prevented, but the concentration of stress that amplifies the movement of atoms can be prevented. In other words, when the deposition of titanium silicide under high pressure process conditions to reduce the stress of the thin film itself to reduce the stress change of the stress concentration portion by the high temperature deposition during the deposition of sputtering, the deposited thin film is not dense. Have a structure that is not in progress, and some phase transitions are in progress. When the thin film is rapidly heat treated, the width of the volume change due to the phase transition decreases, and thus, the movement of atoms decreases, so that the stress concentration in the stepped portion is reduced due to the thin film of the less dense structure. It is possible to prevent the generated voids.
상술한 바와 같이, 본 발명은 반도체 소자의 고집적화에 따라 워드 라인에 적용되는 타이타늄실리사이드를 스퍼터 증착시에 일정 온도 이상에서 낮은 전력 및 높은 전력을 번갈아 인가하여 증착하고, 증착시 고압의 아르곤 퍼지를 중간에 실시하므로써, 스퍼터 증착시에 발생되는 파티클 및 타이타늄실리사이드층의 공극을 방지할 수 있어 소자의 신뢰성 및 고집적화를 실현할 수 있다.As described above, according to the present invention, a titanium silicide applied to a word line is deposited by alternately applying low power and high power at a predetermined temperature or more during sputter deposition according to high integration of a semiconductor device, and a high-pressure argon purge is deposited during deposition. In this case, the voids of the particles and the titanium silicide layer generated during the sputter deposition can be prevented, and the reliability and high integration of the device can be realized.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980060343A KR100305211B1 (en) | 1998-12-29 | 1998-12-29 | Method of forming a word line in a semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980060343A KR100305211B1 (en) | 1998-12-29 | 1998-12-29 | Method of forming a word line in a semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000043905A true KR20000043905A (en) | 2000-07-15 |
KR100305211B1 KR100305211B1 (en) | 2001-09-24 |
Family
ID=19567161
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980060343A KR100305211B1 (en) | 1998-12-29 | 1998-12-29 | Method of forming a word line in a semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100305211B1 (en) |
-
1998
- 1998-12-29 KR KR1019980060343A patent/KR100305211B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100305211B1 (en) | 2001-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6451690B1 (en) | Method of forming electrode structure and method of fabricating semiconductor device | |
US5759916A (en) | Method for forming a void-free titanium nitride anti-reflective coating(ARC) layer upon an aluminum containing conductor layer | |
JP2002026319A (en) | Gate forming method for semiconductor element | |
KR960005681B1 (en) | Method for manufacturing a capacitor of semiconductor memory device | |
US5989984A (en) | Method of using getter layer to improve metal to metal contact resistance at low radio frequency power | |
US7879716B2 (en) | Metal seed layer deposition | |
JP2000058544A (en) | Semiconductor device and manufacture of the same | |
KR100755121B1 (en) | Method for forming electrode structure and method for fabricating semiconductor device | |
US6103631A (en) | Method of manufacturing semiconductor device | |
US6277736B1 (en) | Method for forming gate | |
US6121139A (en) | Ti-rich TiN insertion layer for suppression of bridging during a salicide procedure | |
JPH1074707A (en) | Titanium aluminide wetting layer for aluminum contact | |
KR100305211B1 (en) | Method of forming a word line in a semiconductor device | |
US7566644B2 (en) | Method for forming gate electrode of semiconductor device | |
WO2021169794A1 (en) | Semiconductor structure manufacturing method and semiconductor structure | |
KR100444492B1 (en) | Method for fabricating semiconductor device | |
Pramanik et al. | Barrier metals for ULSI: deposition and manufacturing. | |
KR0156219B1 (en) | Method of forming dense tin and tisix thin film and fabrication method of semiconductor device therewith | |
JPH04350937A (en) | Treatment of copper wiring | |
JP2004311545A (en) | Process for fabricating semiconductor device, and system for depositing high melting point metal film | |
JP3085745B2 (en) | Method for manufacturing semiconductor device | |
JP3592209B2 (en) | Method for manufacturing semiconductor device | |
JPH05206081A (en) | Dry etching method | |
KR20000074692A (en) | Method of forming interlayer dielectric layer using high density plasma oxide in semiconductor device | |
KR100286774B1 (en) | Gate Forming Method of Semiconductor Device_ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |