KR20000042883A - Current mirror type sense amplifier - Google Patents
Current mirror type sense amplifier Download PDFInfo
- Publication number
- KR20000042883A KR20000042883A KR1019980059175A KR19980059175A KR20000042883A KR 20000042883 A KR20000042883 A KR 20000042883A KR 1019980059175 A KR1019980059175 A KR 1019980059175A KR 19980059175 A KR19980059175 A KR 19980059175A KR 20000042883 A KR20000042883 A KR 20000042883A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- input
- sensing
- amplifier
- output
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/08—Control thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
- G11C7/062—Differential amplifiers of non-latching type, e.g. comparators, long-tailed pairs
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/06—Sense amplifier related aspects
- G11C2207/063—Current sense amplifiers
Abstract
Description
본 발명은 반도체 메모리소자에 관한 것으로서, 보다 구체적으로는 온도에 대해 안정적으로 동작하여 전류소비를 감소시킬 수 있는 반도체 메모리소자의 전류미러형 감지증폭기에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor memory device, and more particularly, to a current mirror type sensing amplifier of a semiconductor memory device capable of operating stably with respect to temperature to reduce current consumption.
반도체 메모리장치에 있어서, 감지증폭기는 메모리셀로부터의 데이터를 감지 및 증폭하여 데이터 출력버퍼로 제공하는 역할을 하는 것으로서, 도 1에는 종래의 전류미러형 감지증폭기(sense amplifier)가 도시되어 있다.In a semiconductor memory device, a sense amplifier serves to sense and amplify data from a memory cell to provide a data output buffer. FIG. 1 illustrates a conventional current mirror type sense amplifier.
도 1을 참조하면, 종래의 감지증폭기는 입력데이타(db1, dbb1)를 입력하여 제1출력데이타(sa1)를 발생하는, PMOS 트랜지스터(11, 12) 및 NMOS 트랜지스터(13, 14)로 이루어진 전류미러형 제1감지증폭부(10)와, 입력 데이터(db1, dbb1)를 입력하여 제2출력 데이터(sa1b)를 발생하는, PMOS 트랜지스터(21, 22) 및 NMOS 트랜지스터(23, 24)로 이루어진 전류미러형 제2감지증폭부(20)로 이루어진다. 또한, 종래의 감지증폭기는 상기 제1 및 제2감지증폭부(10, 20)를 인에이블시켜주기 위한 NMOS 트랜지스터(31)와, 상기 제1출력데이타(sa1)와 제2출력데이타(sab1)를 발생하는 제1 및 제2출력단을 이퀄라이즈시켜주기 위한 PMOS 트랜지스터(32)를 구비한다.Referring to FIG. 1, a conventional sensing amplifier includes a current consisting of the PMOS transistors 11 and 12 and the NMOS transistors 13 and 14, which input the input data db1 and dbb1 to generate the first output data sa1. PMOS transistors 21 and 22 and NMOS transistors 23 and 24 that input the mirror-type first sensing amplifier 10 and input data db1 and dbb1 to generate second output data sa1b. The current mirror type second sensing amplifier 20 is formed. In addition, the conventional sensing amplifier has an NMOS transistor 31 for enabling the first and second sensing amplifiers 10 and 20, the first output data sa1 and the second output data sab1. And a PMOS transistor 32 for equalizing the first and second output stages generating.
상기한 바와같은 종래의 감지증폭기는 외부로부터 감지증폭기 인에이블신호(pse1)가 인에이블되어 NMOS 트랜지스터(31)의 게이트에 인가되면, NMOS 트랜지스터(31)는 턴온되고, 이에 따라 제1 및 제2감지증폭부(10), (20)는 인에이되어 입력데이타(db1, dbb1)를 감지증폭하여 제1 및 제2출력 데이터(sa1, sab1)를 발생한다.In the conventional sense amplifier as described above, when the sense amplifier enable signal pse1 is enabled and applied to the gate of the NMOS transistor 31 from the outside, the NMOS transistor 31 is turned on, and thus the first and second transistors are turned on. The sensing amplifiers 10 and 20 are enabled to sense and amplify the input data db1 and dbb1 to generate the first and second output data sa1 and sab1.
한편, 감지증폭기 인에이블신호(pse1)가 로우상태로 되어 디스에이블되면, NMOS 트랜지스터(31)는 오프되어 제1 및 제2감지증폭부(10), (20)는 디스에이블되어 입력 데이터(db1, dbb1)의 감지증폭동작은 디스에이블된다. 이때, 감지증폭기 인에이블신호(pse1)에 의해 PMOS 트랜지스터(32)는 온되어 제1 및 제2출력데이타(sa1, sab1)를 출력하는 제1 및 제2출력단(33, 34)을 이퀄라이저시켜주게 된다.On the other hand, when the sense amplifier enable signal pse1 becomes low and is disabled, the NMOS transistor 31 is turned off, and the first and second sense amplifiers 10 and 20 are disabled to input data db1. , the sense amplifier operation of dbb1) is disabled. At this time, the PMOS transistor 32 is turned on by the sense amplifier enable signal pse1 to equalize the first and second output terminals 33 and 34 outputting the first and second output data sa1 and sab1. do.
그러나, 도1에 도시된 바와같은 종래의 반도체 메모리소자의 감지증폭기는 비트라인에 전원전압 근처에서 스윙을 하게 되면, 전류미러로직이 입력의 변화를 인식하지 못하거나 게인이 저하되는 문제점이 있었다. 또한, 온도에 따라 게인이 심하게 변화되어 트랜지스터의 스윙폭을 결정하기 어려울 뿐만 아니라 게인을 높이기 위하여 트랜지스터의 사이즈를 크게 하면 감지증폭기에 흐르는 전류가 증대하는 문제점이 있었다.However, when the sensing amplifier of the conventional semiconductor memory device as shown in FIG. 1 swings near a power supply voltage on a bit line, current mirror logic does not recognize a change in an input or a gain decreases. In addition, the gain is severely changed depending on the temperature, so that it is difficult to determine the swing width of the transistor, and when the size of the transistor is increased to increase the gain, the current flowing to the sensing amplifier increases.
본 발명은 상기한 바와같은 종래기술의 문제점을 해결하기 위하여, 본 발명은 입력데이타의 감지증폭단에 NMOS 트랜지스터로 부하를 연결하여 입력 데이터를 콘트롤함으로써, 게인을 증대시키고 전류소비를 감소시킬 수 있는 전류미러형 감지증폭기를 제공하는 데 그 목적이 있다.The present invention is to solve the problems of the prior art as described above, the present invention by connecting the load to the sense amplifier stage of the input data to the NMOS transistor to control the input data, the current that can increase the gain and reduce the current consumption The object is to provide a mirror type sensing amplifier.
도 1은 종래의 감지증폭기의 회로도,1 is a circuit diagram of a conventional sense amplifier,
도 2는 본 발명의 실시예에 따른 감지증폭기의 회로도,2 is a circuit diagram of a sensing amplifier according to an embodiment of the present invention;
도 3a 와 도 3b 는 발명과 종래의 감지증폭기의 게인에 대한 시뮬레이션 결과를 도시한 도면,3A and 3B show simulation results for gains of the inventive and conventional sense amplifiers,
도 4a 와 도 4b 는 본 발명과 종래의 감지증폭기의 전류에 대한 시뮬레이션 결과를 도시한 도면,4A and 4B show simulation results of the current of the present invention and the conventional sense amplifier,
도 5은 본 발명과 종래의 감지증폭기의 풀업 트랜지스터의 드레인 레벨에 대한 시뮬레이션 결과를 도시한 도면,5 is a diagram showing a simulation result for the drain level of the pull-up transistor of the present invention and the conventional sense amplifier,
(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)
100 : 데이터 감지증폭부 200 : 입력 콘트롤부100: data detection amplifier 200: input control unit
300 : 인에이블부 400 : 이퀄라이저부300: enable part 400: equalizer part
110, 120 : 감지증폭수단 210, 220 : 콘트롤수단110, 120: amplification means 210, 220: control means
상기한 본 발명의 목적을 달성하기 위하여, 본 발명은 제1 및 제2입력 데이터를 감지증폭하여 출력단으로 1쌍의 출력 데이터를 출력하는 데이터 감지증폭부와, 상기 데이터 감지증폭부에 인가되는 입력 데이터를 콘트롤하기 위한 입력 콘트롤부와, 상기 입력 콘트롤부를 인에이블시켜 주기위한 인에이블부와, 제1 및 제2출력단을 이퀄라이저시켜주기 위한 이퀄라이저부를 포함하는 것을 특징으로 하는 전류미러형 감지증폭기를 제공하는 것을 특징으로 한다.In order to achieve the above object of the present invention, the present invention provides a data sensing amplifier for sensing and amplifying the first and second input data to output a pair of output data to the output stage, and an input applied to the data sensing amplifier And an input controller for controlling data, an enabler for enabling the input controller, and an equalizer for equalizing the first and second output stages. Characterized in that.
본 발명의 실시예에 따르면, 상기 데이터 감지증폭부는 상기 제1 및 제2입력 데이터를 감지증폭하여 출력단으로 1쌍의 출력데이타중 제1데이타를 출력하는 제1감지증폭수단과, 상기 제1 및 제2입력 데이터를 감지증폭하여 출력단으로 1쌍의 출력 데이터중 제2데이타를 출력하는 제2감지증폭수단으로 이루어지는 것을 특징으로 한다.According to an embodiment of the present invention, the data sensing amplifier senses and amplifies the first and second input data, and includes first sensing amplifier means for outputting a first data of a pair of output data to an output terminal, And second sensing amplifying means for sensing and amplifying the second input data and outputting the second data among the pair of output data to the output terminal.
본 발명의 실시예에 따르면, 상기 데이터 감지증폭부의 제1 및 제2감지증폭수단은 전원단자에 각각 연결된 전류미러수단인 제1 및 제2PMOS 트랜지스터와, 상기 전류미러수단과 상기 입력 콘트롤부사이에 연결되고, 게이트에 각각 입력 데이터가 인가되는 비교수단인 제1 및 제2NMOS 트랜지스터로 이루어지는 것을 특징으로 한다.According to an embodiment of the present invention, the first and second sensing amplifying means of the data sensing amplifier are connected to the first and second PMOS transistors, which are current mirror means respectively connected to a power supply terminal, between the current mirror means and the input control unit. And first and second NMOS transistors as comparison means for applying input data to the gate, respectively.
본 발명의 실시예에 따르면, 상기 입력 콘트롤부는 상기 데이터 감지증폭부의 제1감지증폭수단에 인가되는 제1 및 제2입력데이타를 콘트롤하기 위한 제1콘트롤수단과, 상기 데이터 감지증폭부의 제2감지증폭수단에 인가되는 제1 및 제2입력 데이터를 콘트롤하기 위한 제2콘트롤수단으로 이루어지는 것을 특징으로 한다.According to an embodiment of the present invention, the input control unit includes first control means for controlling first and second input data applied to the first sensing amplifying unit of the data sensing amplifier, and a second sensing unit of the data sensing amplifying unit. And second control means for controlling the first and second input data applied to the amplifying means.
본 발명의 실시예에 따르면, 상기 입력 콘트롤부의 제1콘트롤수단은 상기 데이터 감지증폭부의 제1감지증폭수단의 NMOS 트랜지스터의 소오스와 인에이블부사이에 각각 연결되고, 그의 게이트가 각각 크로스커플되는 제5 및 제6NMOS 트랜지스터로 이루어지고, 상기 제2콘트롤수단은 상기 데이터 감지증폭부의 제2감지증폭수단의 NMOS 트랜지스터의 소오스와 인에이블부사이에 각각 연결되고, 그의 게이트가 각각 크로스커플되는 제7 및 제8NMOS 트랜지스터로 이루어지는 것을 특징으로 한다.According to an embodiment of the invention, the first control means of the input control unit is respectively connected between the source and the enable unit of the NMOS transistor of the first sense amplifying means of the data sensing amplification unit, the fifth of the gate is cross-coupled respectively And a sixth NMOS transistor, wherein the second control means are connected between the source and the enable portion of the NMOS transistor of the second sense amplifier of the data sensing amplifier, respectively, and the gates of the seventh and eighth NMOS are respectively cross-coupled. It is characterized by consisting of a transistor.
본 발명의 실시예에 따르면, 상기 인에이블부는 접지와 상기 입력 콘트롤부사이에 연결되고, 게이트에 감지증폭기 인에이블신호가 인가되는 제9NMOS 트랜지스터로 이루어지고, 상기 이퀄라이저부는 제1 및 제2출력단사이에 연결되고, 게이트에 감지증폭기 인에이블신호가 인가되는 제5PMOS 트랜지스터로 이루어지는 것을 특징으로 한다.According to an embodiment of the present invention, the enable portion is connected between the ground and the input control portion, the ninth NMOS transistor is applied to the sense amplifier enable signal is applied to the gate, the equalizer portion between the first and second output terminal And a fifth PMOS transistor connected to the gate and to which the sense amplifier enable signal is applied to the gate.
이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
도 2는 본 발명의 실시예에 따른 반도체 메모리소자의 감지증폭기의 회로도를 도시한 것이다. 도 2를 참조하면, 본 발명의 감지증폭기는 입력 데이터(db2, dbb2)를 감지증폭하여 출력단(501, 502)으로 1쌍의 출력 데이터(sa2, sab2)를 출력하는 데이터 감지증폭부(100)와, 상기 데이터 감지증폭부(100)에 인가되는 입력 데이터(db2, dbb2)를 콘트롤하기 위한 입력 콘트롤부(200)와, 상기 입력 콘트롤부(200)를 인에이블시켜 주기위한 인에이블부(300)와, 출력단(501, 502)을 이퀄라이저시켜주기 위한 이퀄라이저부(400)를 포함한다.2 is a circuit diagram of a sensing amplifier of a semiconductor memory device according to an embodiment of the present invention. Referring to FIG. 2, the sensing amplifier of the present invention senses and amplifies input data db2 and dbb2, and outputs a pair of output data sa2 and sab2 to the output terminals 501 and 502. And an input controller 200 for controlling the input data db2 and dbb2 applied to the data sensing amplifier 100, and an enabler 300 for enabling the input controller 200. And an equalizer unit 400 for equalizing the output terminals 501 and 502.
본 발명의 실시예에 따른 감지증폭기에 있어서, 데이터 감지증폭부(100)는 입력 데이터(db2, dbb2)를 감지증폭하여 출력단(501)으로 1쌍의 출력데이타(sa2, sab2)중 제1데이타(sa2)를 출력하는 제1감지증폭수단(110)과, 입력 데이터(db2, dbb2)를 감지증폭하여 출력단(502)으로 1쌍의 출력 데이터(sa2, sab2)중 제2데이타(sab2)를 출력하는 제2감지증폭수단(120)으로 이루어진다.In the sensing amplifier according to the exemplary embodiment of the present invention, the data sensing amplifier 100 senses and amplifies the input data db2 and dbb2 and outputs the first data of the pair of output data sa2 and sab2 to the output terminal 501. The first sensing amplification means 110 for outputting sa2 and the input data db2 and dbb2 are sensed and amplified and the second stage sab2 of the pair of output data sa2 and sab2 is output to the output terminal 502. The second detection amplification means 120 is output.
데이터 감지증폭부(100)에 있어서, 제1감지증폭수단(110)은 전원단자(Vdd)에 각각 연결된 전류미러수단인 제1 및 제2PMOS 트랜지스터(41, 42)와, 상기 전류미러수단과 상기 입력 콘트롤부(200)사이에 연결되고, 게이트에 각각 입력 데이터(db2, dbb2)가 인가되는 비교수단인 제1 및 제2NMOS 트랜지스터(43, 44)로 이루어진다.In the data sensing amplifier 100, the first sensing amplifying means 110 includes first and second PMOS transistors 41 and 42 which are current mirror means connected to a power supply terminal Vdd, respectively, and the current mirror means and the The first and second NMOS transistors 43 and 44, which are connected between the input control units 200 and are compared means to which input data db2 and dbb2 are applied to gates, respectively.
제2감지증폭수단(120)도 상기 제2감지증폭수단(110)과 마찬가지로 전원단자(Vdd)에 각각 연결된 전류미러수단인 제3 및 제4PMOS 트랜지스터(45, 46)와, 상기 전류미러수단과 상기 입력 콘트롤부(200)사이에 연결되고, 게이트에 각각 입력 데이터(dbb2, db2)가 인가되는 비교수단인 제3 및 제4NMOS 트랜지스터(47, 48)로 이루어진다.Similarly to the second sensing amplifying means 110, the second sensing amplifying means 120 also includes third and fourth PMOS transistors 45 and 46, which are current mirror means connected to a power supply terminal Vdd, respectively, and the current mirror means. The third and fourth NMOS transistors 47 and 48 are connected between the input control units 200 and are comparison means for applying input data dbb2 and db2 to gates, respectively.
본 발명의 실시예에 따른 감지증폭기에 있어서, 입력 콘트롤부(200)는 상기 데이터 감지증폭부(100)의 제1감지증폭수단(110)에 인가되는 입력데이타(db2, dbb2)를 콘트롤하기 위한 제1콘트롤수단(210)와, 상기 데이터 감지증폭부(100)의 제2감지증폭수단(120)에 인가되는 입력 데이터(db2, dbb2)를 콘트롤하기 위한 제2콘트롤수단(220)으로 이루어진다.In the sensing amplifier according to the embodiment of the present invention, the input control unit 200 for controlling the input data (db2, dbb2) applied to the first sensing amplifier 110 of the data sensing amplifier 100. The first control means 210 and the second control means 220 for controlling the input data (db2, dbb2) applied to the second sense amplification means 120 of the data detection amplifier 100.
입력 콘트롤부(200)에 있어서, 제1콘트롤수단(210)은 상기 데이터 감지증폭부(100)의 제1감지증폭수단(110)의 NMOS 트랜지스터(43, 44)의 소오스와 인에이블부(300)사이에 각각 연결되고, 그의 게이트가 각각 크로스커플되는 제5 및 제6NMOS 트랜지스터(51, 52)로 이루어진다. 제2콘트롤수단(220)은 상기 데이터 감지증폭부(100)의 제2감지증폭수단(120)의 NMOS 트랜지스터(45, 46)의 소오스와 인에이블부(300)사이에 각각 연결되고, 그의 게이트가 각각 크로스커플되는 제7 및 제8NMOS 트랜지스터(53, 54)로 이루어진다.In the input control unit 200, the first control means 210 is the source and enable unit 300 of the NMOS transistors 43 and 44 of the first sense amplification means 110 of the data sense amplifier 100. And fifth and sixth NMOS transistors 51 and 52 connected to each other and whose gates are respectively cross-coupled. The second control means 220 is connected between the source and the enable part 300 of the NMOS transistors 45 and 46 of the second sense amplification means 120 of the data sensing amplifier 100, respectively, and its gate. Is composed of the seventh and eighth NMOS transistors 53 and 54 which are respectively cross-coupled.
본 발명의 실시예에 따른 감지증폭기에 있어서, 상기 인에이블부(300)는 접지와 상기 입력 콘트롤부(200)사이에 연결되고, 게이트에 감지증폭기 인에이블신호(pse2)가 인가되는 제9NMOS 트랜지스터(55)로 이루어진다. 상기 이퀄라이저부(400)는 제1 및 제2출력단(501), (502)사이에 연결되고, 게이트에 감지증폭기 인에이블신호(pse2)가 인가되는 제5PMOS 트랜지스터(56)로 이루어진다.In the sense amplifier according to the embodiment of the present invention, the enable unit 300 is connected between the ground and the input control unit 200, the ninth NMOS transistor is applied to the sense amplifier enable signal pse2 to the gate It is made up of 55. The equalizer 400 includes a fifth PMOS transistor 56 connected between the first and second output terminals 501 and 502 and to which a sense amplifier enable signal pse2 is applied to a gate.
상기한 바와같은 구성을 갖는 본 발명의 실시예에 따른 감지증폭기의 동작을 설명하면 다음과 같다.Referring to the operation of the sense amplifier according to an embodiment of the present invention having the configuration as described above are as follows.
상기한 바와같은 본 발명의 사이즈조절 가능한 반도체 메모리소자의 래치회로의 동작을 설명한다.The operation of the latch circuit of the resizable semiconductor memory device of the present invention as described above will be described.
먼저, 감지증폭기 인에이블신호(pse2)가 디스에이블되면, 인에이블부(300)의 NMOS트랜지스터(55)가 오프되고, 이퀄라이저부(400)의 PMOS 트랜지스터(56)가 턴온되어 제1 및 제2출력단(501), (502)가 동일레벨로 이퀄라이저되어 감지증폭기는 디스에이블된다.First, when the sense amplifier enable signal pse2 is disabled, the NMOS transistor 55 of the enable unit 300 is turned off, and the PMOS transistor 56 of the equalizer 400 is turned on so that the first and second transistors are turned on. Output stages 501 and 502 are equalized to the same level so that the sense amplifiers are disabled.
한편, 감지증폭기 인에이블신호(pse2)가 인에이블되면, 인에이블부(300)의 NMOS 트랜지스터(55)는 턴온되고 이퀄라이저부(400)의 PMOS 트랜지스터(56)가 턴오프되어 감지증폭기는 인에이블된다.Meanwhile, when the sense amplifier enable signal pse2 is enabled, the NMOS transistor 55 of the enable unit 300 is turned on and the PMOS transistor 56 of the equalizer 400 is turned off to enable the sense amplifier. do.
따라서, 데이터 입력신호(db2, dbb2)는 데이터 감지증폭부(100)에 인가되어 감지증폭된다. 이때, 데이터 입력(db2, db2)는 데이터 감지증폭부(100)의 제1감지증폭수단(110) 및 제2감지증폭수단(120)의 NMOS 트랜지스터(43, 44), (47, 48)의 게이트에 각각 인가된다. 각 데이터 입력(db2, dbb2)의 상태에 따라 NMOS트랜지스터(43, 44), (47, 48)가 턴온되어 출력단(501, 502)를 통해 출력 데이터(sa2, sab2)를 출력하게 된다.Therefore, the data input signals db2 and dbb2 are applied to the data sensing amplifier 100 and sensed and amplified. In this case, the data inputs db2 and db2 may be connected to the NMOS transistors 43, 44, 47, and 48 of the first sensing amplifier 110 and the second sensing amplifier 120 of the data sensing amplifier 100. Each is applied to the gate. The NMOS transistors 43, 44, 47, and 48 are turned on according to the state of each data input db2 and dbb2 to output the output data sa2 and sab2 through the output terminals 501 and 502.
이때, 입력 콘트롤부(200)의 제1 및 제2콘트롤수단(210), (220)의 NMOS 트랜지스터(51, 52), (53, 54)는 그의 게이트가 각각 크로스커플되어 있으므로, 감지증폭부(100)에 인가되는 입력 데이터를 콘트롤하게 된다.At this time, since the gates of the NMOS transistors 51, 52, 53, and 54 of the first and second control means 210, 220 of the input control unit 200 are respectively cross-coupled, the sensing amplifier unit It controls the input data applied to the (100).
예를 들어, 제1데이타 입력(db2)보다 제2데이타 입력(dbb2)의 레벨이 △V만큼 높다고 가정하면, 감지증폭부(100)의 제1감지증폭수단(110)의 제1노드(n1)와 제2감지증폭수단(120)의 제3노드(n3)보다 제1감지증폭수단(110)의 제2노드(n2)와 제2감지증폭수단(120)의 제4노드(n4)의 전위가 상대적으로 보다 높아지고, 각 노드(n1-n4)의 전위는 입력 콘트롤부(200)의 NMOS 트랜지스터(51-54)를 거치게 되므로, 풀업 트랜지스터의 드레인의 전위, 즉 노드(n5)의 전위는 도 6의 시뮬레이션 결과로부터 알 수 있듯이 도 1의 노드(n0)의 전위보다 낮아지게 된다.For example, assuming that the level of the second data input dbb2 is higher by ΔV than the first data input db2, the first node n1 of the first sensing amplifier 110 of the sensing amplifier 100 is provided. ) And the second node n2 of the first sense amplifying means 110 and the fourth node n4 of the second sense amplifying means 120 than the third node n3 of the second sense amplifying means 120. Since the potential becomes relatively higher, and the potential of each node n1-n4 passes through the NMOS transistors 51-54 of the input control unit 200, the potential of the drain of the pull-up transistor, that is, the potential of the node n5 As can be seen from the simulation result of FIG. 6, the potential is lower than the potential of the node n0 of FIG. 1.
따라서, 인에이블부(300)의 NMOS 트랜지스터(55)를 통해 흐르는 전류는 감소하게 되고, 게인은 증가하게 된다. 그리고, 각 노드(n1-n4)의 전위에 의해 제1출력단(501) 및 제2출력단(502)을 통해 하이상태 및 로우상태의 출력신호(sa2, sab2)를 출력하게 된다.Therefore, the current flowing through the NMOS transistor 55 of the enable unit 300 decreases, and the gain increases. The output signals sa2 and sab2 of the high state and the low state are output through the first output terminal 501 and the second output terminal 502 by the potentials of the nodes n1-n4.
한편, 제1입력 데이터(db2))가 제2입력 데이터(dbb2)보다 △V만큼 높은 경우에는 상기와 마찬가지로 동작하여 제1출력단(501) 및 제2출력단(502)을 통해 로우상태 및 하이상태의 신호(sa2, sab2)를 출력하게 된다.On the other hand, when the first input data db2 is higher by ΔV than the second input data dbb2, the operation is performed in the same manner as described above, and the low and high states are provided through the first output terminal 501 and the second output terminal 502. The signals sa2 and sab2 are output.
도 3a 와 도 3b 는 발명과 종래의 감지증폭기의 게인에 대한 시뮬레이션 결과를 도시한 도면이고, 도 4a 와 도 4b 는 본 발명과 종래의 감지증폭기의 전류에 대한 시뮬레이션 결과를 도시한 도면이며, 도 6은 본 발명과 종래의 감지증폭기의 풀업 트랜지스터의 드레인 레벨에 대한 시뮬레이션 결과를 도시한 도면이다.3A and 3B show simulation results of gains of the invention and the conventional sense amplifiers, and FIGS. 4A and 4B show simulation results of currents of the present invention and the conventional sense amplifiers. 6 is a diagram showing a simulation result of the drain level of the pull-up transistor of the present invention and the conventional sense amplifier.
도 3a 및 도 3b를 참조하면, 본 발명의 감지증폭기는 종래의 감지증폭기보다 게인이 크고 온도에 덜민감함을 알 수 있으며, 도 4a 및 도 4b를 참조하면, 본 발명의 감지증폭기는 종래의 감지증폭기보다 전류가 감소함을 보여준다.3A and 3B, it can be seen that the sensing amplifier of the present invention has a larger gain and less sensitivity to temperature than the conventional sensing amplifier. Referring to FIGS. 4A and 4B, the sensing amplifier of the present invention is conventional. It shows less current than sense amplifiers.
이상에서 자세히 설명된 바와 같이, 본 발명의 감지증폭기에 따르면, 감지증폭기 엔에이블신호가 게이트에 인가되는 풀다운 트랜지스터와 감지증폭부사이에 입력을 콘트롤하기 위한 NMOS 트랜지스터를 그의 게이트가 크로스커플되도록 연결 구성하여 줌으로써, 종래의 감지증폭기보다 온도에 안정적으로 동작할 수 있도록 하고, 게인을 증가시킬 수 있을 뿐만 아니라 전류소비를 감소시킬 수 있다.As described in detail above, according to the sense amplifier of the present invention, an NMOS transistor for controlling an input between a pull-down transistor to which the sense amplifier enable signal is applied to the gate and the sense amplifier is connected so that its gate is cross-coupled. By making it possible to operate more stably at temperature than conventional sense amplifiers, the gain can be increased as well as the current consumption can be reduced.
기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.In addition, this invention can be implemented in various changes within the range which does not deviate from the summary.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980059175A KR20000042883A (en) | 1998-12-28 | 1998-12-28 | Current mirror type sense amplifier |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980059175A KR20000042883A (en) | 1998-12-28 | 1998-12-28 | Current mirror type sense amplifier |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000042883A true KR20000042883A (en) | 2000-07-15 |
Family
ID=19566136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980059175A KR20000042883A (en) | 1998-12-28 | 1998-12-28 | Current mirror type sense amplifier |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000042883A (en) |
-
1998
- 1998-12-28 KR KR1019980059175A patent/KR20000042883A/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100394573B1 (en) | Sense amplifier in semiconductor memory device | |
| GB2250842A (en) | Cross coupled differential sense amplifier | |
| KR100190763B1 (en) | Differential amplifier | |
| JP2002208285A (en) | Current sensing amplifier circuit of semiconductor memory | |
| KR100506929B1 (en) | Input buffer of a synchronous semiconductor memory device | |
| KR100434509B1 (en) | Sense amplifier having synchronous reset or asynchronous reset | |
| KR100419015B1 (en) | Current sense amplifier | |
| US20020003734A1 (en) | Semiconductor memory device having sense amplifier and method for driving sense amplifier | |
| JP2000306385A (en) | Complementary differential input buffer for semiconductor memory | |
| KR100299522B1 (en) | High-Speed sense amplifier | |
| US20020118577A1 (en) | Semiconductor memory device and data read method thereof | |
| KR20040001944A (en) | Circuit for detecting switching point and semiconductor device using the same | |
| US6243314B1 (en) | Apparatus for sensing a current direction of an input signal and amplifying the sensed input signal in semiconductor memory device | |
| US5412607A (en) | Semiconductor memory device | |
| US6597612B2 (en) | Sense amplifier circuit | |
| US6114881A (en) | Current mirror type sense amplifier | |
| KR100811375B1 (en) | Bit line sense amplifier of a semiconductor memory device | |
| KR20000042883A (en) | Current mirror type sense amplifier | |
| KR100670727B1 (en) | Current Mirror Sense Amplifier | |
| JP3968818B2 (en) | Amplifier | |
| KR100484260B1 (en) | Sense Amplifiers in Semiconductor Memory Devices | |
| KR100766383B1 (en) | Amplifying circuit of semiconductor memory apparatus | |
| JP3618144B2 (en) | Read circuit for semiconductor memory device | |
| KR100365426B1 (en) | High-Gain Low-Current sense amplifier | |
| KR100567052B1 (en) | Sense amp of semiconductor memory device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |