KR20000041231A - Semiconductor package - Google Patents

Semiconductor package Download PDF

Info

Publication number
KR20000041231A
KR20000041231A KR1019980057058A KR19980057058A KR20000041231A KR 20000041231 A KR20000041231 A KR 20000041231A KR 1019980057058 A KR1019980057058 A KR 1019980057058A KR 19980057058 A KR19980057058 A KR 19980057058A KR 20000041231 A KR20000041231 A KR 20000041231A
Authority
KR
South Korea
Prior art keywords
semiconductor chip
stiffener
semiconductor
semiconductor package
side plate
Prior art date
Application number
KR1019980057058A
Other languages
Korean (ko)
Inventor
권흥규
강사윤
김형호
송영재
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980057058A priority Critical patent/KR20000041231A/en
Publication of KR20000041231A publication Critical patent/KR20000041231A/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3736Metallic materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737Organic materials with or without a thermoconductive filler
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367Cooling facilitated by shape of device

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

PURPOSE: A semiconductor package is to enhance the heat radiation capability and the chip protection capability of the stiffner attached on the rear surface of the semiconductor chip. CONSTITUTION: A semiconductor package(100) comprises: a substrate(20) having a bonding pad(22); a semiconductor chip(10) whose one surface is in contact with the bonding pad to electrically connect with the substrate; and a stiffner(40) attached on the other surface of the semiconductor chip, for radiating heat generated from the semiconductor chip and protecting the semiconductor chip from external force, the stiffner being first bent to form an upper plate(41) and a side wall(42), the upper plate covering the semiconductor chip and the bent side walls of the stiffner encircling the both edges of the semiconductor chip.

Description

반도체 패키지Semiconductor package

본 발명은 반도체 패키지, 예컨대, 플립형 반도체 패키지에 관한 것으로, 좀더 상세하게는 스티프너의 테두리를 1차 절곡시켜, 스티프너가 상판 및 측판을 보유하도록 하고, 이를 통해, 반도체칩의 상부 및 측부가 스티프너의 상판 및 측판에 의해 커버링되도록 함으로써, 스티프너가 좀더 안정적인 "방열기능", "칩보호 기능"을 수행할 수 있도록 하는 반도체 패키지에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor package, such as a flip-type semiconductor package, and more particularly, to first bend the edge of a stiffener so that the stiffener holds the top plate and the side plate, whereby the upper and side portions of the semiconductor chip The present invention relates to a semiconductor package which allows the stiffener to perform more stable "heat dissipation" and "chip protection" by being covered by the top and side plates.

최근들어, 전자기기와 정보기기의 정보처리 속도가 고속화함에 따라 이에 사용되는 반도체 칩 또한 고속화되고 있으며, 이러한 추세에 부응하여 반도체 패키지 또한 점차 다핀화되고 있다. 이러한 반도체 패키지의 다핀화 추세에 맞추어 와이어를 제거한 플립 칩형 반도체 패키지가 개발되어 널리 각광받고 있다.In recent years, as the information processing speed of electronic devices and information devices has increased, the semiconductor chips used therein have also increased in speed, and in response to this trend, semiconductor packages have become increasingly multi-pinned. In accordance with the trend of multi-pinning of the semiconductor package, a flip chip type semiconductor package in which wires have been removed has been developed and widely received.

그런데, 근래에 들어, 전자기기와 정보기기의 정보처리 속도가 고속화함에 따라 이에 사용되는 반도체 패키지, 예컨대, 플립형 반도체 패키지의 구동속도 또한 매우 빠르게 고속화되고 있으며, 이러한 반도체 패키지의 고속화 추세에 맞추어 반도체칩에서 발생하는 열을 원활하게 방출시키기 위한 다양한 방법들이 심도깊게 연구되고 있다.However, in recent years, as information processing speeds of electronic devices and information devices are increased, driving speeds of semiconductor packages, for example, flip-type semiconductor packages, which are used therein, have also been very fast. Various methods for smoothly dissipating heat generated in the field have been studied in depth.

통상, 종래의 플립형 반도체 패키지에서, 반도체칩은 일반형 반도체칩과 달리 와이어를 사용하지 않으면서, 액티브면이 기판을 향하도록 뒤집어져 칩의 표면을 예컨대, 솔더 범프 등의 통전 매개체를 통해 기판에 접촉시킴과 아울러 칩의 이면을 기판의 반대방향으로 노출시키는 구조를 이룬다.In general, in a conventional flip-type semiconductor package, a semiconductor chip is inverted so that the active surface faces the substrate, unlike a general semiconductor chip, and the surface of the chip is in contact with the substrate through a conductive medium such as solder bumps. In addition, the back surface of the chip is exposed in the opposite direction of the substrate.

이때, 반도체칩의 이면에는 판상의 스티프너(Stiffner)가 반도체칩과 평행을 이룬 상태로 실장되는데, 이러한 스티프너는 반도체칩에서 발생되는 열을 외부로 방출하는 역할을 수행함과 아울러, 공정 진행 중에, 외부에서 반도체칩으로 충격이 가해지는 경우, 이 충격을 차단함으로써, 반도체칩의 손상을 미리 방지하는 역할을 수행한다.At this time, a plate-shaped stiffner is mounted on the rear surface of the semiconductor chip in a state parallel to the semiconductor chip. The stiffener serves to discharge heat generated from the semiconductor chip to the outside and during the process, When an impact is applied to the semiconductor chip at, by blocking the impact, it serves to prevent damage to the semiconductor chip in advance.

이러한 스티프너의 실장이 완료된 플립 칩형 반도체 패키지는 이후, 솔더 범프 등을 매개로 기판과 접촉된 상태에서 고속동작을 수행함으로써, 자신에게 주어진 역할을 신속하게 수행한다.The flip chip type semiconductor package in which the stiffener mounting is completed, then performs a high speed operation in a state of being in contact with a substrate through solder bumps or the like, thereby quickly performing a role given to the self.

이러한 종래의 솔더 범프의 구조는 예컨대, 미국특허공보 제 4950623 호 "솔더 범프 형성방법(Method of building solder bumps)", 미국특허공보 제 5162257 호 "솔더 범프 제조방법(Solder bump fabrication method)" 등에 좀더 상세하게 제시되어 있다.Such a conventional structure of solder bumps is, for example, US Patent No. 4950623 "Method of building solder bumps", US Patent No. 5162257 "Solder bump fabrication method" and the like. It is presented in detail.

이때, 반도체칩의 고속동작에 의해 발생되는 열은 스티프너를 경유한 후, 예컨대, 히트싱크를 통해 외부로 신속히 방출되고, 반도체칩은 불필요한 열화현상 없이 안정적인 동작을 알맞게 수행한다.At this time, the heat generated by the high-speed operation of the semiconductor chip is quickly released to the outside through, for example, a heat sink through the stiffener, the semiconductor chip performs a stable operation without unnecessary deterioration.

그러나, 이러한 종래의 반도체 패키지에는 몇 가지 중대한 문제점이 있다.However, there are some serious problems with these conventional semiconductor packages.

상술한 바와 같이, 반도체칩의 이면에는 판상의 스티프너가 실장되어, 반도체칩에서 발생되는 열을 외부로 방출시킴과 아울러, 반도체칩을 외부의 충격으로부터 보호하는 역할을 수행하게 되는데, 이때, 스티프너의 "방열능력"과 "칩보호 능력"을 상승시키기 위해서는 스티프너의 사이즈를 증가시키거나, 스티프너의 두께를 증가시키는 등의 추가 조치가 필요하다.As described above, a plate-shaped stiffener is mounted on the rear surface of the semiconductor chip to release heat generated from the semiconductor chip to the outside and to protect the semiconductor chip from external shocks. In order to increase the "heat dissipation ability" and "chip protection ability", additional measures such as increasing the size of the stiffener or increasing the thickness of the stiffener are required.

그러나, 스티프터의 사이즈를 증가시키거나, 두께를 증가시키는 경우, 스티프너의 점유공간이 크게 증대되고, 결국, 이를 채용한 반도체 패키지의 전체적인 사이즈가 커짐으로써, 반도체 패키지를 메인 보드상에 고밀도 실장할 수 없는 문제점이 야기된다.However, when the size of the stiffer is increased or the thickness is increased, the occupied space of the stiffener is greatly increased, and as a result, the overall size of the semiconductor package employing the stiffener is increased, whereby the semiconductor package can be densely mounted on the main board. Unavoidable problems are caused.

이러한 문제점 결과, 생산라인에서는 "방열능력", "칩보호 능력"을 상승시킬 수 있는 장점에도 불구하고, 스티프너의 사이즈, 두께를 대폭 증가시킬 수 없다.As a result of these problems, despite the advantages of increasing the "heat dissipation ability" and "chip protection ability" in the production line, it is not possible to significantly increase the size and thickness of the stiffener.

이에 따라, 스티프너의 "방열능력", "칩보호 능력"이 평이한 수준을 유지하는 경우, "반도체칩의 열화고장", "반도체칩의 손상"이 자주 발생하게 되며, 그 결과, 제품의 전체적인 공정효율이 크게 저하되는 문제점이 야기된다.As a result, when the "heat dissipation ability" and "chip protection ability" of the stiffeners are maintained at a flat level, "deterioration failure of semiconductor chips" and "damage of semiconductor chips" frequently occur, and as a result, the overall process of the product The problem that efficiency falls significantly is caused.

따라서, 본 발명의 목적은 스티프너의 사이즈, 두께를 적정 수준으로 유지시키면서도, 스티프너의 "방열능력", "칩보호 능력"을 향상시키는데 있다.Therefore, an object of the present invention is to improve the "heat dissipation ability" and "chip protection ability" of the stiffener while maintaining the size and thickness of the stiffener at an appropriate level.

본 발명의 다른 목적은 스티프너의 "방열능력", "칩보호 능력"을 향상시킴으로써, 반도체칩의 잦은 "열화고장", "외부충격에 의한 손상" 등을 미리 방지시키는데 있다.Another object of the present invention is to improve the "heat dissipation ability" and "chip protection ability" of the stiffener, thereby preventing the frequent "deterioration failure", "damage by external impact", etc. of the semiconductor chip in advance.

본 발명의 또 다른 목적은 반도체칩의 "열화고장", "외부충격에 의한 손상" 등을 미리 방지시킴으로써, 전체적인 공정효율을 대폭 향상시키는데 있다.Still another object of the present invention is to prevent the "deterioration failure", "damage caused by external shock", etc. of the semiconductor chip in advance, thereby significantly improving the overall process efficiency.

본 발명의 또 다른 목적들은 다음의 상세한 설명과 첨부된 도면으로부터 보다 명확해질 것이다.Still other objects of the present invention will become more apparent from the following detailed description and the accompanying drawings.

도 1은 본 발명의 일 실시예에 따른 반도체 패키지를 도시한 예시도.1 is an exemplary view showing a semiconductor package according to an embodiment of the present invention.

도 2는 본 발명에 채용되는 반도체칩을 도시한 예시도.2 is an exemplary view showing a semiconductor chip employed in the present invention.

도 3은 본 발명의 다른 실시예에 따른 반도체 패키지를 도시한 예시도.3 is an exemplary view showing a semiconductor package according to another embodiment of the present invention.

상기와 같은 목적을 달성하기 위하여 본 발명에서는 스티프너의 구조를 적정 형태로 변경하여, 스테프너의 테두리를 1차로 절곡시킴으로써, 반도체칩의 인접부에 상판 및 측판을 형성시킨다. 이때, 상판은 반도체칩을 커버한 상태로 반도체칩의 일면과 접촉되며, 측판은 반도체칩의 테두리 측부에 놓여진다.In order to achieve the above object, in the present invention, the structure of the stiffener is changed to an appropriate shape, and the edge of the stepper is firstly bent to form upper and side plates at adjacent portions of the semiconductor chip. At this time, the top plate is in contact with one surface of the semiconductor chip in a state covering the semiconductor chip, the side plate is placed on the edge side of the semiconductor chip.

본 발명이 이러한 구성을 이루는 경우, 스티프너는 종래에 비해, 측판이 더 형성되어, 자신의 전체 사이즈가 증가하는 효과를 얻게 되며, 그 결과, 자신의 "방열능력", "칩보호 능력"을 적정 수준으로 향상받을 수 있게 되고, 결국, 반도체칩은 스티프너의 작용에 의해, "열화고장", "외부충격에 의한 손상" 등을 미리 방지받을 수 있다. 이러한 본 발명의 경우, 측판은 반도체칩의 테두리와 인접하여 절곡된 형상을 갖기 때문에, 스티프너는 자신의 사이즈가 증가되는 효과를 발현하면서도, 적정 수준의 점유공간을 차지하여, 패키지의 전체 사이즈가 커지지 않도록 억제시킬 수 있다.When the present invention achieves such a configuration, the stiffeners have more side plates than the conventional ones, and thus, their overall size is increased, and as a result, their "heat dissipation ability" and "chip protection ability" are appropriate. As a result, the semiconductor chip can be prevented in advance from "deterioration failure", "damage by external shock", etc. by the action of the stiffener. In the case of the present invention, since the side plate has a shape bent adjacent to the edge of the semiconductor chip, while the stiffener exhibits the effect of increasing its size, the stiffener occupies an appropriate level of occupied space, so that the overall size of the package does not increase. Can be suppressed.

결국, 본 발명을 채용한 반도체 패키지는 우수한 "방열능력", "칩보호 능력"을 보유하면서도, 적정 수준의 사이즈를 유지하여, 메인 보드상에 고밀도 실장될 수 있다.As a result, the semiconductor package employing the present invention can be mounted on the main board with high density while maintaining excellent size of heat dissipation and chip protection.

이러한 본 발명이 달성되는 경우, 반도체칩은 형태 개선이 이루어진 본 발명의 스티프너의 작용에 의해 "열화고장", "외부충격에 의한 손상" 등을 미리 방지받을 수 있고, 결국, 생산라인의 전체적인 공정효율은 현저하게 향상될 수 있다.When the present invention is achieved, the semiconductor chip can be prevented in advance from "deterioration failure", "damage by external shock", etc. by the action of the stiffener of the present invention, which has been improved in shape, and finally, the overall process of the production line The efficiency can be significantly improved.

이하, 첨부된 도면을 참조하여 본 발명에 따른 반도체 패키지를 좀더 상세히 설명하면 다음과 같다.Hereinafter, a semiconductor package according to the present invention will be described in detail with reference to the accompanying drawings.

도 1에 도시된 바와 같이, 본 발명에 따른 반도체 패키지(100)에서, 기판(20)의 표면에는 기판(20)의 회로패턴들과 내부 전기부품, 예컨대, 반도체칩(10)과의 전기적인 통전로를 제공하기 위한 본딩패드(22)가 배치되며, 기판(20)의 이면에는 기판(20)과 외부 회로블록과의 전기적인 통전로를 제공하기 위한 신호터미널(21)이 배치된다. 이러한 신호터미널의 형상은 BGA, PGA, LGA 등의 여러 가지 형태를 이룰 수 있다. 도 1에는 일례로, PGA 형상의 신호터미널이 도시되어 있다.As shown in FIG. 1, in the semiconductor package 100 according to the present invention, the surface of the substrate 20 may be electrically connected with circuit patterns of the substrate 20 and internal electrical components such as the semiconductor chip 10. Bonding pads 22 are provided to provide a conductive path, and a signal terminal 21 is provided on the rear surface of the substrate 20 to provide an electrical conductive path between the substrate 20 and an external circuit block. The signal terminal may have various shapes such as BGA, PGA, and LGA. 1 illustrates a signal terminal having a PGA shape as an example.

이때, 본딩패드(22)의 상부에는 자신의 일면, 예컨대, 표면을 본딩패드(22)에 접촉시켜 기판(20)의 회로패턴들과 전기적으로 연결되는 반도체칩(10)이 배치되는데, 여기서, 본딩패드(22)의 상부를 포함하는 반도체칩(10)의 양 측부에는 본딩패드(22), 도전성 범프(16) 및 반도체칩(10) 사이의 열팽창계수 차이를 완화시켜주기 위한 언더필링부(50)가 더 형성된다.In this case, a semiconductor chip 10 electrically connected to circuit patterns of the substrate 20 is disposed on the bonding pad 22 by contacting one surface thereof, for example, the surface with the bonding pad 22. On both sides of the semiconductor chip 10 including the upper portion of the bonding pad 22, an underfilling portion for alleviating the difference in thermal expansion coefficient between the bonding pad 22, the conductive bumps 16, and the semiconductor chip 10 ( 50) is further formed.

이때, 도 2에 도시된 바와 같이, 반도체칩(10)은 예컨대, 실리콘 재질의 칩본체(11)와, 칩본체(11)의 상부에 배치된 패드메탈(12)과, 패드메탈(12)의 가운데가 노출되도록 페드메탈(12)의 양측부를 감싸는 패시베이션막(13)과, 패드메탈(12)의 가운데가 노출되도록 패시베이션막(13)의 상부에 배치된 폴리이미드막(15)의 적층구조로 이루어진다.In this case, as shown in FIG. 2, the semiconductor chip 10 includes, for example, a chip body 11 made of silicon, a pad metal 12 disposed on the chip body 11, and a pad metal 12. Laminated structure of the passivation film 13 surrounding both sides of the pedmetal 12 so as to expose the center of the metal film, and the polyimide film 15 disposed on the passivation film 13 so that the center of the pad metal 12 is exposed Is made of.

여기서, 폴리이미드막(15)의 상부에는 패드메탈(12)과 접촉되도록 예컨대, 볼 형상의 도전성 범프(16)가 형성되는데, 이러한 도전성 범프(16)는 반도체칩(10)이 뒤집어져 자신의 표면을 기판(20) 방향으로 노출시킨 상태로 기판(20)에 실장되는 경우, 본딩패드(22)와 접촉됨으로써, 기판(20)의 회로패턴들로부터 출력되는 전기적인 신호가 칩본체(12)로 신속히 전달될 수 있도록 한다.Here, for example, a ball-shaped conductive bump 16 is formed on the polyimide film 15 to be in contact with the pad metal 12. The conductive bump 16 is inverted by the semiconductor chip 10. When the surface is mounted on the substrate 20 with the surface exposed in the direction of the substrate 20, the chip body 12 receives electrical signals output from circuit patterns of the substrate 20 by contacting the bonding pads 22. To be delivered quickly.

여기서, 도면에 도시된 바와 같이, 도전성 범프(16)와 폴리이미드막(15), 패드메탈(12) 사이의 계면에는 예컨대, Cr, Cr/Cu, Cu 재질의 UBM(Under Bump Metallurgy)막(17)이 더 형성된다.Here, as shown in the drawing, at the interface between the conductive bump 16, the polyimide film 15, and the pad metal 12, for example, an under bump metallurgy (UBM) film made of Cr, Cr / Cu, or Cu ( 17) is further formed.

한편, 상술한 도 1에 도시된 바와 같이, 반도체칩(10)의 상부에는 접합제층를 개재한 상태로 스티프너(40)가 부착 설치되는데, 이러한 스티프너(40)는 반도체칩(10)으로부터 발생되는 열을 외부로 방출하는 역할을 수행함과 아울러, 공정진행도중, 반도체칩(10)으로 외력이 가해지는 경우, 자신의 전면으로 이를 완충시킴으로써, 반도체칩(10)이 외력으로부터 안정적인 보호를 받을 수 있도록 하는 역할을 수행한다.Meanwhile, as shown in FIG. 1, the stiffener 40 is attached to the upper portion of the semiconductor chip 10 with the adhesive layer interposed therebetween, and the stiffener 40 is generated from the semiconductor chip 10. In addition to dissipating heat to the outside, during the process, when the external force is applied to the semiconductor chip 10, by buffering it to its front surface, so that the semiconductor chip 10 can be stably protected from the external force It plays a role.

이때, 스티프너(40)는 예컨대, 합성수지 또는 금속 등의 재질을 갖으며, 스티프너(40)의 일면에는 열방출 효과를 극대화하기 위한 방열핀(43)이 더 형성된다.At this time, the stiffener 40 is made of a material such as synthetic resin or metal, for example, one surface of the stiffener 40 is further formed with a heat radiation fin 43 to maximize the heat dissipation effect.

도면에 도시된 바와 같이, 본 발명의 스티프너(40)는 테두리가 1차로 절곡되어 상판(41) 및 측판(42)을 형성하는 구조를 이룬다. 이때, 상판(41)은 반도체칩(10)을 커버한 상태로 반도체칩(10)과 접촉되며, 측판(42)은 반도체칩(10)과 일정 거리 이격된 상태로 반도체칩(10)의 테두리 인접부에 놓여진다.As shown in the figure, the stiffener 40 of the present invention forms a structure in which the edge is bent primarily to form the upper plate 41 and the side plate 42. At this time, the upper plate 41 is in contact with the semiconductor chip 10 while covering the semiconductor chip 10, the side plate 42 is the edge of the semiconductor chip 10 in a state separated from the semiconductor chip 10 by a predetermined distance It is placed in the immediate vicinity.

이러한 스티프너(40)는 본 발명의 요지를 이루는 구성물로, 물론, 본 발명의 스티프너(40)는 종래의 스티프너와는 완전이 상이한 구조를 이룬다.Such a stiffener 40 is a constituent forming the gist of the present invention, of course, the stiffener 40 of the present invention forms a completely different structure from the conventional stiffener.

본 발명이 이러한 구성을 이루는 경우, 스티프너(40)는 종래의 구조에 비해, 측판(42)을 더 보유하게 된다. 이 경우, 스티프너(40)는 자신의 상판(41) 뿐만아니라 측판(42)을 통해서도 반도체칩(10)으로부터 발생하는 열을 방출할 수 있게 됨으로써, 결국, 스티프너(40)의 "방열능력"은 종래에 비해 현저한 향상을 나타내게 된다. 또한, 본 발명의 스티프너(40)는 상판(41) 및 측판(42)을 모두 이용하여 반도체칩(40)의 상부 뿐만아니라, 측부까지 보호할 수 있게 됨으로써, 결국, 스티프너(40)의 "칩보호 능력"은 종래에 비해 현저한 향상을 나타내게 된다.When the present invention achieves such a configuration, the stiffener 40 has a side plate 42 more than the conventional structure. In this case, the stiffener 40 is capable of dissipating heat generated from the semiconductor chip 10 not only through its top plate 41 but also through the side plate 42, so that the " heat dissipation ability " It shows a remarkable improvement over the prior art. In addition, the stiffener 40 of the present invention can protect not only the upper part of the semiconductor chip 40 but also the side part by using both the upper plate 41 and the side plate 42, so that the " chip " Protection capability "represents a significant improvement over the prior art.

이때, 본 발명의 스티프너(40)는 비록 측판을 더 보유하고 있지만, 이러한 측판(40)은 반도체칩과 평행을 이루며 연장되는 대신, 반도체칩(10)의 테두리와 인접하여 예컨대, 직각으로 절곡된 형상을 갖기 때문에, 본 발명의 스티프너(40)가 측판(42)을 더 보유하더라도, 스티프너(40)는 전체 반도체 패키지 내에서 적정 수준의 점유공간을 유지할 수 있다.At this time, although the stiffener 40 of the present invention further has a side plate, instead of extending in parallel with the semiconductor chip, the side plate 40 is bent at a right angle, for example, adjacent to the edge of the semiconductor chip 10. Because of the shape, even if the stiffener 40 of the present invention further has the side plate 42, the stiffener 40 can maintain a proper level of occupied space in the entire semiconductor package.

결국, 본 발명의 스티프너(40)는 측판(42)의 형성에 의해 자신의 사이즈가 증가되는 효과를 발현하면서도, 적정 수준의 점유공간을 차지하여, 반도체 패키지의 전체 사이즈가 커지지 않도록 억제시키는 작용을 수행할 수 있다.As a result, the stiffener 40 of the present invention exhibits the effect of increasing its size by the formation of the side plate 42, while occupying an appropriate level of occupied space, thereby suppressing the overall size of the semiconductor package from increasing. Can be done.

종래의 경우, 생산라인에서는 스티프너의 사이즈를 증가시키거나, 두께를 증가시키는 경우, 스티프너의 "방열능력", "칩보호 능력"을 상승시킬 수 있다는 사실을 인지하면서도, 이를 실시할 수 없었는데, 이는 스티프터의 사이즈를 증가시키거나, 두께를 증가시키는 경우, 스티프너의 점유공간이 크게 증대되어, 이를 채용한 반도체 패키지의 전체적인 사이즈가 커짐으로써, 반도체 패키지를 메인 보드상에 고밀도 실장할 수 없는 문제점이 야기되었기 때문이다.In the conventional case, the production line could not do this, knowing that increasing the size of the stiffeners or increasing the thickness could increase the "heat dissipation" and "chip protection" of the stiffeners. When the size of the stiffener is increased or the thickness is increased, the occupied space of the stiffener is greatly increased, and the overall size of the semiconductor package employing the stiffener is increased, so that the semiconductor package cannot be mounted on the main board with high density. Because it was caused.

그러나, 본 발명의 경우, 생산라인에서는 스티프너(40)에 측판(42)을 더 형성시킴과 아울러, 이러한 측판(42)을 반도체칩의 테두리쪽으로 절곡시킴으로써, 스티프너(40)가 측판(42)의 형성에 의해 자신의 사이즈가 증가되는 효과를 발현하면서도, 반도체 패키지 내에서 적정 수준의 점유공간을 유지할 수 있도록 한다. 물론, 이 경우, 반도체 패키지는 적정 수준의 사이즈를 유지할 수 있기 때문에, 생산라인에서는 반도체 패키지를 메인 보드상에 고밀도 실장할 수 있다.However, in the present invention, in the production line, the side plate 42 is further formed on the stiffener 40, and the side plate 42 is bent toward the edge of the semiconductor chip, whereby the stiffener 40 is formed on the side plate 42. While forming the effect of increasing its size by forming, it is possible to maintain an appropriate level of occupied space in the semiconductor package. Of course, in this case, since the semiconductor package can maintain an appropriate size, in the production line, the semiconductor package can be mounted on the main board with high density.

이때, 본 발명에서는 스티프너(40)와 반도체칩(10) 사이에 열전도도가 매우 우수한 예컨대, 그리스(Grease), 에폭시(Epoxy), 솔더 메탈(Solder metal)로 이루어진 접합제층(30)을 개재 형성시킨다. 이러한 재질의 접합제층(30)은 통상, 열전도도가 매우 우수하고, 접합계면과의 밀착성이 뛰어난 것으로 알려져 있기 때문에, 접합제층(30)이 반도체칩(10)과 스티프너(40) 사이에 접촉 개재되는 경우, 스티프너(40)는 반도체칩의 상부에 견고하게 밀착 배치될 수 있고, 또한 반도체칩(10)은 자신의 고속동작에 의해 발생되는 열을 접합제층(30)과 스티프너(40)를 통해 신속하게 방출할 수 있다.At this time, in the present invention, the thermal conductivity between the stiffener 40 and the semiconductor chip 10 is excellent, for example, a binder layer 30 made of grease, epoxy, and solder metal is formed therebetween. Let's do it. Since the binder layer 30 of such a material is generally known to be very excellent in thermal conductivity and excellent in adhesion to the bonding interface, the bonding agent layer 30 is interposed between the semiconductor chip 10 and the stiffener 40. In this case, the stiffener 40 may be firmly disposed on the upper portion of the semiconductor chip, and the semiconductor chip 10 may transmit heat generated by its high-speed operation through the adhesive layer 30 and the stiffener 40. It can be released quickly.

이때, 도면에 도시된 바와 같이, 반도체칩(10)의 상부면에는 예컨대, VNi/Au, Ti/VNi/Au, Cr/Au, Ti/Pt/Au, Cr/CrCu/(Cu)/Au, TiW/(Cu)/Au, VNi/Pd, Ti/VNi/Pd, Cr/Pd, Ti/Pt/Pd, Cr/CrCu/(Cu)/Pd, TiW/(Cu)/Pd 재질을 갖는 메탈레이어(14)가 더 형성된다. 이러한 메탈레이어(14)는 반도체칩(10)과 접합제층(30) 사이에 접촉 개재됨으로써, 반도체칩(10)과 접합제층(30)의 접촉성이 크게 향상될 수 있도록 하는 기능을 수행한다.At this time, as shown in the figure, the upper surface of the semiconductor chip 10, for example, VNi / Au, Ti / VNi / Au, Cr / Au, Ti / Pt / Au, Cr / CrCu / (Cu) / Au, Metal layer with TiW / (Cu) / Au, VNi / Pd, Ti / VNi / Pd, Cr / Pd, Ti / Pt / Pd, Cr / CrCu / (Cu) / Pd, TiW / (Cu) / Pd 14 is further formed. The metal layer 14 is interposed between the semiconductor chip 10 and the bonding layer 30, thereby performing a function to greatly improve the contact between the semiconductor chip 10 and the bonding layer 30.

이때, 도면에 도시된 바와 같이, 본 발명의 스티프너(40)는 예컨대, 상판(41) 및 측판(42)의 두께가 서로 다른 구조를 이룬다. 이 경우, 예컨대, 상판(41)은 측판(42) 보다 더 두꺼운 두께를 유지한다.At this time, as shown in the figure, the stiffener 40 of the present invention, for example, forms a structure in which the thickness of the upper plate 41 and the side plate 42 are different. In this case, for example, the top plate 41 maintains a thicker thickness than the side plate 42.

통상, 반도체칩의 열방출은 스티프너(40)의 상판(41)을 경유하여 주로 이루어지는 바, 본 발명에서는 이를 감안하여, 스티프너(40)의 상판(41)을 측판(42) 보다 더 두껍게 형성시킨다. 이와 반대로, 반도체칩(10)은 측판(42)쪽으로의 열방출량이 상판(41)에 비하여, 취약한 바, 본 발명에서는 이를 감안하여, 스티프너(40)의 측판(42)을 상판(41) 보다 더 얇게 형성시킨다.In general, heat dissipation of the semiconductor chip is mainly performed via the top plate 41 of the stiffener 40. In the present invention, the top plate 41 of the stiffener 40 is formed to be thicker than the side plate 42. . On the contrary, in the semiconductor chip 10, the amount of heat released toward the side plate 42 is weaker than that of the top plate 41. In the present invention, in view of this, the side plate 42 of the stiffener 40 is lower than the top plate 41. Form thinner.

또한, 반도체칩에 가해지는 외력은 주로 반도체칩(10)의 상부에서 작용하는 바, 본 발명에서는 이를 감안하여, 반도체칩(10)의 상부에 위치한 스티프너(40)의 상판(41)을 측판(42) 보다 더 두껍게 형성시킨다. 이와 반대로, 반도체칩(10)의 측부에는 상부에 비해 비교적 약한 외력이 작용하는 바, 본 발명에서는 이를 감안하여, 반도체칩(10)의 측부에 위치한 스티프너(40)의 측판(42)을 상판(41) 보다 더 얇게 형성시킨다.In addition, since the external force applied to the semiconductor chip mainly acts on the upper part of the semiconductor chip 10, in view of the present invention, the upper plate 41 of the stiffener 40 positioned on the upper side of the semiconductor chip 10 is provided with a side plate ( 42) thicker than that. On the contrary, since a relatively weak external force acts on the side of the semiconductor chip 10 compared to the upper side, in view of the present invention, the side plate 42 of the stiffener 40 located on the side of the semiconductor chip 10 has a top plate ( 41) thinner than that.

이러한 본 발명이 달성되는 경우, 스티프너(40)는 자신의 "방열능력", "칩보호 능력"을 극대화하면서도, 전체 반도체 패키지 내에서 최소한의 점유공간을 차지할 수 있다. 결국, 본 발명을 채용한 반도체 패키지는 우수한 "방열능력", "칩보호 능력"을 보유하면서도, 적정 수준의 사이즈를 유지하여, 메인 보드상에 고밀도 실장될 수 있다.When the present invention is achieved, the stiffener 40 can occupy a minimum occupied space in the entire semiconductor package while maximizing its "heat dissipation capability" and "chip protection capability". As a result, the semiconductor package employing the present invention can be mounted on the main board with high density while maintaining excellent size of heat dissipation and chip protection.

물론, 상술한 경우와 반대로, 스티프너(40)의 측판(42)이 상판(41)보다 더 두꺼운 두께를 유지해도 무방하다. 이러한 스티프너(40)의 각 구조는 생산라인의 실 상황에 따라, 자유롭게 선택될 수 있다.Of course, in contrast to the above-described case, the side plate 42 of the stiffener 40 may have a thickness thicker than that of the top plate 41. Each structure of the stiffener 40 can be freely selected according to the actual situation of the production line.

한편, 도 3에 도시된 바와 같이, 본 발명의 다른 실시예에 따르면, 스티프너(40)는 자신의 상판(41) 및 측판(42)의 두께가 서로 같은 구조를 이룰 수도 있다. 이 경우, 예컨대, 상판(41) 및 측판(42)은 모두 두꺼운 두께를 유지하거나, 모두 얇은 두께를 유지할 수 있다. 도 3에는 일례로, 상판(41) 및 측판(42)이 모두 두꺼운 두께를 유지하는 형상이 도시되어 있다.Meanwhile, as shown in FIG. 3, according to another embodiment of the present invention, the stiffener 40 may have a structure in which the thicknesses of the upper plate 41 and the side plate 42 are the same. In this case, for example, both the upper plate 41 and the side plate 42 may maintain a thick thickness, or both may maintain a thin thickness. As an example, FIG. 3 shows a shape in which both the top plate 41 and the side plate 42 maintain a thick thickness.

상술한 바와 같이, 반도체칩(10)의 열방출은 스티프너(60)의 상판(61) 및 측판(62)을 모두 경유하여 이루어지는 바, 만약, 상판(61) 및 측판(62)이 모두 두꺼운 두께를 유지하는 경우, 반도체칩(10)은 상판(61) 및 측판(62)의 두께에 비례하여, 좀더 원활한 열방출을 제공받을 수 있다.As described above, the heat dissipation of the semiconductor chip 10 is performed through both the upper plate 61 and the side plate 62 of the stiffener 60. If the upper plate 61 and the side plate 62 are both thick, In the case of maintaining the semiconductor chip 10, the semiconductor chip 10 may be provided with more smooth heat dissipation in proportion to the thicknesses of the upper plate 61 and the side plate 62.

또한, 상술한 바와 같이, 반도체칩(10)에 가해지는 외력은 반도체칩(10)의 상부 및 측부에서 동시에 작용하는 바, 만약, 스티프너(60)의 상판(61) 및 측판(62)이 모두 두꺼운 두께를 유지하는 경우, 반도체칩(10)은 상판(61) 및 측판(62)의 두께에 비례하여, 좀더 안정적인 보호를 받을 수 있다.In addition, as described above, the external force applied to the semiconductor chip 10 simultaneously acts on the upper side and the side portion of the semiconductor chip 10. If the top plate 61 and the side plate 62 of the stiffener 60 are both In the case of maintaining a thick thickness, the semiconductor chip 10 may be more stably protected in proportion to the thicknesses of the upper plate 61 and the side plate 62.

다른 예로, 본 발명의 다른 실시예에 따라, 만약, 스티프너(60)의 상판(61) 및 측판(62)이 모두 얇은 두께를 유지하는 경우, 스티프너(60)는 비록 원활한 열방출은 이룰 수 없지만, 자신의 전체 사이즈를 매우 단소화시킬 수 있음으로써, 반도체 패키지 내부에서 차지하는 자신의 점유면적을 최소화할 수 있으며, 이 경우, 본 발명의 다른 실시예에 따른 스티프너(60)를 채용한 반도체 패키지는 좀더 컴팩트한 사이즈를 유지할 수 있기 때문에, 메인 보드에 좀더 용이하게 고밀도 실장될 있다.As another example, according to another embodiment of the present invention, if both the top plate 61 and the side plate 62 of the stiffener 60 maintains a thin thickness, the stiffener 60 may not achieve smooth heat dissipation although By minimizing the total size thereof, the area of the semiconductor package can be minimized. In this case, the semiconductor package employing the stiffener 60 according to another embodiment of the present invention Because of its compact size, it can be easily mounted on the main board.

또한, 본 발명의 다른 실시예에 따라, 스티프너(60)의 상판(61) 및 측판(62)이 모두 얇은 두께를 유지하는 경우, 스티프너(60)는 비록 안정적인 칩보호 기능은 수행할 수 없지만, 상술한 경우와 같이, 자신의 전체 사이즈를 매우 단소화시킬 수 있음으로써, 반도체 패키지 내부에서 차지하는 자신의 점유면적을 최소화할 수 있으며, 이 경우, 상술한 바와 마찬가지로, 본 발명의 다른 실시예에 따른 스티프너(60)를 채용한 반도체 패키지는 좀더 컴팩트한 사이즈를 유지할 수 있기 때문에, 본 발명의 다른 실시예에 따른 스티프너(60)를 채용한 반도체 패키지는 메인 보드에 좀더 용이하게 고밀도 실장될 수 있다.Further, according to another embodiment of the present invention, when both the top plate 61 and the side plate 62 of the stiffener 60 maintains a thin thickness, the stiffener 60 may not perform a stable chip protection function, As described above, by minimizing the total size thereof, it is possible to minimize the occupied area of the semiconductor package. In this case, as described above, according to another embodiment of the present invention Since the semiconductor package employing the stiffener 60 can maintain a more compact size, the semiconductor package employing the stiffener 60 according to another embodiment of the present invention can be more easily and densely mounted on the main board.

한편, 이러한 구조를 이루는 본 발명의 다른 실시예에 따른 반도체 패키지에서도, 상술한 실시예의 경우와 마찬가지로, 스티프너(60)는 종래의 구조에 비해, 측판(62)을 더 보유하게 되기 때문에, 자신의 상판(61) 뿐만아니라 측판(62)을 통해서도 반도체칩으로부터 발생하는 열을 방출할 수 있게 됨으로써, 결국, 본 발명이 실시되는 경우, 스티프너(60)의 "방열능력"은 종래에 비해 현저한 향상을 나타내게 된다. 또한, 본 발명의 다른 실시예에 따른 스티프너(60)는 자신의 상판(61) 및 측판(62)을 모두 이용하여 반도체칩(10)의 상부 뿐만아니라, 측부까지 보호할 수 있게 됨으로써, 결국, 본 발명이 실시되는 경우, 스티프너(60)의 "칩보호 능력"은 종래에 비해 현저한 향상을 나타내게 된다.On the other hand, in the semiconductor package according to another embodiment of the present invention constituting such a structure, as in the case of the above-described embodiment, since the stiffener 60 has more side plates 62 than the conventional structure, Since the heat generated from the semiconductor chip can be released not only through the top plate 61 but also through the side plate 62, in the end, when the present invention is implemented, the "heat dissipation capacity" of the stiffener 60 is remarkably improved compared with the prior art. Will be displayed. In addition, the stiffener 60 according to another embodiment of the present invention is able to protect not only the upper part of the semiconductor chip 10 but also the side part by using both its upper plate 61 and the side plate 62, and thus, When the present invention is practiced, the "chip protection capability" of the stiffener 60 will show a significant improvement over the prior art.

상술한 바와 같이, 본 발명에서는 스티프너의 테두리를 1차 절곡시켜, 스티프너가 상판 및 측판을 보유하도록 하고, 이를 통해, 반도체칩의 상부 및 측부가 스티프너의 상판 및 측판에 의해 커버링되도록 함으로써, 스티프너가 좀더 안정적인 "방열기능", "칩보호 기능"을 수행할 수 있도록 한다.As described above, in the present invention, the edge of the stiffener is firstly bent so that the stiffener retains the top plate and the side plate, and thereby the upper and side portions of the semiconductor chip are covered by the top plate and the side plate of the stiffener, thereby providing a stiffener. It enables more stable "heat dissipation" and "chip protection".

상술한 본 발명의 스티프너는 일례로, 반도체 패키지 제조업체에서 직접 조립될 수도 있고, 다른 예로, 실장업체에서 일단 조립된 후, 반도체 패키지 제조업체로 납품될 수도 있다. 물론, 대량생산, 원가억제 등의 요인을 고려하면, 반도체 패키지 제조업체에서 스티프너를 직접 조립하는 것이 더 유리함은 당연하다.As described above, the stiffener of the present invention may be directly assembled by a semiconductor package manufacturer. Alternatively, the stiffener of the present invention may be assembled by a mounting company and then supplied to a semiconductor package manufacturer. Of course, considering factors such as mass production and cost control, it is natural that semiconductor package manufacturers are more advantageous in assembling stiffeners directly.

이러한 본 발명은 생산라인에서 제조되는 전 품종의 반도체 패키지에서 전반적으로 유용한 효과를 나타낸다.This invention shows the overall useful effect in the semiconductor package of all varieties produced in the production line.

그리고, 본 발명의 특정한 실시예가 설명되고 도시되었지만 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다.And while certain embodiments of the invention have been described and illustrated, it will be apparent that the invention may be embodied in various modifications by those skilled in the art.

이와 같은 변형된 실시예들은 본 발명의 기술적사상이나 관점으로부터 개별적으로 이해되어서는 안되며 이와 같은 변형된 실시예들은 본 발명의 첨부된 특허청구의 범위안에 속한다 해야 할 것이다.Such modified embodiments should not be understood individually from the technical spirit or point of view of the present invention and such modified embodiments should fall within the scope of the appended claims of the present invention.

이상에서 상세히 설명한 바와 같이, 본 발명에 따른 반도체 패키지에서는 스티프너의 구조를 적정 형태로 변경하여, 스티프너의 테두리를 1차로 절곡시킴으로써, 반도체칩의 인접부에 상판 및 측판을 배치시킨다. 이 경우, 상판은 반도체칩을 커버한 상태로 반도체칩의 일면과 접촉되며, 측판은 반도체칩의 테두리 측부에 놓여진다.As described in detail above, in the semiconductor package according to the present invention, the structure of the stiffener is changed to an appropriate shape, and the edges of the stiffener are bent primarily to arrange the top plate and the side plate in the vicinity of the semiconductor chip. In this case, the upper plate is in contact with one surface of the semiconductor chip while covering the semiconductor chip, and the side plate is placed on the edge side of the semiconductor chip.

이러한 본 발명이 달성되는 경우, 스티프너는 측판의 형성에 의해 자신의 사이즈가 증가되는 효과를 발현하면서도, 반도체 패키지 내에서 적정 수준의 점유공간을 유지할 수 있다. 이에 따라, 스티프너를 내장한 반도체 패키지는 적정 수준의 사이즈를 유지할 수 있으며, 그 결과, 생산라인에서는 반도체 패키지를 메인 보드상에 고밀도 실장할 수 있다.When the present invention is achieved, the stiffener can maintain an appropriate level of occupied space in the semiconductor package while expressing the effect of increasing its size by forming the side plates. Accordingly, the semiconductor package incorporating the stiffener can maintain an appropriate size, and as a result, in the production line, the semiconductor package can be mounted on the main board with high density.

Claims (9)

본딩패드가 구비된 기판과;A substrate having a bonding pad; 일면을 상기 본딩패드에 접촉시켜 상기 기판과 전기적으로 연결되는 반도체칩과;A semiconductor chip electrically connected to the substrate by contacting one surface with the bonding pad; 접합제층를 매개로 상기 반도체칩의 다른 일면에 부착되며, 상기 반도체칩으로부터 발생되는 열을 방출함과 아울러, 상기 반도체칩을 외력으로부터 보호하는 스티프너를 포함하며,It is attached to the other surface of the semiconductor chip via a bonding agent layer, and includes a stiffener for releasing heat generated from the semiconductor chip, and protects the semiconductor chip from an external force, 상기 스티프너는 테두리가 1차로 절곡되어 상판 및 측판을 형성하고, 상기 상판이 상기 반도체칩을 커버한 상태로 상기 반도체칩과 접촉되며, 상기 측판이 상기 반도체칩의 테두리 인접부에 놓여지는 것을 특징으로 하는 반도체 패키지.The stiffener has a primary edge bent to form a top plate and a side plate, and the top plate is in contact with the semiconductor chip in a state covering the semiconductor chip, the side plate is placed in the vicinity of the edge of the semiconductor chip Semiconductor package. 제 1 항에 있어서, 상기 상판 및 측판은 두께가 서로 다른 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein the top plate and the side plate have different thicknesses. 제 2 항에 있어서, 상기 상판은 상기 측판 보다 더 두꺼운 두께를 갖는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 2, wherein the upper plate has a thickness thicker than that of the side plate. 제 1 항에 있어서, 상기 상판 및 측판은 두께가 서로 같은 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein the top plate and the side plate have the same thickness. 제 1 항에 있어서, 상기 상판 및 측판의 재질은 금속 또는 합성수지로 이루어진 그룹으로부터 선택된 어느 하나인 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein the top plate and the side plate are made of metal or synthetic resin. 제 1 항에 있어서, 상기 상판에는 상기 반도체칩으로부터 발생되는 열을 빠르게 방출하기 위한 다수개의 방열핀들이 더 형성되는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein the top plate further includes a plurality of heat dissipation fins for rapidly dissipating heat generated from the semiconductor chip. 제 1 항에 있어서, 상기 반도체칩의 다른 일면에는 상기 스티프너와의 접촉성을 향상시키기 위한 메탈레이어가 더 형성되는 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein a metal layer is further formed on the other surface of the semiconductor chip to improve contact with the stiffener. 제 7 항에 있어서, 상기 메탈레이어의 재질은 VNi/Au, Ti/VNi/Au, Cr/Au, Ti/Pt/Au, Cr/CrCu/(Cu)/Au, TiW/(Cu)/Au, VNi/Pd, Ti/VNi/Pd, Cr/Pd, Ti/Pt/Pd, Cr/CrCu/(Cu)/Pd, TiW/(Cu)/Pd로 이루어진 그룹으로부터 선택된 어느 하나인 것을 특징으로 하는 반도체 패키지.The method of claim 7, wherein the metal layer is made of VNi / Au, Ti / VNi / Au, Cr / Au, Ti / Pt / Au, Cr / CrCu / (Cu) / Au, TiW / (Cu) / Au, A semiconductor, characterized in that any one selected from the group consisting of VNi / Pd, Ti / VNi / Pd, Cr / Pd, Ti / Pt / Pd, Cr / CrCu / (Cu) / Pd, TiW / (Cu) / Pd package. 제 1 항에 있어서, 상기 접합제층은 그리스(Grease), 에폭시(Epoxy), 솔더 메탈(Solder metal)로 이루어진 그룹으로부터 선택된 어느 하나인 것을 특징으로 하는 반도체 패키지.The semiconductor package of claim 1, wherein the binder layer is any one selected from the group consisting of grease, epoxy, and solder metal.
KR1019980057058A 1998-12-22 1998-12-22 Semiconductor package KR20000041231A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980057058A KR20000041231A (en) 1998-12-22 1998-12-22 Semiconductor package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980057058A KR20000041231A (en) 1998-12-22 1998-12-22 Semiconductor package

Publications (1)

Publication Number Publication Date
KR20000041231A true KR20000041231A (en) 2000-07-15

Family

ID=19564468

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980057058A KR20000041231A (en) 1998-12-22 1998-12-22 Semiconductor package

Country Status (1)

Country Link
KR (1) KR20000041231A (en)

Similar Documents

Publication Publication Date Title
US7034388B2 (en) Stack type flip-chip package
US6768190B2 (en) Stack type flip-chip package
US5708567A (en) Ball grid array semiconductor package with ring-type heat sink
US6472743B2 (en) Semiconductor package with heat dissipating structure
US6188578B1 (en) Integrated circuit package with multiple heat dissipation paths
US7317247B2 (en) Semiconductor package having heat spreader and package stack using the same
US6163458A (en) Heat spreader for ball grid array package
US7224048B1 (en) Flip chip ball grid array package
US20060249852A1 (en) Flip-chip semiconductor device
US7473993B2 (en) Semiconductor stack package and memory module with improved heat dissipation
US20020175401A1 (en) Semiconductor package with stacked chips
US20040217485A1 (en) Stacked flip chip package
KR20010031110A (en) Method and construction for thermally enhancing a microelectronic pakage
US20070034994A1 (en) Package frame and semiconductor package using the same
US8040682B2 (en) Semiconductor device
TWI225693B (en) Multi-chips package
US6833993B2 (en) Multichip package
US5525835A (en) Semiconductor chip module having an electrically insulative thermally conductive thermal dissipator directly in contact with the semiconductor element
US20060220207A1 (en) Stacked semiconductor package
US20050046040A1 (en) Flip chip stacked package
US7414311B2 (en) Ball grid array housing having a cooling foil
US5241452A (en) Package with heat sink
KR20060039044A (en) Stack type semiconductor multi-chip package
US20070166881A1 (en) Package structure and method for manufacturing the same
KR20000041231A (en) Semiconductor package

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid