KR20000041135A - 마이크로 프로세서 - Google Patents
마이크로 프로세서 Download PDFInfo
- Publication number
- KR20000041135A KR20000041135A KR1019980056918A KR19980056918A KR20000041135A KR 20000041135 A KR20000041135 A KR 20000041135A KR 1019980056918 A KR1019980056918 A KR 1019980056918A KR 19980056918 A KR19980056918 A KR 19980056918A KR 20000041135 A KR20000041135 A KR 20000041135A
- Authority
- KR
- South Korea
- Prior art keywords
- clock signal
- processor core
- circuit
- memory
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/22—Microcontrol or microprogram arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
Abstract
본 발명은 각 메모리 처리부에서 발생하는 웨이트 신호를 바로 프로세서 코어부로 보내지 않도록하여 설계가 쉽고 디버깅이 용이하도록 한 마이크로 프로세서에 관한 것으로서, 클럭신호를 발생하는 클럭신호 발생부와, 상기 클럭신호 발생부에서 발생된 클럭신호의 변형된 클럭신호를 받아 연산을 수행하는 프로세서 코어부와, 상기 프로세서 코어부에서 연산된 신호를 받아 저장하는 복수개의 메모리부와, 상기 프로세서 코어부로부터 어드레스와 제어신호를 받아 각 메모리부에 필요한 제어신호와 어드레스를 제공하고 자신에게 요구된 동작이 자신의 능력보다 큰 경우 일정 시간이 더 필요함을 알리는 복수개의 웨이트 신호를 출력하는 복수개의 메모리 처리부와, 상기 각 메모리 처리부에서 출력되는 웨이트 신호 및 클럭신호 발생부에서 출력되는 클럭신호를 받아 변형된 클럭신호를 상기 프로세서 코어부에 출력하는 클럭신호 처리부를 포함하여 구성됨을 특징으로 한다.
Description
본 발명은 마이크로 프로세서에 관한 것으로, 특히 다양한 메모리와 함께 동작하는데 적당한 마이크로 프로세서에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래의 마이크로 프로세서를 설명하면 다음과 같다.
도 1은 종래의 마이크로 프로세서를 나타낸 블록도이다.
도 1에 도시한 바와 같이, 클럭신호를 발생하는 클럭신호 발생부(11)와, 상기 클럭신호 발생부(11)에서 발생된 클럭신호를 받아 연산을 수행하는 프로세서 코어(Processor Core)부(12)와, 상기 프로세서 코어부(12)에서 연산된 신호를 받아 저장하는 복수개의 메모리부(13)와, 상기 프로세서 코어부(12)로부터 어드레스와 제어신호를 받아 메모리부(13)에 필요한 제어신호와 어드레스(Address)를 제공하고 자신에게 요구된 동작이 자신의 능력보다 큰 경우 일정 시간이 더 필요함을 알리는 복수개의 웨이트(Wate) 신호를 상기 프로세서 코어부(12)로 출력하는 복수개의 메모리 처리(Memory Management)부(14)로 구성된다.
여기서 상기 메모리 처리부(14)는 상기 프로세서 코어부(12)와 각 메모리부(13)의 사이에 구성된다.
상기와 같이 구성된 종래의 마이크로 프로세서의 동작을 설명하면 다음과 같다.
먼저, 클럭신호 발생부(11)에서 클럭신호가 출력되면, 상기 클럭신호를 받는 프로세서 코어부(12)가 어떤 시점에서 메모리부 A에서 읽고, 메모리부 A에서 쓰고, 메모리부 B에서 읽고 메모리부 C에 쓰는 동작을 제어신호 A,B,C를 통해 각각의 메모리 처리부(14)에 보냈다고 가정하면, 메모리부 A는 듀얼 포트 메모리(Dual Port Memory)이므로 이를 한 싸이클(Cycle)에 처리할 수 있으므로 메모리 처리부 A가 내보내는 웨이트 A 신호는 노우 웨이트(0)을 나타낸다.
마찬가지로 메모리부 B 또한 싱글 포트 메모리(Single Port Memory)이므로 하나의 데이터를 충분히 한 싸이클내에 읽을 수 있으므로 노우 웨이트(No Wate) 신호를 발생한다.
그러나 메모리부 C는 외부에 있는 메모리이므로 한 싸이클 내에 쓰지 못하고 프로세서가 정한 특정시간 만큼 n개의 싸이클이 필요하고 이를 위해 웨이트 신호를 발생한다.
이때 프로세서 코어부(12)는 웨이트 A, 웨이트 B, 웨이트 C 신호들중 웨이트 C 신호가 켜졌으므로 모든 레지스터들의 값을 더 이상 새로운 값으로 변환시키지 않아야 한다.
그러므로 n 싸이클이 지난 후 웨이트 C 신호가 꺼지면 프로세서 코어부(12)는 이제 모든 동작이 완료되었다고 인식하고 다음 상태를 변화한다.
이때 다음 상태로 변화한다함은 프로세서 코어부(12)내의 모든 레지스터에 새로운 값이 로드(Load)됨을 의미한다.
그러나 상기와 같은 종래의 마이크로 프로세서에 있어서 다음과 같은 문제점이 있었다.
즉, 프로세서 코어부(12)가 기존의 상태를 유지하기 위하여 설계시 모든 레지스터에 대해 웨이트 신호중 어느 하나라도 발생하면 그것이 꺼질때까지 현재 상태를 유지하도록 하여야 하는데 이는 레지스터의 입장에서는 제어신호가 되어 다른 제어신호와 함께 표기되어진다.
따라서 메모리 동작 이외의 프로세서 코어부(12)의 고유 동작을 설계할 때 디버깅(Debugging)이 어렵고, 후반부로 진행할수록 설계에 어려움을 줄뿐만 아니라 속도와 전력 측면에서 커다런 제약요소로 작용한다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 각 메모리 처리부에서 발생하는 웨이트 신호를 바로 프로세서 코어부로 보내지 않도록하여 설계가 쉽고 디버깅이 용이하도록 한 마이크로 프로세서를 제공하는데 그 목적이 있다.
도 1은 종래의 마이크로 프로세서를 나타낸 블록도
도 2는 본 발명에 의한 마이크로 프로세서를 나타낸 블록도
도 3은 본 발명에 의한 마이크로 프로세서의 동작을 나타낸 파형도
도면의 주요부분에 대한 부호의 설명
21 : 클럭신호 발생부 22 : 프로세서 코어부
23 : 메모리부 24 : 메모리 처리부
25 : 클럭신호 처리부
상기와 같은 목적을 달성하기 위한 본 발명에 의한 마이크로 프로세서는 클럭신호를 발생하는 클럭신호 발생부와, 상기 클럭신호 발생부에서 발생된 클럭신호의 변형된 클럭신호를 받아 연산을 수행하는 프로세서 코어부와, 상기 프로세서 코어부에서 연산된 신호를 받아 저장하는 복수개의 메모리부와, 상기 프로세서 코어부로부터 어드레스와 제어신호를 받아 각 메모리부에 필요한 제어신호와 어드레스를 제공하고 자신에게 요구된 동작이 자신의 능력보다 큰 경우 일정 시간이 더 필요함을 알리는 복수개의 웨이트 신호를 출력하는 복수개의 메모리 처리부와, 상기 각 메모리 처리부에서 출력되는 웨이트 신호 및 클럭신호 발생부에서 출력되는 클럭신호를 받아 변형된 클럭신호를 상기 프로세서 코어부에 출력하는 클럭신호 처리부를 포함하여 구성됨을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 마이크로 프로세서를 상세히 설명하면 다음과 같다.
도 2는 본 발명에 의한 마르크로 프로세서를 나타낸 블록도이다.
도 2에 도시한 바와 같이, 클럭신호(Clock)를 발생하는 클럭신호 발생부(21)와, 상기 클럭신호 발생부(21)에서 발생된 클럭신호의 변형된 클럭신호(Clock')를 받아 연산을 수행하는 프로세서 코어(Processor Core)부(22)와, 상기 프로세서 코어부(22)에서 연산된 신호를 받아 저장하는 복수개의 메모리부(23)와, 상기 프로세서 코어부(22)로부터 어드레스와 제어신호를 받아 메모리부(23)에 필요한 제어신호와 어드레스를 제공하고 자신에게 요구된 동작이 자신의 능력보다 큰 경우 일정 시간이 더 필요함을 알리는 복수개의 웨이트(Wate) 신호를 출력하는 복수개의 메모리 처리(Memory Management)부(24)와, 상기 각 메모리 처리부(24)의 웨이트 신호들과 클럭신호 발생부(21)의 클럭신호를 입력으로 변형된 클럭신호를 프로세서 코어부(22)에 출력하는 클럭신호 처리부(25)로 구성된다.
여기서 상기 메모리 처리부(24)는 상기 프로세서 코어부(22)와 각 메모리부(23)의 사이에 구성된다.
한편, 상기와 같이 구성된 본 발명에 의한 마이크로 프로세서는 메모리 처리부(24)에서 출력되는 웨이트 신호들(A,B,C)을 클럭신호 처리부(25)에서 조합하여 상기 프로세서 코어부(22)로 들어가는 클럭신호가 변형될 수 있도록 한다.
도 3은 본 발명에 의한 마이크로 프로세서의 동작을 설명하기 위한 파형도이다.
도 3에서와 같이, 클럭신호 발생부(21)에서 일정한 주기로 출력되는 클럭신호(Clock)와 메모리 처리부(24)에서 출력되는 웨이트 신호(A 또는 B 또는 C)를 클럭신호 처리부(25)에서 받아 조합하여 변형된 클럭신호(Clock')를 출력한다.
상기의 변형된 클럭신호(Clock')는 상기 프로세서 코어부(22)로 들어가게 되는데, 이때 프로세서 코어부(22)의 모든 레지스터는 "A"구간동안 클럭신호가 한 번만 변화하였다고 인식하여 모든 메모리부의 동작이 일어난 후 자연스럽게 다음동작을 할 수 있게 한다.
이상에서 설명한 바와 같이 본 발명에 의한 마이크로 프로세서에 있어서 다음과 같은 효과가 있다.
첫째, 프로세서 코어부내의 모든 레지스터가 메모리 처리부와 독립적으로 동작하는 것처럼하여 설계가 쉽고, 또한 디버깅이 용이하다.
둘째, 여러 레지스터를 제어하는 신호를 내부입력 클럭신호를 변경시키도록하여 전력소모를 줄일 수 있다.
Claims (1)
- 클럭신호를 발생하는 클럭신호 발생부와,상기 클럭신호 발생부에서 발생된 클럭신호의 변형된 클럭신호를 받아 연산을 수행하는 프로세서 코어부와,상기 프로세서 코어부에서 연산된 신호를 받아 저장하는 복수개의 메모리부와,상기 프로세서 코어부로부터 어드레스와 제어신호를 받아 각 메모리부에 필요한 제어신호와 어드레스를 제공하고 자신에게 요구된 동작이 자신의 능력보다 큰 경우 일정 시간이 더 필요함을 알리는 복수개의 웨이트 신호를 출력하는 복수개의 메모리 처리부와,상기 각 메모리 처리부에서 출력되는 웨이트 신호 및 클럭신호 발생부에서 출력되는 클럭신호를 받아 변형된 클럭신호를 상기 프로세서 코어부에 출력하는 클럭신호 처리부를 포함하여 구성됨을 특징으로 하는 마이크로 프로세서.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980056918A KR20000041135A (ko) | 1998-12-21 | 1998-12-21 | 마이크로 프로세서 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980056918A KR20000041135A (ko) | 1998-12-21 | 1998-12-21 | 마이크로 프로세서 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20000041135A true KR20000041135A (ko) | 2000-07-15 |
Family
ID=19564371
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980056918A KR20000041135A (ko) | 1998-12-21 | 1998-12-21 | 마이크로 프로세서 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20000041135A (ko) |
-
1998
- 1998-12-21 KR KR1019980056918A patent/KR20000041135A/ko not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5794067A (en) | Digital signal processing device | |
| JP4996654B2 (ja) | プロセッサ | |
| JPH04313121A (ja) | インストラクションメモリ装置 | |
| KR20070061086A (ko) | 동적 전압 스케일링을 적용한 고효율 프로세서 | |
| WO1983001133A1 (en) | Microprocessor with memory having interleaved address inputs and interleaved instruction and data outputs | |
| TW429345B (en) | Processor architecture scheme having multiple sources for supplying bank address values and method therefor | |
| US7020787B2 (en) | Microprocessor | |
| CN100538623C (zh) | 一种8位微控制器 | |
| WO1995022095A1 (en) | Two clock microprocessor design with stall | |
| US5909588A (en) | Processor architecture with divisional signal in instruction decode for parallel storing of variable bit-width results in separate memory locations | |
| JP2002202916A (ja) | データ処理装置 | |
| KR20000041135A (ko) | 마이크로 프로세서 | |
| US4975837A (en) | Programmable unit having plural levels of subinstruction sets where a portion of the lower level is embedded in the code stream of the upper level of the subinstruction sets | |
| US5151983A (en) | Microcomputer system with selectively bypassed memory output latches | |
| CN110045989B (zh) | 一种动态切换式低功耗处理器 | |
| US6453410B1 (en) | Computer system having a cache memory and a tracing function | |
| US5572479A (en) | Semiconductor integrated circuit having a synchronous type memory | |
| KR0184633B1 (ko) | 씨피유코어 | |
| KR930009632B1 (ko) | 비트 필드 논리동작 유니트 | |
| US5301307A (en) | Microprocessor having waiting function | |
| JPH1020959A (ja) | 低消費電力マイクロプロセッサ | |
| JP3729142B2 (ja) | 並列演算処理装置 | |
| US6154820A (en) | Arrangement for storing program instructions and data in a memory device and method therefor | |
| JP2003122628A (ja) | デジタル信号処理装置、プログラム変換装置、及びデジタル信号処理装置を有する通信システム | |
| US5768554A (en) | Central processing unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| WITN | Withdrawal due to no request for examination |