KR20000039908A - Packet routing system - Google Patents
Packet routing system Download PDFInfo
- Publication number
- KR20000039908A KR20000039908A KR1019980055375A KR19980055375A KR20000039908A KR 20000039908 A KR20000039908 A KR 20000039908A KR 1019980055375 A KR1019980055375 A KR 1019980055375A KR 19980055375 A KR19980055375 A KR 19980055375A KR 20000039908 A KR20000039908 A KR 20000039908A
- Authority
- KR
- South Korea
- Prior art keywords
- packet
- signal
- node
- routing
- data
- Prior art date
Links
- 230000015654 memory Effects 0.000 claims abstract description 20
- 238000010586 diagram Methods 0.000 description 9
- 230000005540 biological transmission Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/74—Address processing for routing
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
본 발명은 패킷 라우팅 시스템에 관한 것으로 특히, 패킷이 발생하는 노드가 복수개 존재할 경우 각 노드에 고유 라우팅 식별자를 부여하여 하드웨어 구성을 단순하게 할 수 있는 패킷 라우팅 시스템에 관한 것이다.The present invention relates to a packet routing system, and more particularly, to a packet routing system capable of simplifying a hardware configuration by assigning a unique routing identifier to each node when there are a plurality of nodes generating packets.
패킷(Packet)은 사용자가 전송하고자 하는 긴 데이터를 패킷 교환기에서 일정한 크기로 분해한 다음 헤더를 붙인 형태로 정해진 틀에 분해된 데이터를 동봉한 형태를 말한다.A packet is a form in which long data that a user wants to transmit is decomposed into a predetermined size in a packet exchanger, and then attached to the decomposed data in a predetermined form by attaching a header.
이러한 패킷은 패킷 교환기를 통하여 헤더의 내용에 따라 전송되며, 패킷 데이터의 크기는 패킷 교환기에 따라 53Byte에서 1024Byte 까지 다양하다.These packets are transmitted according to the contents of the header through the packet switch, and the size of the packet data varies from 53 bytes to 1024 bytes depending on the packet switch.
패킷들은 전화선을 통해서 또는 네트워크를 거쳐서 전송될 수 있다. 사실상, 네트워크 프로토콜과 여러 가지 통신 프로토콜이 패킷 스위칭을 이용해서 연결과 루트 정보를 구축한다.Packets can be sent over a telephone line or over a network. In fact, network protocols and various communication protocols use packet switching to establish connection and route information.
그리고, 라우팅(Routing)(경로 지정)은 패킷에 대한 송신기 및 수신기 사이의 단말-단말 경로를 결정하는 프로세스이다.And routing (routing) is the process of determining the terminal-terminal path between the transmitter and the receiver for the packet.
경로 지정은 개방형 시스템간 상호 접속(Open System Interconnection : OSI) 기준 모델에서 네트워크 계층의 주요 기능 중의 하나이다. 또 다른 기능은 패킷을 경로를 따라 실제로 전달하는 중계 기능을 한다.Routing is one of the main functions of the network layer in the Open System Interconnection (OSI) reference model. Another function is relaying, which actually delivers packets along the path.
이하, 첨부된 도면을 참조하여 종래 패킷 라우팅 시스템 및 라우팅 방법 설명하기로 한다.Hereinafter, a conventional packet routing system and a routing method will be described with reference to the accompanying drawings.
도 1은 일반적인 패킷 라우팅 시스템을 나타낸 블록 구성도이다.1 is a block diagram illustrating a general packet routing system.
일반적인 패킷 라우팅 시스템은 도 1에 나타낸 바와 같이, 패킷(packet)이 발생하는 장소인 여러개의 노드(제 1 내지 제 4 노드)와, 상기 노드에서 발생한 패킷을 중재하여 라우팅하는 패킷 라우팅 마스터(1)로 구성된다.As shown in FIG. 1, a general packet routing system includes a plurality of nodes (first to fourth nodes) that are places where packets are generated, and a packet routing master 1 which arbitrates and routes packets generated at the nodes. It consists of.
도 2은 종래 패킷 라우팅 시스템 및 노드를 상세히 나타낸 블록 구성도이다.2 is a block diagram illustrating in detail a conventional packet routing system and a node.
종래 패킷 라우팅 시스템 및 노드의 상세 구성은 도 2에 나타낸 바와 같이, 패킷 데이터가 저장되는 선입 선출(First In First Out) 메모리(이하, FIFO라 함)인 복수개의 데이터 FIFO(12a)(12b)(12c)(12d)와 단순히 송수신 프레임의 개수만을 저장하는 복수개의 프레임 정보 FIFO(13a)(13b)(13c)(13d)로 이루어진 제 1 내지 제 4 노드와, 상기 제 1 내지 제 4 노드의 송수신 패킷 유무를 판단하기 위한 순차적 폴링 어드레스(polling address)를 생성하는 패킷 라우팅 마스터(11)로 구성된다.The detailed configuration of a conventional packet routing system and a node includes a plurality of data FIFOs 12a (12b) (first in first out) memory (hereinafter referred to as FIFOs) in which packet data is stored, as shown in FIG. 12c) (12d) and the first to fourth nodes consisting of a plurality of frame information FIFO (13a) (13b) 13c (13d) that stores only the number of frames transmitted and received, and the transmission and reception of the first to fourth node The packet routing master 11 generates a sequential polling address for determining the presence of a packet.
이와 같은 종래 패킷 라우팅 시스템의 동작을 설명하기로 한다.The operation of such a conventional packet routing system will be described.
먼저, 각 노드(제 1 내지 제 4 노드)는 패킷 데이터를 저장하고 있는 데이터 FIFO(12a)(12b)(12c)(12d)와 송수신 프레임의 개수를 저장하는 프레임 정보 FIFO(13a)(13b)(13c)(13d)로 구성되어, 패킷 라우팅 마스터(11)에서 각 노드(제 1 내지 제 4 노드)에 송신 프레임이 있는지 차례로 검색할 때 송신 프레임이 있으면 패킷 라우팅 마스터(11)에 버스 요청을 한다.First, each node (first to fourth nodes) stores data FIFOs 12a, 12b, 12c, and 12d that store packet data, and frame information FIFOs 13a and 13b that store the number of transmission / reception frames. (13c) (13d), when the packet routing master 11 searches each node (first to fourth nodes) in order to see if there is a transmission frame, if there is a transmission frame, it sends a bus request to the packet routing master 11. do.
이때, 패킷 라우팅 마스터(11)는 버스 사용권을 버스 사용을 요청한 제 1 내지 제 4 노드중 어느 하나의 노드에 주게 되고, 버스 사용권을 받은 해당 노드는 프레임 정보 FIFO(13)의 읽기 및 쓰기 신호와 어써트 신호 및 에러 유무 등의 제어 신호를 만들어 버스로 내보낸다.At this time, the packet routing master 11 gives the bus right to any one of the first to fourth nodes requesting the use of the bus, and the corresponding node having the bus right has read and write signals of the frame information FIFO 13. Create control signals such as assert signals and errors and export them to the bus.
이때, 프레임 정보 FIFO(13)의 읽기 신호는 자기 노드의 데이터 FIFO(12)로부터 데이터를 버스로 읽어내는데 사용된다.At this time, the read signal of the frame information FIFO 13 is used to read data from the data FIFO 12 of its own node onto the bus.
이때, 각 노드는 버스에 어써트 되어 있는 데이터와 제어 신호를 가지고 있는 패킷 데이터의 목적지 어드레스 데이터가 자기 노드의 어드레스와 같으면 버스에 나와 있는 쓰기 신호를 가지고 자기 노드의 데이터 FIFO(12)에 저장한다.At this time, each node stores in the data FIFO 12 of its own node a write signal present on the bus if the destination address data of the data asserted on the bus and the packet data having the control signal is the same as the address of its own node. .
이와 같은 종래 패킷 라우팅 시스템의 읽기 및 쓰기 타이밍은 도 3에 나타낸 바와 같다.Read and write timing of such a conventional packet routing system is shown in FIG.
이상에서 설명한 바와 같은 종래 패킷 라우팅 시스템에 있어서는 다음과 같은 문제점이 있었다.As described above, the conventional packet routing system has the following problems.
첫째, 패킷 라우팅 마스터가 버스 사용권을 각 노드에 주었을 때 각 노드는 각각 데이터의 읽기, 쓰기 신호와 제어 신호를 만들어야 했으므로 그에 따른 로직이 각 노드에 만들어져 있어야 했고, 버스에 나와 있는 패킷 데이터의 수신 여부를 판단하는 로직도 각 노드에 있어야 했다. 결국 로직 구성에 따른 부품수가 증가하는문제점이 있었다.First, when the packet routing master gave each node a bus license, each node had to create data read, write, and control signals. Therefore, the corresponding logic had to be created at each node. The logic to determine this must also be present at each node. As a result, the number of components increased due to the logic configuration.
둘째, 버스에 나온 패킷 데이터의 목적지 어드레스를 자기 노드의 어드레스와 비교하고 수신을 결정해야 하므로 비교하는데 걸리는 시간동안 버스를 점유해야 하므로 그 만큼 버스의 사용 효율을 저하시키는 문제점이 있었다.Second, since the destination address of the packet data on the bus must be compared with the address of its own node and the reception must be determined, the bus must be occupied for the time required for comparison.
본 발명의 목적은 이상에서 언급한 종래 기술의 문제점을 감안하여 안출한 것으로서, 각 노드에 고유 라우팅 식별자를 부여하여 라우팅 정보를 해석하여 패킷을 라우팅 하게 함으로써 하드웨어의 구성을 단순히 함은 물론 버스의 효율을 향상시킬 수 있는 패킷 라우팅 시스템을 제공하기 위한 것이다.SUMMARY OF THE INVENTION An object of the present invention has been made in view of the above-mentioned problems of the prior art, and provides a unique routing identifier to each node to interpret routing information to route packets, thereby simplifying the configuration of hardware as well as bus efficiency. To provide a packet routing system that can improve the.
이상과 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 임의의 패킷 데이터가 저장되는 제 1 메모리와 상기 제 1 메모리에 저장된 데이터가 라우팅 되어야 할 목적지 노드의 고유번호를 저장하는 제 2 메모리로 구성된 노드와, 상기 노드에서 발생한 패킷을 중재하여 목적지 노드로 라우팅하는 패킷 라우팅 마스터로 구성되어, 상기 제 1 메모리의 데이터를 상기 패킷 라우팅 마스터가 목적지 노드로 라우팅 시킬 때 상기 제 2 메모리에 저장된 목적지 노드의 고유번호를 참조하여 라우팅한다.According to a feature of the present invention for achieving the above object, it comprises a first memory for storing any packet data and a second memory for storing the unique number of the destination node to which the data stored in the first memory should be routed And a packet routing master for arbitrating the packets generated at the node and routing the packets to the destination node, wherein the packet routing master stores the data in the first memory when the packet routing master routes the data to the destination node. Route with reference to unique number.
바람직하게 상기 패킷 라우팅 마스터는 복수개의 노드에서 발생한 패킷 발생 신호를 선택하는 패킷 발생 신호 선택부와, 중재 버스를 생성하여 상기 패킷 발생 신호 선택부의 출력을 검색하고 소오스 선택 신호와 중재 버스를 출력하는 중재 신호 발생부와, 상기 중재 신호 발생부에서 출력된 소오스 선택 신호와 중재 버스를 입력으로 하여 상기 복수개의 노드의 읽기 신호 쓰기 신호 수신단 선택 신호 및 패킷 유효 신호를 출력 시키는 읽기 신호 발생부와, 라우팅 정보 버스와 상기 수신단 출력 신호 쓰기 신호 및 패킷 유효 신호를 입력으로 하여 상기 복수개의 노드의 쓰기 신호를 출력 시키는 쓰기 신호 발생부로 구성된다.Preferably, the packet routing master includes a packet generation signal selection unit for selecting a packet generation signal generated from a plurality of nodes, an arbitration bus to retrieve an output of the packet generation signal selection unit, and outputs a source selection signal and an arbitration bus. A signal generator, a read signal generator for outputting a read signal write signal receiving end selection signal and a packet valid signal of the plurality of nodes by inputting a source selection signal and an arbitration bus outputted from the arbitration signal generator, and routing information; And a write signal generator for outputting write signals of the plurality of nodes by inputting a bus, the receiver output signal write signal, and a packet valid signal.
이상과 같은 본 발명에 따르면, 공통 버스의 점유 시간이 적고, 하드웨어적인 구성이 단순하며, 공통 버스의 점유 시간을 줄일 수 있다.According to the present invention as described above, the occupancy time of the common bus is small, the hardware configuration is simple, and the occupancy time of the common bus can be reduced.
도 1은 일반적인 패킷 라우팅 시스템을 나타낸 블록 구성도1 is a block diagram showing a general packet routing system
도 2는 종래 패킷 라우팅 시스템 및 노드를 상세히 나타낸 블록 구성도2 is a block diagram illustrating in detail a conventional packet routing system and a node;
도 3은 종래 패킷 라우팅 시스템의 읽기 및 쓰기 타이밍도3 is a read and write timing diagram of a conventional packet routing system.
도 4는 본 발명 패킷 라우팅 시스템 및 노드를 상세히 나타낸 블록 구성도4 is a block diagram illustrating in detail a packet routing system and a node of the present invention.
도 5는 도 4에 나타낸 바와 같은 패킷 라우팅 마스터의 상세 블록 구성도FIG. 5 is a detailed block diagram of a packet routing master as shown in FIG.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
21 : 패킷 라우팅 마스터 22 : 데이터 FIFO21: packet routing master 22: data FIFO
23 : 라우팅 정보 FIFO23: routing information FIFO
이하 본 발명의 바람직한 일 실시 예에 따른 구성 및 작용을 첨부된 도면을 참조하여 설명한다.Hereinafter, a configuration and an operation according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.
도 4는 본 발명 패킷 라우팅 시스템 및 노드를 상세히 나타낸 블록 구성도이다.4 is a block diagram illustrating in detail a packet routing system and a node of the present invention.
본 발명 패킷 라우팅 시스템 및 노드의 상세 구성은 도 4에 나타낸 바와 같이, 임의의 패킷 데이터가 저장되는 제 1 메모리인 데이터 FIFO(22)와 상기 데이터 FIFO(22)에 저장된 데이터가 라우팅 되어야 할 목적지 노드의 고유번호를 저장하는 제 2 메모리인 라우팅 정보 FIFO(23)로 구성된 제 1 내지 제 n 노드와, 상기 제 1 노드 내지 제 n 노드에서 발생한 패킷을 중재하여 목적지 노드로 라우팅하는 패킷 라우팅 마스터(21)로 구성되어, 상기 데이터 FIFO(22)의 데이터를 상기 패킷 라우팅 마스터(22)가 목적지 노드로 라우팅 시킬 때 상기 라우팅 정보 FIFO(23)에 저장된 목적지 노드의 고유번호(식별자)를 참조하여 라우팅하도록 한다.Detailed configuration of the packet routing system and the node of the present invention is a data node FIFO 22, which is a first memory in which arbitrary packet data is stored, and a destination node to which data stored in the data FIFO 22 should be routed, as shown in FIG. A first routing node configured with routing information FIFOs 23, which are second memories storing unique numbers of the first and second nodes, and a packet routing master 21 for arbitrating packets generated at the first node and the nth node to route to the destination node. And route the data of the data FIFO 22 with reference to the unique number (identifier) of the destination node stored in the routing information FIFO 23 when the packet routing master 22 routes the destination node to the destination node. do.
이때, 패킷 라우팅 마스터(21)는 병렬 공통 버스와 인터페이스되어 있으며, 입력 신호로는 라우팅 정보 버스, 각 노드(제 1 내지 제 4 노드)의 프레임 정보 FIFO(23)에서 오는 패킷 발생 신호와, 패킷 동기 신호 및 병렬 데이터가 있으며, 출력 신호로는 각 노드의 데이터 FIFO(22)와, 라우팅 정보 FIFO(23)의 읽기 쓰기 신호가 있다.At this time, the packet routing master 21 is interfaced with a parallel common bus. As an input signal, a packet generation signal coming from a routing information bus, frame information FIFO 23 of each node (first to fourth nodes), and a packet There are a synchronization signal and parallel data, and an output signal includes a data FIFO 22 of each node and a read / write signal of the routing information FIFO 23.
그리고, 데이터 FIFO(22)의 입력 신호로는 병렬 데이터, 읽기 쓰기 신호가 있으며, 출력 신호로는 병렬 데이터, 패킷 동기 신호가 있다.The input signals of the data FIFO 22 include parallel data and read / write signals, and the output signals include parallel data and packet synchronization signals.
또한, 라우팅 정보 FIFO(23)에서는 패킷 발생 신호, 패킷 정보 신호가 있다.In the routing information FIFO 23, there are a packet generation signal and a packet information signal.
이때, 병렬 데이터 버스는 8비트에서 32비트로 가변할 수 있으며, 라우팅 정보 FIFO(23)의 데이터 넓이는 전체 노드의 개수와 관계가 있다. 즉, 라우팅 정보 FIFO(23)의 데이터 넓이가 2 비트인 경우 각 4개의 노드를 식별할 수 있으며, 버스에 접속할 수 있는 노드의 개수는 2라우팅 정보 FIFO(23)의 넓이가 데이터 넓이가 된다.In this case, the parallel data bus may vary from 8 bits to 32 bits, and the data width of the routing information FIFO 23 is related to the total number of nodes. That is, when the data width of the routing information FIFO 23 is 2 bits, each of the four nodes can be identified, and the number of nodes that can be connected to the bus is the width of the 2 routing information FIFOs 23 as the data width.
도 5는 도 4에 나타낸 바와 같은 패킷 라우팅 마스터의 상세 블록 구성도이다.FIG. 5 is a detailed block diagram of a packet routing master as shown in FIG. 4.
이와 같은 패킷 라우팅 마스터에서는 노드의 구성을 제 1 내지 제 4 노드의 4개의 노드로 구성시킨 것을 예로 들었다.In such a packet routing master, the configuration of the node is composed of four nodes of the first to fourth nodes.
패킷 라우팅 마스터(21)의 상세 블록 구성은 도 5에 나타낸 바와 같이, 각 노드(제 1 내지 제 4 노드)의 패킷 발생 신호들과 중재 버스를 입력으로 하며, 출력은 중재버스에 의해 선택된 노드의 패킷 발생 신호로 하는 패킷 발생 신호 선택부(21a)와, 패킷 발생 신호 선택부(21a)의 출력을 입력으로 하며 중재 신호와 소오스 선택 신호를 출력 시키는 중재 신호 발생부(21b)와, 중재 신호 발생부(21b)에서 출력된 소오스 선택 신호와 중재 버스를 입력으로 하여 제 1 내지 제 4 노드 FIFO 읽기 신호들과, 쓰기 신호, 수신단 선택 신호 및 패킷 유효 신호를 출력 시키는 읽기 신호 발생부(21c)와, 라우팅 정보 버스, 수신단 출력 신호, 쓰기 신호 및 패킷 유효 신호를 입력으로 하여 제 1 내지 제 4 노드의 쓰기 신호를 출력 시키는 쓰기 신호 발생부(21d)로 구성된다.As shown in Fig. 5, the detailed block configuration of the packet routing master 21 receives the packet generation signals and the arbitration bus of each node (the first to the fourth node), and the output is the node of the node selected by the arbitration bus. A packet generation signal selector 21a serving as a packet generation signal, an arbitration signal generator 21b for outputting an arbitration signal and a source selection signal as inputs of the output of the packet generation signal selection unit 21a, and an arbitration signal generation; A read signal generator 21c for outputting first to fourth node FIFO read signals, a write signal, a receiver selection signal, and a packet valid signal using the source selection signal and the arbitration bus outputted from the unit 21b as inputs; And a write signal generator 21d for inputting a routing information bus, a receiver output signal, a write signal, and a packet valid signal as inputs to output write signals of the first to fourth nodes.
이와 같은 각 노드에서 발생한 패킷이 라우팅되는 방법을 설명하면 다음과 같다.Referring to the method of routing the packet generated in each node as follows.
먼저, 각 노드(제 1 내지 제 n 노드)에 1개의 패킷이 저장될 때 저장되는 패킷의 처음 주소지 데이터에 따라 그 패킷이 라우팅될 노드의 번호인 라우팅 정보, 즉 식별 번호를 라우팅 정보 FIFO(23)에 저장한다.First, when one packet is stored in each node (first to nth nodes), routing information, that is, an identification number, is the number of the node to which the packet is to be routed according to the initial address data of the stored packet. ).
이어서, 패킷 1개가 데이터 FIFO(22)에 저장되고 라우팅 정보가 라우팅 정보 FIFO(23)에 저장되면 제 1 노드의 패킷 발생 신호가 어써트(assert)된다. 이때, 어써트란 의미를 갖게 된다는 것이다.Subsequently, when one packet is stored in the data FIFO 22 and the routing information is stored in the routing information FIFO 23, the packet generation signal of the first node is asserted. At this time, the assertion has a meaning.
그러면 패킷 발생 신호 선택부(21a)는 중재 신호 발생부(21b)의 중재 버스에 의해 제 1 노드의 패킷 발생 신호를 선택하여 중재 신호 발생부(21b)로 출력한다.Then, the packet generation signal selection unit 21a selects the packet generation signal of the first node by the arbitration bus of the arbitration signal generator 21b and outputs the packet generation signal to the arbitration signal generator 21b.
중재 신호 발생부(21b)는 각 노드가 가지고 있는 고유의 식별자 번호를 순차적으로 중재 버스를 통하여 출력한다.The arbitration signal generator 21b sequentially outputs the unique identifier number of each node through the arbitration bus.
제 1 노드의 패킷 발생 신호가 어써트 되어 있을 경우 그 신호는 중재 신호 발생부(21b)가 제 1 노드의 라우팅 정보 FIFO(23a)에 대한 번호를 출력 했을 때 중재 신호 발생부(21b)로 입력된다.When the packet generation signal of the first node is asserted, the signal is inputted to the arbitration signal generator 21b when the arbitration signal generator 21b outputs the number for the routing information FIFO 23a of the first node. do.
중재 신호 발생부(21b)는 중재 버스 출력시 입력으로 패킷 발생 신호가 입력되면 해당 노드의 중재 버스를 출력한 상태에서 소오스 선택 신호를 발생 시킨다. 이때, 소오스 선택 신호는 데이터가 발생한 노드에 대한 정보이다.The arbitration signal generator 21b generates a source selection signal while outputting the arbitration bus of the node when a packet generation signal is input to the input when the arbitration bus is output. In this case, the source selection signal is information about a node where data is generated.
읽기 신호 발생부(21c)는 중재 신호 발생부(21b)로부터의 소오스 선택 신호와 중재 버스를 입력받아 패킷 발생 신호를 어써트한 제 1 노드의 패킷 데이터 읽기 신호와 라우팅 정보 FIFO(23a) 읽기 신호를 출력하고 동시에 쓰기 신호 발생부(21d)로 수신단 선택 신호 및 쓰기 신호를 출력 시킨다.The read signal generator 21c receives the source selection signal and the arbitration bus from the arbitration signal generator 21b and the packet data read signal and the routing information FIFO 23a read signal of the first node which asserted the packet generation signal. And outputs the receiver selection signal and the write signal to the write signal generator 21d at the same time.
읽기와 쓰기 신호들은 선택된 노드로부터 패킷 프레임 동기 신호를 받아들여 1프레임의 패킷이 읽혀져 출력 될 때까지 어써트 된다. 이때, 패킷 동기 신호는 패킷 데이터 FIFO(22)에 데이터와 같이 저장되어 패킷의 처음과 끝을 의미하는 2비트의 정보이다.Read and write signals are received from the selected node and asserted until a packet of one frame is read and output. At this time, the packet synchronizing signal is stored in the packet data FIFO 22 together with data and is two bits of information indicating the beginning and end of the packet.
이어서, 읽기 신호 발생부(21c)에서 출력된 제 1 노드의 라우팅 정보 FIFO(23a) 읽기 신호는 라우팅 정보 FIFO(23a)로부터 라우팅된 노드의 식별 번호를 출력시킨다. 이때, 쓰기 신호 발생부(21d)는 입력되는 패킷 유효 신호가 어써트 되어 있는 동안 역시 입력시 쓰기 신호를 고정된 노드의 해당하는 노드 쓰기 신호로 출력한다. 그러면 읽기 신호에 의해 읽혀진 제 1 노드의 데이터들은 버스상에 존재하다 쓰기 신호에 의해 해당 노드에 읽혀진다.Next, the routing information FIFO 23a read signal of the first node output from the read signal generator 21c outputs the identification number of the node routed from the routing information FIFO 23a. At this time, the write signal generator 21d outputs a write signal as a corresponding node write signal of a fixed node while inputting while the input packet valid signal is asserted. The data of the first node read by the read signal then resides on the bus and is read to that node by the write signal.
이때, 각 노드들의 읽기 쓰기 신호들은 패킷 라우팅 마스터(21)에서 생성된다. 그러므로 실제 각 노드에서는 별도의 제어로직이 필요없다. 결국, 적은 로직으로 병렬 버스 라우팅 기능을 할 수 있다.At this time, read and write signals of each node are generated in the packet routing master 21. Therefore, each node does not need a separate control logic. As a result, it can function as parallel bus routing with less logic.
이상의 설명에서와 같은 본 발명 패킷 라우팅 시스템에 있어서는 다음과 같은 효과가 있다.The packet routing system of the present invention as described above has the following effects.
첫째, 각 노드의 모든 제어 신호를 패킷 라우팅 마스터부에서 생성하고 신호를 각 노드별로 디먹스(Demux)하여 사용하므로 작은 로직으로 시스템을 구성하는 것이 가능하다.First, since all control signals of each node are generated by the packet routing master unit and signals are demuxed for each node, the system can be configured with a small logic.
둘째, 여러개의 노드로 이루어진 병렬 데이터 버스에서 발생한 패킷들을 각각의 목적 노드로 라우팅 시킬 때 패킷이 라우팅 되어야 할 목적 라우팅 정보를 메모리에 미리 저장함으로써 미리 선택된 노드가 공통 데이터 버스를 점유하는 시간을 최소화함으로써 버스 효율을 향상시킬 수 있다.Second, when routing packets originating from a parallel data bus consisting of multiple nodes to each destination node, the destination routing information to be routed is prestored in memory to minimize the time for the preselected node to occupy the common data bus. Bus efficiency can be improved.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0055375A KR100429185B1 (en) | 1998-12-16 | 1998-12-16 | Packet routing system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-1998-0055375A KR100429185B1 (en) | 1998-12-16 | 1998-12-16 | Packet routing system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000039908A true KR20000039908A (en) | 2000-07-05 |
| KR100429185B1 KR100429185B1 (en) | 2004-06-16 |
Family
ID=19563135
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-1998-0055375A KR100429185B1 (en) | 1998-12-16 | 1998-12-16 | Packet routing system |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100429185B1 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100429264B1 (en) * | 2001-10-31 | 2004-04-29 | 엘지전자 주식회사 | Method for Processing Packet In Router of Shared Memory type |
| US7818363B2 (en) | 2002-03-01 | 2010-10-19 | Ntt Docomo, Inc. | Communications system, communications method, network manager, and transfer device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR960011971B1 (en) * | 1993-12-09 | 1996-09-06 | 재단법인 한국전자통신연구소 | Packet switching and its method of mobile communication control station using self routing |
| FR2721783B1 (en) * | 1994-06-22 | 1996-08-23 | Alcatel Business Systems | Method for routing data packets in a multisite network, corresponding communication network and interface module. |
| JP3821847B2 (en) * | 1995-06-30 | 2006-09-13 | コーニンクレッカ、フィリップス、エレクトロニクス、エヌ．ヴィ． | Method and apparatus for routing messages in a network of nodes |
| US5732086A (en) * | 1995-09-21 | 1998-03-24 | International Business Machines Corporation | System and method for determining the topology of a reconfigurable multi-nodal network |
-
1998
- 1998-12-16 KR KR10-1998-0055375A patent/KR100429185B1/en not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100429264B1 (en) * | 2001-10-31 | 2004-04-29 | 엘지전자 주식회사 | Method for Processing Packet In Router of Shared Memory type |
| US7818363B2 (en) | 2002-03-01 | 2010-10-19 | Ntt Docomo, Inc. | Communications system, communications method, network manager, and transfer device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100429185B1 (en) | 2004-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU617928B2 (en) | Queueing protocol | |
| JP4756158B2 (en) | Communication resource allocation electronic device and method | |
| EP1735966B1 (en) | Integrated circuit and method for time slot allocation | |
| US6278709B1 (en) | Routing switch | |
| JPH0748739B2 (en) | Multiple access control method and multiple access control system implementing the method | |
| US6636518B1 (en) | Synchronizing source-synchronous links in a switching device | |
| US4797880A (en) | Non-blocking, self-routing packet switch | |
| US4566095A (en) | Time division multiplex switching network permitting communications between one or several calling parties and one or several called parties | |
| JP2002152317A (en) | Tester | |
| JPH0523530B2 (en) | ||
| EP0960501A2 (en) | Data communication system utilizing a scalable, non-blocking, high bandwidth central memory controller and method | |
| US20020196745A1 (en) | Method for the broadcasting of a data packet within a switched network based on an optimized calculation of the spanning tree | |
| KR100429185B1 (en) | Packet routing system | |
| US5193088A (en) | High speed ATM cell synchronizing switching apparatus | |
| US6219350B1 (en) | ATM cell converting apparatus which includes tone and DTMF generating function and method using the same | |
| US6993035B2 (en) | System for routing data packets through a crossbar switch in expansion mode | |
| US5708661A (en) | Asynchronous transfer mode cell demultiplexing control apparatus | |
| JPH0618373B2 (en) | Data transmission method and device | |
| KR960002686B1 (en) | Module communication receiver of dual-ring structure | |
| KR100218666B1 (en) | Routing tag generation method for a multistage interconnection network | |
| US5339312A (en) | Station interface unit | |
| US6862266B1 (en) | Loop test apparatus of packet routing bus in communication system and loop test method | |
| JPH0951349A (en) | Network hub device | |
| JPH09282254A (en) | Communication data control system | |
| JPH1132383A (en) | Time division switch |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120315 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |