KR20000039013A - Apparatus and method for controlling input of switch network of asynchronous transfer mode - Google Patents

Apparatus and method for controlling input of switch network of asynchronous transfer mode Download PDF

Info

Publication number
KR20000039013A
KR20000039013A KR1019980054207A KR19980054207A KR20000039013A KR 20000039013 A KR20000039013 A KR 20000039013A KR 1019980054207 A KR1019980054207 A KR 1019980054207A KR 19980054207 A KR19980054207 A KR 19980054207A KR 20000039013 A KR20000039013 A KR 20000039013A
Authority
KR
South Korea
Prior art keywords
real
switch network
test cell
time traffic
traffic
Prior art date
Application number
KR1019980054207A
Other languages
Korean (ko)
Other versions
KR100277718B1 (en
Inventor
최대우
강석열
박권철
Original Assignee
이계철
한국전기통신공사
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사, 정선종, 한국전자통신연구원 filed Critical 이계철
Priority to KR1019980054207A priority Critical patent/KR100277718B1/en
Publication of KR20000039013A publication Critical patent/KR20000039013A/en
Application granted granted Critical
Publication of KR100277718B1 publication Critical patent/KR100277718B1/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5628Testing
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5629Admission control
    • H04L2012/5631Resource management and allocation
    • H04L2012/5636Monitoring or policing, e.g. compliance with allocated rate, corrective actions
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/54Store-and-forward switching systems 
    • H04L12/56Packet switching systems
    • H04L12/5601Transfer mode dependent, e.g. ATM
    • H04L2012/5678Traffic aspects, e.g. arbitration, load balancing, smoothing, buffer management
    • H04L2012/5679Arbitration or scheduling

Abstract

PURPOSE: An apparatus for controlling an input of a switch network of an asynchronous transfer mode(ATM) and a method for the same are provided to minimize the occurrence of a busy state in the switch network, by generating a test cell for each connection to an input terminal in order to estimate the busy state of the path for the test cell passes, and thereby controlling an input ratio of the network. CONSTITUTION: A de-multiplexer(110) de-multiplexes an input traffic from a member to output the de-multiplex traffics. A speed controller(120) gets a received test cell sent from an ATM switch network, and provides control signals for controlling a scheduling speed with each transmitted test cell. A de-multiplexer(130) de-multiplexes the traffics received from the ATM switch network, and transfers the test cells of the de-multiplex traffic cells to the speed controller(120) and other cells thereof to the member. A scheduler(140) schedules the unreal time traffics from the de-multiplexer(110), according to the control signals. A scheduler(150) schedules the transmitted test cell from the speed controller(120), the real time traffics from the de-multiplexer(110) and the unreal time traffics from the scheduler(140) to transfer them to the ATM switch network.

Description

비동기 전달 모드 스위치망의 입력 제어 장치 및 그 방법Input control device and method of asynchronous transfer mode switch network

본 발명은 비동기 전달 모드(ATM : Asynchronous Transfer Mode) 스위치망의 입력 제어 장치 및 그 방법에 관한 것으로서, 특히 ATM 스위치망 입력 회로에서의 트래픽 버퍼링(buffering) 및 스케쥴링(scheduling)을 제어하여 스위치망 내부의 혼잡상태를 해결할 수 있는 입력 제어 장치 및 그 방법에 관한 것이다.The present invention relates to an input control apparatus and method for an Asynchronous Transfer Mode (ATM) switch network, and more particularly, to control traffic buffering and scheduling in an ATM switch network input circuit to control the inside of the switch network. The present invention relates to an input control apparatus and a method for solving the congestion state.

종래에는, ATM 스위치망의 출력단에 연결별 버퍼를 두고 버퍼간에 공평 스케쥴링을 하거나, ATM 스위치망의 입력 및 출력단에 연결별 버퍼를 두고 입력측에서 스위치망의 출력측으로 가용대역의 승인을 받은후 전송을 시작하고 연결 도중에도 입력 및 출력단 버퍼가 차있는 정도에 따라 상호간 통신으로 입력율을 조정하는 방식이 있는데, 이러한 방법은 스위치망에 버퍼가 없으며 엄밀한 의미에서의 넌블럭킹(nonblocking)인 경우에 적합한 방식이다.Conventionally, there is a fair scheduling between buffers with connection-specific buffers at the output terminal of the ATM switch network, or a connection-specific buffer at the input and output terminals of the ATM switch network. In the beginning and during connection, there is a method of adjusting the input rate by mutual communication according to the degree of filling of the input and output buffers. This method is suitable when there is no buffer in the switch network and it is nonblocking in the strict sense. to be.

그러나, 상기한 바와 같은 종래의 ATM 스위치망은, 특정 입력단자에서 특정 출력단자로 향하는 경로가 여러 개 존재하고 경로내의 특정 단위스위치에 혼잡상태가 발생할 경우, 이러한 혼잡상태의 발생을 모든 연결의 입력단자로 신속히 알릴 수 없는 문제점이 있었다.However, in the conventional ATM switch network as described above, when there are a plurality of paths from a specific input terminal to a specific output terminal and a congestion condition occurs in a specific unit switch in the path, the occurrence of such a congestion condition is input to all connections. There was a problem that you can not notify quickly by the terminal.

따라서, 본 발명은 상기와 같은 문제점을 해결하기 위하여 안출된 것으로서, 특정 입력단자에서 특정 출력단자로 향하는 경로가 여러 개 존재하고 경로내의 특정 단위스위치에 혼잡상태가 발생할 경우 모든 연결의 입력단자로 이 사실을 알릴 신속한 수단이 없는 다단 ATM 스위치망을 구현함에 있어, 입력단자에서 연결별로 시험셀을 주기적으로 발생시켜서 이 셀이 스위치망을 통과하는 지연 시간의 상대적 차이를 측정하여 경로상의 혼잡상태를 추정하고, 이에 따라 해당 연결의 스위치망 입력율을 조절하므로써, 스위치망내 혼잡상태 발생을 최소화할 수 있는 ATM 스위치망의 입력 제어 장치 및 그 방법, 그리고 그를 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공하는데 그 목적이 있다.Accordingly, the present invention has been made to solve the above problems, and when there are a plurality of paths from a specific input terminal to a specific output terminal and congestion occurs in a specific unit switch in the path, the input terminal is connected to all the input terminals. In the implementation of a multi-stage ATM switch network without a quick means of informing the fact, a test cell is periodically generated at each input terminal at the input terminal to estimate the relative difference in the delay time that the cell passes through the switch network to estimate the congestion state on the path. And accordingly, by adjusting the switch network input rate of the connection, a computer-readable record of the input control device and method thereof and a program for realizing the ATM switch network that can minimize the occurrence of congestion in the switch network. The purpose is to provide a medium.

도 1은 본 발명에 따른 비동기 전달 모드 스위치망의 입력 제어 장치의 일실시예 구성도.1 is a configuration diagram of an embodiment of an input control apparatus of an asynchronous transfer mode switch network according to the present invention.

도 2는 본 발명을 적용한 ATM 다단 스위치망의 구성 예시도.2 is an exemplary configuration diagram of an ATM multistage switch network to which the present invention is applied.

* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

110: 제 1 역다중화부 120: 속도 제어부110: first demultiplexer 120: speed controller

130: 제 2 역다중화부 140: 제 1 스케쥴러130: second demultiplexer 140: first scheduler

150: 제 2 스케쥴러150: second scheduler

이와 같은 목적을 달성하기 위한 본 발명은, 비동기 전달 모드(ATM : Asynchronous Transfer Mode) 스위치망의 입력 제어 장치에 있어서, 가입자로부터 전달된 입력 트래픽을 역다중화하여 역다중화한 실시간 트래픽과 비실시간 트래픽을 출력하는 제 1 역다중화수단; 상기 ATM 스위치망으로부터 다중화되어 전송된 수신 시험셀을 입력받아, 송신 시험셀과 트래픽의 연결별로 스케쥴링(scheduling) 속도를 제어하기 위한 제어신호를 제공하는 속도 제어수단; 상기 ATM 스위치망으로부터 수신된 트래픽을 역다중화하여 역다중화한 셀중 상기 수신 시험셀은 상기 속도제어수단으로 전달하고, 다른 셀은 가입자에게 전달하는 제 2 역다중화수단; 상기 제어신호에 따라, 상기 제 1 역다중화수단으로부터 전달된 비실시간 트래픽을 스케쥴링하기 위한 제 1 스케쥴링수단; 및 상기 제어신호에 따라, 미리 설정된 우선 순위별로 상기 송신 시험셀, 상기 실시간 트래픽 및 상기 제 1 스케쥴링수단으로부터 전달된 비실시간 트래픽을 각각 스케쥴링하여 상기 ATM 스위치망으로 전달하는 제 2 스케쥴링수단을 포함한다.In order to achieve the above object, the present invention provides an input control apparatus of an Asynchronous Transfer Mode (ATM) switch network. First demultiplexing means for outputting; Speed control means for receiving a received test cell multiplexed and transmitted from the ATM switch network and providing a control signal for controlling a scheduling rate for each connection of a transmission test cell and traffic; Second demultiplexing means for demultiplexing the traffic received from the ATM switch network to transmit the received test cell to the speed control means and to transmit the other cell to the subscriber; First scheduling means for scheduling the non-real time traffic transmitted from the first demultiplexing means according to the control signal; And second scheduling means for scheduling the transmission test cell, the real-time traffic, and the non-real-time traffic transmitted from the first scheduling means according to the control signal, respectively, and delivering the same to the ATM switch network. .

그리고, 본 발명은, 비동기 전달 모드(ATM : Asynchronous Transfer Mode) 스위치망의 입력 제어 방법에 있어서, 가입자로부터 전달된 가입자 트래픽을 역다중화하여 실시간 트래픽과 비실시간 트래픽을 분리하는 제 1 단계; 상기 ATM 스위치망으로부터 수신된 트랙픽을 역다중화하여 수신 시험셀을 추출하는 제 2 단계; 상기 제 1 단계에서 역다중화된 비실시간 트래픽을 연결별로 스케쥴링하는 제 3 단계; 연결별로 일정수의 사용자 셀이 전송될 때마다 송신 시험셀을 발생하는 제 4 단계; 및 상기 실시간 트래픽, 상기 제 2 단계에서 스케쥴링된 비실시간 트래픽 및 상기 송신 시험셀을 미리 설정된 우선 순위별로 스케쥴링하여 상기 ATM 스위치망으로 전달하는 제 5 단계를 포함한다.In addition, the present invention provides an input control method of an Asynchronous Transfer Mode (ATM) switch network, comprising: a first step of demultiplexing subscriber traffic delivered from a subscriber to separate real-time traffic and non-real-time traffic; Extracting a reception test cell by demultiplexing a traffic received from the ATM switch network; A third step of scheduling non-real-time traffic demultiplexed in the first step for each connection; A fourth step of generating a transmission test cell each time a predetermined number of user cells are transmitted for each connection; And a fifth step of scheduling the real-time traffic, the non-real-time traffic scheduled in the second step, and the transmission test cell according to a predetermined priority and delivering the same to the ATM switch network.

또한, 본 발명은, 프로세서를 구비한 정보제공 시스템에, 가입자 트래픽을 실시간 트래픽과 비실시간 트래픽을 분리하는 제 1 기능; 비동기 전달 모드 스위치망으로부터 수신된 트랙픽에서 수신 시험셀을 추출하는 제 2 기능; 상기 비실시간 트래픽을 연결별로 스케쥴링하는 제 3 기능; 연결별로 일정수의 사용자 셀이 전송될 때마다 송신 시험셀을 발생하는 제 4 기능; 및 상기 실시간 트래픽, 상기 제 2 기능에서 스케쥴링된 비실시간 트래픽 및 상기 송신 시험셀을 미리 설정된 우선 순위별로 스케쥴링하여 상기 비동기 전달 모드 스위치망으로 전달하는 제 5 기능을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체를 제공한다.The present invention also provides an information providing system having a processor, comprising: a first function of separating subscriber traffic from real-time traffic and non-real-time traffic; A second function of extracting a receiving test cell from a traffic received from an asynchronous delivery mode switch network; A third function of scheduling the non-real-time traffic for each connection; A fourth function of generating a transmission test cell every time a certain number of user cells are transmitted for each connection; And a program for realizing a fifth function of scheduling the real-time traffic, the non-real-time traffic scheduled by the second function, and the transmission test cell by a predetermined priority, and delivering the same to the asynchronous delivery mode switch network. Provides a record medium that can be.

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세하게 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.

도 1은 본 발명에 따른 비동기 전달 모드 스위치망의 입력 제어 장치의 일실시예 구성도이다.1 is a configuration diagram of an input control device of an asynchronous transfer mode switch network according to the present invention.

도 1에 도시된 바와 같이, 본 발명의 ATM 스위치망의 입력 제어 장치는, 비동기 전달 모드(ATM : Asynchronous Transfer Mode) 스위치망의 입력 제어 장치에 있어서, 가입자로부터 전달된 입력 트래픽을 역다중화하여 역다중화한 실시간 트래픽과 비실시간 트래픽을 출력하는 제 1 역다중화부(110)와, ATM 스위치망으로부터 다중화되어 전송된 수신 시험셀을 입력받아, 송신 시험셀과 트래픽의 연결별로 스케쥴링(scheduling) 속도를 제어하기 위한 제어신호를 제공하는 속도 제어부(120)와, ATM 스위치망으로부터 수신된 트래픽을 역다중화하여 역다중화한 셀중 시험셀은 속도 제어부(120)로 전달하고, 다른 셀은 가입자에게 전달하는 제 2 역다중화부(130)와, 속도 제어부(120)로부터 전달된 제어신호에 따라, 제 1 역다중화부(110)로부터 전달된 비실시간 트래픽을 스케쥴링하기 위한 제 1 스케쥴러(140)와, 속도 제어부(120)로부터 전달된 제어신호에 따라, 속도 제어부(120)로부터 전달된 송신 시험셀, 제 1 역다중화부(110)로부터 전달된 실시간 트래픽 및 제 1 스케쥴러(140)로부터 전달된 비실시간 트래픽을 각각 스케쥴링하여 ATM 스위치망으로 전달하는 제 2 스케쥴러(150)를 구비한다.As shown in FIG. 1, the input control apparatus of an ATM switch network of the present invention is an input control apparatus of an Asynchronous Transfer Mode (ATM) switch network, and demultiplexes input traffic transmitted from a subscriber. The first demultiplexer 110 outputs multiplexed real-time traffic and non-real-time traffic, and a reception test cell multiplexed and transmitted from an ATM switch network, and receives a scheduling rate for each connection of the transmission test cell and traffic. The speed control unit 120 provides a control signal for controlling, and the test cell of the cells demultiplexed by demultiplexing the traffic received from the ATM switch network is delivered to the speed control unit 120, and other cells are transmitted to the subscriber. 2 The non-real time traffic transmitted from the first demultiplexer 110 is scheduled according to the demultiplexer 130 and the control signal transmitted from the speed controller 120. According to the first scheduler 140 and the control signal transmitted from the speed controller 120, the transmission test cell transmitted from the speed controller 120, the real-time traffic and the first demultiplexer 110 transmitted from the first And a second scheduler 150 which schedules each non-real-time traffic delivered from the scheduler 140 to the ATM switch network.

제 1 스케쥴러(140)는, 제 1 역다중화부(110)로부터 전달된 비실시간 트래픽을 연결별로 구분하여 저장하는 버퍼(141 내지 14n)들과, 속도 제어부(120)로부터 전달된 제어신호에 따라, 버퍼(141 내지 14n)들에 연결별로 각각 저장된 비실시간 트래픽을 선택하여 제 2 스케쥴러(150)로 전달하는 스위치(14(n+1))로 구성된다.The first scheduler 140 may include buffers 141 to 14n for classifying non-real-time traffic transmitted from the first demultiplexer 110 for each connection, and control signals transmitted from the speed controller 120. The switch 14 (n + 1) selects non-real-time traffic stored for each connection in the buffers 141 to 14n and transmits the selected non-real time traffic to the second scheduler 150.

제 2 스케쥴러(150)는, 제 1 역다중화부(110), 제 1 스케쥴러(140) 및 속도 제어부(120)로부터 전달된 실시간 트래픽, 비실시간 트래픽 및 송신 시험셀을 각각 저장하기 위한 버퍼(151 내지 153)들과, 속도 제어부(120)로부터 전달된 제어신호에 따라, 버퍼(151 내지 153)들에 저장된 실시간 트래픽, 비실시간 트래픽 및 송신 시험셀을 선택적으로 ATM 스위치망으로 전달하는 스위치(154)로 이루어진다.The second scheduler 150 includes a buffer 151 for storing the real-time traffic, the non-real-time traffic, and the transmission test cell, respectively, transmitted from the first demultiplexer 110, the first scheduler 140, and the speed controller 120. 153 to 153 and a switch 154 for selectively transmitting real-time traffic, non-real-time traffic, and transmission test cell stored in the buffers 151 to 153 to the ATM switch network according to the control signal transmitted from the speed controller 120. )

상기한 바와 같은 구조를 갖는 본 발명의 ATM 스위치망의 입력 제어 장치의 동작에 대하여 상세하게 설명하면 다음과 같다.The operation of the input control device of the ATM switch network of the present invention having the structure as described above will be described in detail as follows.

제 1 역다중화부(110)는 가입자로부터의 입력트래픽을 실시간 트래픽과 비 실시간 트래픽으로 구분하여 실시간 트래픽은 제 2 스케쥴러(150)의 실시간 버퍼에 보내고 비실시간 트래픽은 제 1 스케쥴러(140)로 보낸다.The first demultiplexer 110 divides the input traffic from the subscriber into real-time traffic and non-real-time traffic, and sends real-time traffic to the real-time buffer of the second scheduler 150 and sends non-real-time traffic to the first scheduler 140. .

제 1 스케쥴러(140)는 비실시간 트래픽을 연결별로 구분하여 각각 버퍼(141 내지 14n)들에 각각 저장하고 속도 제어부(120)로부터 받은 연결별 스케쥴링 속도에 맞추어 각 버퍼(141 내지 14n)들에 저장된 셀을 꺼내서 제 2 스케쥴러(150)의 비실시간 버퍼에 보낸다. 또한, 속도에 맞추어서 전송한다는 것은 버퍼(141 내지 14n)들에 셀이 존재하는 경우에도, 앞서 전송된 셀의 전송 시간으로부터 해당 연결의 전송속도의 역수에 해당하는 시간이 경과되지 않으면, 전송하지 않는다는 것을 의미한다.The first scheduler 140 divides the non-real-time traffic for each connection and stores them in the buffers 141 to 14n, respectively, and stores them in the buffers 141 to 14n in accordance with the scheduling speed for each connection received from the speed controller 120. The cell is taken out and sent to the non-real time buffer of the second scheduler 150. In addition, the transmission according to the speed means that even if a cell exists in the buffers 141 to 14n, the transmission is not performed unless the time corresponding to the inverse of the transmission speed of the connection has elapsed from the transmission time of the previously transmitted cell. Means that.

제 2 스케쥴러(150)는 실시간 버퍼와 비실시간 버퍼와 시험셀 버퍼로 구성되어 우선순위가 높은 버퍼의 셀을 우선적으로 꺼내서 스위치망으로 입력시키는 역할을 한다.The second scheduler 150 is composed of a real-time buffer, a non-real time buffer, and a test cell buffer to take out cells of a high priority buffer and input them to the switch network.

이때, 우선 순위의 예는 실시간버퍼, 시험셀버퍼 및 비실시간 버퍼의 순서로 낮아진다.In this case, the priority example is lowered in the order of the real time buffer, the test cell buffer, and the non-real time buffer.

제 2 역다중화부(130)는 스위치망으로부터 나오는 셀에서 시험셀을 추출하여 속도 제어부(120)로 보내고 나머지는 가입자에게 보내는 기능을 수행한다.The second demultiplexer 130 extracts the test cell from the cell coming from the switch network and sends the test cell to the speed controller 120 to send the rest to the subscriber.

속도 제어부(120)는 제 1 스케쥴러(140)에서 제 2 스케쥴러(150)로 전송되는 셀을 감시하여 연결별로 일정 수의 사용자 셀이 전송될 때마다, 같은 연결 식별자를 가지는 동시에 이전에 전송된 시험셀과의 전송 간격정보(이하, 시험셀 입력간격이라 칭함)를 갖는 순방향 시험셀을 발생시켜서(즉, 같은 경로를 따라 전송되도록함), 시험셀 버퍼(153)에 삽입하는데, 이 순방향 시험셀은 스위치망을 거쳐서 착신 가입자 회로의 트래픽 제어 블럭에 도착하면 속도 제어부(120)는 같은 연결에서 앞서 도착한 순방향 시험셀과의 간격정보(이하, 시험셀 출력간격이라 칭함)를 계산하고, 순방향 시험셀에 포함되어 있는 시험셀 입력간격에서 본 시험셀 출력간격을 뺀 스위치 부하지수를 계산하고, 즉시 해당 연결의 역방향 시험셀을 발생시켜 시험셀 버퍼(153)에 입력시키는데, 역방향 시험셀은 스위치 부하지수를 가지고 해당 연결의 발신측 트래픽제어블럭으로 스위치망을 통해서 전달된다.The speed controller 120 monitors a cell transmitted from the first scheduler 140 to the second scheduler 150 and each time a predetermined number of user cells are transmitted for each connection, the same test identifier is transmitted at the same time. A forward test cell having transmission interval information with the cell (hereinafter referred to as a test cell input interval) is generated (that is, transmitted along the same path) and inserted into the test cell buffer 153, which is forward test cell. When arriving at the traffic control block of the called subscriber circuit via the switch network, the speed controller 120 calculates the interval information (hereinafter referred to as a test cell output interval) with the forward test cell previously arrived on the same connection, and forward test cell. Calculate the switch load factor minus this test cell output interval from the test cell input interval included in the test cell, and immediately generate the reverse test cell of the corresponding connection and input the test cell buffer 153 , Reverse test cell is transmitted through the switch network to the originating traffic control block for the connection with the switch load index.

발신 가입자측의 트래픽 제어부에서는 역방향 시험셀에 포함된 스위치 부하지수의 값이 음수인 경우에는 해당 연결의 입력율을 감소시키고, 양수인 경우에는 해당 연결의 입력율을 증가시켜서 결정된 입력율을 제 1 스케쥴러(140)에게 알려 준다.If the value of the switch load included in the reverse test cell is negative, the traffic controller of the originating subscriber decreases the input rate of the corresponding connection, and if it is positive, increases the input rate of the corresponding connection. (140).

속도 제어부(120)는 상기 입력 가입자측의 속도 제어부와 출력 가입자측의 속도 제어부의 기능을 모두 가짐으로써 동일한 회로가 입력 및 출력측에 사용되도록 한다.The speed controller 120 has the functions of both the speed controller on the input subscriber side and the speed controller on the output subscriber side so that the same circuit is used on the input and output sides.

도 2는 본 발명을 적용한 ATM 다단 스위치망의 구성 예시도로서, 본 발명의 측정에 의한 ATM 스위치망의 입력율 제어 방법을 수행할 트래픽 제어부가 수용된 스위치망의 실시예이다.2 is an exemplary configuration diagram of an ATM multi-stage switch network to which the present invention is applied and is an embodiment of a switch network in which a traffic controller for performing an input rate control method of an ATM switch network according to the present invention is accommodated.

도 2를 참조하면, 스위치망은 소규모의 단위 ATM 스위치(이하, 단위 스위치라 칭함)로 구성되는데, 종방향으로 늘어선 스위치군을 단(stage)이라 하며, 본 발명에서 고려하는 스위치는 여러 개의 단으로 구성된다.Referring to Figure 2, the switch network is composed of a small unit ATM switch (hereinafter referred to as a unit switch), the longitudinally arranged switch group is called a stage (stage), the switch considered in the present invention is a plurality of stages It consists of.

각단의 단위 스위치간에는 완전 상호연결(fully interconnected)되어 스위치망의 특정 입력단자와 특정 출력단자 사이에는 여러 개의 경로가 존재한다.The unit switches of each stage are fully interconnected so that there are several paths between specific input terminals and specific output terminals of the switch network.

각각의 단위 스위치는 공통 버퍼형의 ATM 스위치로서, 이러한 스위치 구조에서는 스위치망내의 특정 스위치에서 혼잡(즉, 버퍼에 과도하게 트래픽이 입력되어 버퍼가 넘치거나 과도한 송출지연을 유발하는 상태임) 상태가 발생될 경우 입력측으로 즉시 알려 줄수 없게 되므로, 스위치망으로의 트래픽 입력을 조절하여 혼잡상태를 방지하거나 혼잡이 발생한 경우 최단 시간에 복구할수 있는 방법이 필요하게 된다.Each unit switch is a common buffered ATM switch. In such a switch structure, a particular switch in the switch network is congested (that is, a condition in which a large amount of traffic is input into the buffer, causing a buffer overflow or excessive transmission delay). If it occurs, it cannot be notified to the input side immediately. Therefore, it is necessary to control the traffic input to the switch network to prevent congestion or to recover in the shortest time in the event of congestion.

본 발명의 입력 제어 장치(즉, 입력 트래픽 제어부임)는 스위치망의 각 입력단과 출력단에 연결된 가입자 회로에 포함되어 입력 가입자 회로인 경우 연결별로 자신의 경로상의 스위치 내부 혼잡정도를 측정하기 위한 시험셀을 발생시키고, 이 시험셀이 도착된 출력 가입자측에서는 측정값을 입력가입자 측으로 되돌려 주게 구성된다.The input control device (that is, the input traffic controller) of the present invention is included in the subscriber circuit connected to each input terminal and output terminal of the switch network, and in the case of the input subscriber circuit, a test cell for measuring the internal congestion degree of the switch on its own path for each connection Is generated, and the output subscriber side where the test cell arrives is configured to return the measured value to the input subscriber side.

입력 가입자측에서는 되돌아온 시험셀(즉, 상기 역방향 시험셀임)로부터 해당 연결이 통과하는 스위치 내부 경로의 혼잡상태를 판단하여 입력율을 증감시키므로써, 혼잡제어의 목적을 달성할 수 있도록 구성된다.The input subscriber side is configured to achieve the purpose of congestion control by determining the congestion state of the switch internal path through which the connection passes from the returned test cell (that is, the reverse test cell) and increasing the input rate.

본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.

이상에서 설명한 바와 같이 본 발명은, 입력단자에서 연결별로 시험셀을 주기적으로 발생시켜서 이 셀이 스위치망을 통과하는 지연 시간의 상대적 차이를 측정하여 경로상의 혼잡상태를 추정하고, 이에 따라 해당 연결의 스위치망 입력율을 조절하여 스위치망내 혼잡상태 발생을 최소화하므로써, 발생된 혼잡상태를 신속하게 해소할 수 있는 효과가 있다.As described above, the present invention periodically generates a test cell for each connection in the input terminal, estimates the relative difference in delay time through which the cell passes through the switch network, and estimates congestion on the path. By controlling the input rate of the switch network to minimize the occurrence of congestion in the switch network, it is possible to quickly eliminate the congestion generated.

Claims (5)

비동기 전달 모드(ATM : Asynchronous Transfer Mode) 스위치망의 입력 제어 장치에 있어서,In the input control device of the asynchronous transfer mode (ATM) switch network, 가입자로부터 전달된 입력 트래픽을 역다중화하여 역다중화한 실시간 트래픽과 비실시간 트래픽을 출력하는 제 1 역다중화수단;First demultiplexing means for demultiplexing input traffic transmitted from the subscriber to output demultiplexed real-time traffic and non-real-time traffic; 상기 ATM 스위치망으로부터 다중화되어 전송된 수신 시험셀을 입력받아, 송신 시험셀과 트래픽의 연결별로 스케쥴링(scheduling) 속도를 제어하기 위한 제어신호를 제공하는 속도 제어수단;Speed control means for receiving a received test cell multiplexed and transmitted from the ATM switch network and providing a control signal for controlling a scheduling rate for each connection of a transmission test cell and traffic; 상기 ATM 스위치망으로부터 수신된 트래픽을 역다중화하여 역다중화한 셀중 상기 수신 시험셀은 상기 속도제어수단으로 전달하고, 다른 셀은 가입자에게 전달하는 제 2 역다중화수단;Second demultiplexing means for demultiplexing the traffic received from the ATM switch network to transmit the received test cell to the speed control means and to transmit the other cell to the subscriber; 상기 제어신호에 따라, 상기 제 1 역다중화수단으로부터 전달된 비실시간 트래픽을 스케쥴링하기 위한 제 1 스케쥴링수단; 및First scheduling means for scheduling the non-real time traffic transmitted from the first demultiplexing means according to the control signal; And 상기 제어신호에 따라, 미리 설정된 우선 순위별로 상기 송신 시험셀, 상기 실시간 트래픽 및 상기 제 1 스케쥴링수단으로부터 전달된 비실시간 트래픽을 각각 스케쥴링하여 상기 ATM 스위치망으로 전달하는 제 2 스케쥴링수단Second scheduling means for scheduling the transmission test cell, the real-time traffic, and the non-real time traffic transmitted from the first scheduling means according to the control signal, respectively, and delivering the same to the ATM switch network according to a predetermined priority. 을 포함하여 이루어진 비동기 전달 모드 스위치망의 입력 제어 장치.Input control device for asynchronous transfer mode switch network made, including. 제 1 항에 있어서,The method of claim 1, 상기 제 1 스케쥴링수단은,The first scheduling means, 상기 제 1 역다중화수단으로부터 전달된 비실시간 트래픽을 연결별로 구분하여 저장하는 다수의 저장수단; 및A plurality of storage means for storing the non-real time traffic transmitted from the first demultiplexing means for each connection; And 상기 제어신호에 따라, 상기 다수의 저장수단에 연결별로 각각 저장된 비실시간 트래픽을 선택적으로 상기 제 2 스케쥴링수단으로 스위칭하는 스위칭수단Switching means for selectively switching the non-real-time traffic stored for each connection in the plurality of storage means to the second scheduling means in accordance with the control signal 을 포함하여 이루어진 비동기 전달 모드 스위치망의 입력 제어 장치.Input control device for asynchronous transfer mode switch network made, including. 제 1 항에 있어서,The method of claim 1, 상기 제 2 스케쥴링수단은,The second scheduling means, 상기 제 1 역다중화수단으로부터 전달된 실시간 트래픽을 일시 저장하기 위한 제 1 저장수단;First storage means for temporarily storing the real-time traffic delivered from the first demultiplexing means; 상기 제 1 스케쥴링수단으로부터 전달된 비실시간 트패릭을 일시 저장하기 위한 제 2 저장수단;Second storage means for temporarily storing the non-real-time trix transmitted from the first scheduling means; 상기 속도 제어수단으로부터 전달된 송신 시험셀을 저장하기 위한 제 3 저장수단; 및Third storage means for storing the transmission test cell transmitted from the speed control means; And 상기 제어신호에 따라, 상기 제 1 내지 제 3 저장수단에 각각 저장된 실시간 트래픽, 비실시간 트래픽 및 송신 시험셀을 선택적으로 상기 ATM 스위치망으로 스위칭하는 스위칭수단Switching means for selectively switching real-time traffic, non-real-time traffic and transmission test cells respectively stored in the first to third storage means according to the control signal to the ATM switch network; 을 포함하여 이루어진 비동기 전달 모드 스위치망의 입력 제어 장치.Input control device for asynchronous transfer mode switch network made, including. 비동기 전달 모드(ATM : Asynchronous Transfer Mode) 스위치망의 입력 제어 방법에 있어서,In the input control method of the asynchronous transfer mode (ATM) switch network, 가입자로부터 전달된 가입자 트래픽을 역다중화하여 실시간 트래픽과 비실시간 트래픽을 분리하는 제 1 단계;Demultiplexing subscriber traffic delivered from the subscriber to separate real-time traffic and non-real-time traffic; 상기 ATM 스위치망으로부터 수신된 트랙픽을 역다중화하여 수신 시험셀을 추출하는 제 2 단계;Extracting a reception test cell by demultiplexing a traffic received from the ATM switch network; 상기 제 1 단계에서 역다중화된 비실시간 트래픽을 연결별로 스케쥴링하는 제 3 단계;A third step of scheduling non-real-time traffic demultiplexed in the first step for each connection; 연결별로 일정수의 사용자 셀이 전송될 때마다 송신 시험셀을 발생하는 제 4 단계; 및A fourth step of generating a transmission test cell each time a predetermined number of user cells are transmitted for each connection; And 상기 실시간 트래픽, 상기 제 2 단계에서 스케쥴링된 비실시간 트래픽 및 상기 송신 시험셀을 미리 설정된 우선 순위별로 스케쥴링하여 상기 ATM 스위치망으로 전달하는 제 5 단계A fifth step of scheduling the real-time traffic, the non-real-time traffic scheduled in the second step, and the transmission test cell by a predetermined priority, and delivering the same to the ATM switch network; 를 포함하여 이루어진 비동기 전달 모드 스위치망의 입력 제어 방법.Input control method of the asynchronous delivery mode switch network made, including. 프로세서를 구비한 정보제공 시스템에,In an information providing system having a processor, 가입자 트래픽을 실시간 트래픽과 비실시간 트래픽을 분리하는 제 1 기능;A first function of separating subscriber traffic from real-time traffic and non-real-time traffic; 비동기 전달 모드 스위치망으로부터 수신된 트랙픽에서 수신 시험셀을 추출하는 제 2 기능;A second function of extracting a receiving test cell from a traffic received from an asynchronous delivery mode switch network; 상기 비실시간 트래픽을 연결별로 스케쥴링하는 제 3 기능;A third function of scheduling the non-real-time traffic for each connection; 연결별로 일정수의 사용자 셀이 전송될 때마다 송신 시험셀을 발생하는 제 4 기능; 및A fourth function of generating a transmission test cell every time a certain number of user cells are transmitted for each connection; And 상기 실시간 트래픽, 상기 제 2 기능에서 스케쥴링된 비실시간 트래픽 및 상기 송신 시험셀을 미리 설정된 우선 순위별로 스케쥴링하여 상기 비동기 전달 모드 스위치망으로 전달하는 제 5 기능A fifth function of scheduling the real-time traffic, the non-real-time traffic scheduled in the second function, and the transmission test cell according to a predetermined priority and delivering the same to the asynchronous delivery mode switch network. 을 실현시키기 위한 프로그램을 기록한 컴퓨터로 읽을 수 있는 기록매체.A computer-readable recording medium having recorded thereon a program for realizing this.
KR1019980054207A 1998-12-10 1998-12-10 Input control device and method of asynchronous transfer mode switch network KR100277718B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980054207A KR100277718B1 (en) 1998-12-10 1998-12-10 Input control device and method of asynchronous transfer mode switch network

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980054207A KR100277718B1 (en) 1998-12-10 1998-12-10 Input control device and method of asynchronous transfer mode switch network

Publications (2)

Publication Number Publication Date
KR20000039013A true KR20000039013A (en) 2000-07-05
KR100277718B1 KR100277718B1 (en) 2001-01-15

Family

ID=19562229

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980054207A KR100277718B1 (en) 1998-12-10 1998-12-10 Input control device and method of asynchronous transfer mode switch network

Country Status (1)

Country Link
KR (1) KR100277718B1 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858327B1 (en) * 2002-05-16 2008-09-17 임인택 Dynamic slot allocation scheme for real time variable bit rate services in the wireless ATM networks
KR100937218B1 (en) * 2007-12-13 2010-01-20 한국전자통신연구원 System and method for packet scheduling

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858327B1 (en) * 2002-05-16 2008-09-17 임인택 Dynamic slot allocation scheme for real time variable bit rate services in the wireless ATM networks
KR100937218B1 (en) * 2007-12-13 2010-01-20 한국전자통신연구원 System and method for packet scheduling

Also Published As

Publication number Publication date
KR100277718B1 (en) 2001-01-15

Similar Documents

Publication Publication Date Title
US7756013B2 (en) Packet switching system and method
CA2224753C (en) An atm switch queuing system
JP2856104B2 (en) ATM switch
KR100229558B1 (en) The low-delay or low-loss switch for asynchronous transfer mode
US5999534A (en) Method and apparatus for scheduling cells for use in a static priority scheduler
KR100328642B1 (en) Arrangement and method relating to packet flow control
EP0706298A2 (en) Dynamic queue length thresholds in a shared memory ATM switch
US6950395B1 (en) Method and apparatus for a token bucket metering or policing system with a delayed filling scheme
CA2224606C (en) A distributed buffering system for atm switches
EP0705007A2 (en) ATM queuing and scheduling apparatus
JPH07202942A (en) Packet switchboard
EP0810808B1 (en) ATM cell transport equipment
US5754529A (en) Method and circuit arrangement for forwarding message unit cells supplied from an ATM communication equipment
JPH07212374A (en) Statistical multiplexing method
KR100277718B1 (en) Input control device and method of asynchronous transfer mode switch network
US6195333B1 (en) Unframed isochronous shaping method to reduce delay and delay variation in a CBR transmission system
EP0481447A2 (en) Method of controlling communication network incorporating virtual channels exchange nodes and virtual paths exchange nodes
GB2293720A (en) ATM queuing and scheduling apparatus
EP1107517A2 (en) Multi-rate ATM switching system and method
KR960014421B1 (en) Priority control method of atm switch
US7130267B1 (en) System and method for allocating bandwidth in a network node
US6510165B1 (en) Band controlling apparatus
JP2751832B2 (en) ATM network and network configuration device
KR100299138B1 (en) Apparatus and method for controlling ubr traffic in atm switch
AU717163B2 (en) Multi-channel connection arrangement

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041001

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee