KR20000034434A - Digital terrestrial broadcasting and cable broadcasting receiver - Google Patents

Digital terrestrial broadcasting and cable broadcasting receiver Download PDF

Info

Publication number
KR20000034434A
KR20000034434A KR1019980051770A KR19980051770A KR20000034434A KR 20000034434 A KR20000034434 A KR 20000034434A KR 1019980051770 A KR1019980051770 A KR 1019980051770A KR 19980051770 A KR19980051770 A KR 19980051770A KR 20000034434 A KR20000034434 A KR 20000034434A
Authority
KR
South Korea
Prior art keywords
output
signal
sqrc
ffe
filter coefficient
Prior art date
Application number
KR1019980051770A
Other languages
Korean (ko)
Other versions
KR100289583B1 (en
Inventor
이창의
Original Assignee
전주범
대우전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 전주범, 대우전자 주식회사 filed Critical 전주범
Priority to KR1019980051770A priority Critical patent/KR100289583B1/en
Publication of KR20000034434A publication Critical patent/KR20000034434A/en
Application granted granted Critical
Publication of KR100289583B1 publication Critical patent/KR100289583B1/en

Links

Classifications

    • H04N5/4401
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00Details of television systems
    • H04N5/44Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/455Demodulation-circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N7/00Television systems
    • H04N7/10Adaptations for transmission by electrical cable
    • H04N7/102Circuits therefor, e.g. noise reducers, equalisers, amplifiers

Abstract

디지털 지상방송 및 케이블방송 수신기에 있어서 하드웨어 구현이 간소화된 복조회로가 개시된다. 이 복조회로에 있어서, 아날로그/디지탈 변환부는 채널을 통해 수신되는 IF 신호를 디지털 신호로 변환하고, 가변율 복조기는 아날로그/디지탈 변환부에서 출력되는 IF 신호를 복조하여 베이스밴드 I 및 Q 신호로 변환한다. 제 1 및 제 2 SQRC 필터/FFE는 가변율 복조기에서 출력되는 베이스밴드 I 및 Q 신호에 대하여 소정의 필터계수를 이용하여 잡음 및 선형간섭을 제거하고, DFE는 제 1 및 제 2 SQRC 필터/FFE에서 출력되는 신호를 입력으로 하여 포스트 커서를 제거한 신호를 출력한다. 제 1 및 제 2 감산기는 제 1 및 제 2 SQRC 필터/FFE의 출력과 상기 DFE의 출력과의 차를 계산하고, 제 1 및 제 2 슬라이서는 제 1 및 제 2 감산기에서 출력되는 신호를 판정하고, FEC 디코더는 제 1 및 제 2 슬라이서에서 출력되는 신호에 대하여 포워드 오류정정을 수행한다. 필터계수 제어부는 초기동작 모드와 정상동작 모드에 따라서 제 1 및 제 2 SQRC 필터/FFE와 DFE의 필터계수를 제어한다. 이러한 구성에 따르면, SQRC 필터링기능과 FFE 기능을 단일 필터로 구현하고 초기동작 모드와 정상동작 모드에 따라서 필터계수 갱신을 제어함으로써 수신신호에 포함된 잡음과 간섭을 동시에 제거할 수 있으므로 하드웨어 구현이 간소화된다.A digital terrestrial broadcasting and cable broadcasting receiver is disclosed in which a hardware implementation is simplified. In this demodulation circuit, the analog / digital conversion unit converts the IF signal received through the channel into a digital signal, and the variable rate demodulator demodulates the IF signal output from the analog / digital conversion unit to generate baseband I and Q signals Conversion. The first and second SQRC filters / FFEs remove noise and linear interference using baseband I and Q signals output from the variable rate demodulator using a predetermined filter coefficient, and the DFE removes first and second SQRC filters / And outputs a signal obtained by removing the post-cursor. The first and second subtracters calculate the difference between the outputs of the first and second SQRC filters / FFE and the output of the DFE, and the first and second slicers determine the signals output from the first and second subtractors , The FEC decoder performs forward error correction on the signals output from the first and second slicers. The filter coefficient control unit controls the filter coefficients of the first and second SQRC filters / FFE and DFE according to the initial operation mode and the normal operation mode. According to this configuration, since the SQRC filtering function and the FFE function are implemented as a single filter and the filter coefficient update is controlled according to the initial operation mode and the normal operation mode, the noise and interference included in the received signal can be removed at the same time, do.

Description

디지털 지상방송 및 케이블방송 수신기의 복조회로(Demodulator for use in digital terrestrial broadcasting and cable TV receiver)(Digital Terrestrial Broadcasting and Cable TV Receiver)

본 발명은 디지털 지상방송 및 케이블방송 수신기에 관한 것으로서, 특히 수신신호에 대한 등화시 제곱근발생 코사인(square-root raised cosine ; 이하 SQRC라 함) 필터와 적응 등화기를 일체화시킴으로써 단일 필터를 이용하여 선형간섭을 제거시키는 것과 동시에 신호 대 잡음비를 향상시키는 복조회로에 관한 것이다.The present invention relates to digital terrestrial broadcasting and cable broadcasting receivers, and more particularly to a digital terrestrial broadcasting and cable broadcasting receiver, which integrates a square-root raised cosine (SQRC) filter and an adaptive equalizer during equalization for a received signal, And to improve the signal-to-noise ratio.

디지털 TV는 기존의 아날로그 TV와는 달리 비디오 및 오디오신호를 디지털 로 변환하여 전송하기 때문에 전송상의 잡음에 의한 신호의 왜곡없이 원래 신호를 그대로 수신할 수 있을뿐만 아니라 비디오 및 오디오 데이터의 압축/신장이 가능하여 같은 대역의 전송채널에 아날로그 전송방식에 비해 더 많은 양의 데이터를 전송할 수 있어 고화질의 HDTV 방송도 가능하게 한다. 또한 하나의 채널에 하나 이상의 프로그램을 동시에 전송할 수 있는 이점도 있다. 완전 디지털 HDTV를 위한 변조방식으로는 주로 케이블방송을 위해 16/32 QAM(Quadrature Amplitude Modulation) 또는 지상방송을 위해 8/16 VSB(Vestigial SideBand)를 사용한다.Unlike conventional analog TVs, digital TVs convert video and audio signals to digital, so that they can receive original signals without distorting the signal due to transmission noise, as well as compress and expand video and audio data. So that a larger amount of data can be transmitted to the transmission channel of the same band as compared with the analog transmission method, thereby enabling high-definition HDTV broadcasting. There is also the advantage that more than one program can be transmitted simultaneously on one channel. Modulation schemes for fully digital HDTV use 16/32 QAM (Quadrature Amplitude Modulation) for cable broadcasting or 8/16 VSB (Vestigial SideBand) for terrestrial broadcasting.

한편, 송신단에서 전송된 신호는 전송채널을 거치면서 여러 가지 왜곡이 생긴다. 왜곡을 발생시키는 요인에는 가우스성 열잡음, 페이딩에 의한 가산형 혹은 승산형 잡음, 주파수 변화, 비선형성, 시간적 분산(time dispersion) 등에 의한 변형이 있다. 이러한 왜곡은 기존의 아날로그 TV 시스템에서는 왜곡에 따른 화질저하로 나타나지만 디지털 전송방식의 시스템에서는 수신측에서 비트검출 오류가 생겨 데이터 복원이 불가능하거나 예상치 못한 결과를 가져온다. 특히, 송신신호의 시간 지연과 위상변화에 의한 다중경로는 심볼간 간섭(intersymbol interference)을 심하게 일으켜 비트검출 오류의 주원인이 되고 있다. 이렇게 비이상적인 전송채널에 의해서 발생한 왜곡을 보상함으로써 수신측에서 비트검출 오류를 감소시키는 기법을 채널등화(channel equalization)라 한다. 그런데 채널은 송수신기의 위치, 거리, 지형, 건물, 날씨 등의 여러 가지 요인에 의해서 가변적이기 때문에 가변적인 채널에 적응적으로 대체할 수 있는 등화기법이 요구되는데 이러한 기법을 적응 채널등화라 한다. 이를 위하여, 등화기의 전달함수가 주어진 채널의 전달함수의 역수가 되도록 탭계수가 조정함으로써 채널에서의 선형적인 왜곡을 등화하여 인접 심볼간 간섭이라는 채널 왜곡 효과를 없애고, 이때 적응 알고리즘을 이용하여 주어진 시간에서의 채널 특성을 등화할 수 있도록 탭계수를 계속적으로 갱신해 나간다.On the other hand, the signal transmitted from the transmitting terminal has various distortions as it passes through the transmission channel. Factors that cause distortion include gaussian thermal noise, additive or multiplied noise due to fading, frequency variation, nonlinearity, and time dispersion. Such distortion is caused by image quality degradation due to distortion in the conventional analog TV system, but in the system of the digital transmission system, bit detection error occurs at the receiving side and data restoration is impossible or unexpected result is obtained. In particular, the multipath due to the time delay and the phase change of the transmission signal seriously causes intersymbol interference, which is a main cause of bit detection error. Channel equalization is a technique that compensates for distortion caused by non-ideal transmission channels and reduces bit detection errors at the receiving end. However, since the channel is variable depending on various factors such as the location and distance of the transceiver, the terrain, the building, and the weather, an equalization technique that can be adaptively replaced with a variable channel is required. To this end, the tap coefficients are adjusted such that the transfer function of the equalizer is a reciprocal of the transfer function of a given channel, thereby equalizing the linear distortion in the channel so as to eliminate the channel distortion effect of interference between adjacent symbols, The tap coefficients are continuously updated so as to equalize the channel characteristics in time.

도 1은 일반적인 케이블방송 수신기를 개략적으로 보여주는 블록도로서, 아날로그/디지탈(A/D) 변환부(11), 가변율 복조기(12), 제 1 및 제 2 SQRC 필터(131,132)로 이루어지는 필터부(13), 위상복원부 및 8-탭 FFE(Feed Forward Equalizer;141), 제 1 및 제 2 감산기(142,144), 제 1 및 제 2 슬라이서(143,145)와 12-탭 DFE(decision feedback equalizer;146)로 이루어지는 적응등화기(14), (204,188) RS(Reed Solomon) 디코더(15), 획득/추적루프&클럭 발생부(16), 위상롬(17) 및 디인터리버(18)를 포함하여 구성된다.1 is a block diagram schematically showing a general cable broadcasting receiver, which includes an analog / digital (A / D) converter 11, a variable rate demodulator 12, a first and a second SQRC filters 131 and 132, A DFE (decision feedback equalizer) 146, and a 12-tap DFE (decision feedback equalizer) 146. The first and second subtractors 142 and 144, the phase recovery unit 13, the phase restoring unit and the 8-tap FFE (Feed Forward Equalizer) 141, the first and second subtractors 142 and 144, An acquisition / tracking loop & clock generator 16, a phase ROM 17, and a deinterleaver 18. The adaptive equalizer 14, 204, 188, and the RS (Reed Solomon) decoder 15, do.

도 1에 있어서, A/D 변환부(11)는 입력되는 중간주파수(IF) 신호를 디지털 신호로 변환하여 가변율 복조기(12)로 출력한다. 가변율 복조기(12)는 획득/추적루프 & 클럭발생부(16)에서 출력되는 클럭신호에 동기되어 A/D 변환부(11)에서 출력되는 IF 신호를 복조하여 동위상(I) 및 직각위상(Q) 베이스밴드 비트 스트림을 제 1 및 제 2 SQRC 필터(131,132)로 출력한다. 제 1 및 제 2 SQRC 필터(131,132)는 가변율 복조기(12)에서 출력되는 I 및 Q 신호에 존재하는 가우시안 잡음을 제거하여 위상복원부 & 8-탭 FFE(141)로 출력한다.1, an A / D converter 11 converts an input intermediate frequency (IF) signal into a digital signal and outputs the digital signal to a variable rate demodulator 12. The variable rate demodulator 12 demodulates the IF signal output from the A / D converter 11 in synchronism with the clock signal output from the acquisition / tracking loop & clock generator 16 to generate the in-phase (I) and quadrature (Q) baseband bitstream to the first and second SQRC filters 131 and 132, respectively. The first and second SQRC filters 131 and 132 remove the Gaussian noise existing in the I and Q signals output from the variable rate demodulator 12 and output the Gaussian noise to the phase recovery unit 8-tap FFE 141.

위상복원부 & 8-탭 FFE(141)는 위상롬(17)에서 출력되는 사인값과 코사인값을 이용하여 제 1 및 제 2 SQRC 필터(131,132)에서 출력되는 I 및 Q 신호의 위상을 복원한 다음, 갱신된 필터 탭 계수를 가지고 필터링하여 출력한다. 제 1 및 제 2 감산기(142,143)는 위상복원부 & 8-탭 FFE(141)에서 출력되는 I 및 Q 신호와 12-탭 DFE(146)에서 출력되는 신호의 차를 계산하여 제 1 및 제 2 슬라이서(144,145)로 출력한다. 제 1 및 제 2 슬라이서(144,145)는 제 1 및 제 2 감산기(142,143)에서 출력되는 필터신호를 입력받아 신호를 판별하여 12-탭 DFE(146)와 RS 디코더(15)로 출력한다. 12-탭 DFE(146)는 갱신된 필터 탭 계수를 가지고 과거에 검출된 신호를 사용하여 현존하는 신호간의 간섭을 제거하는데, 12-탭 DFE(146)의 입력신호는 제 1 및 제 2 슬라이서(144,145)로부터 출력된 필터신호의 판정값이다.The Fourier transformer 141 and the 8-tap FFE 141 restore the phases of the I and Q signals output from the first and second SQRC filters 131 and 132 using the sine and cosine values output from the phase ROM 17 Next, the filtered filter coefficient is filtered and output. The first and second subtractors 142 and 143 calculate the difference between the I and Q signals output from the phase recovery unit and the 8-tap FFE 141 and the signal output from the 12-tap DFE 146, And outputs it to the slicers 144 and 145. The first and second slicers 144 and 145 receive the filter signals output from the first and second subtractors 142 and 143 to discriminate the signals and output the signals to the 12-tap DFE 146 and the RS decoder 15. The 12-tap DFE 146 uses the previously detected signal with the updated filter tap coefficients to eliminate interference between the existing signals, the input signal of the 12-tap DFE 146 being applied to the first and second slicers 144, and 145, respectively.

RS 디코더(15)는 (204,188) 코드를 사용하며, 적응등화기(14)에서 등화된 I 및 Q 신호에 대하여 RS 디코딩을 수행하여 채널전송시 발생하는 에러를 정정하고, 디인터리버(18)는 RS 디코더(15)에서 출력되는 에러정정된 신호에 대하여 디인터리빙을 수행하여 출력한다. 획득/추적루프 & 클럭발생부(16)는 입력된 심볼데이타에 대하여 DC 옵셋의 제거, 이득 제어와 세그먼트와 프레임 동기검출을 통하여 동기신호와 타이밍정보를 복원한다.The RS decoder 15 uses the (204, 188) codes, performs RS decoding on the equalized I and Q signals in the adaptive equalizer 14 to correct errors occurring during channel transmission, and the deinterleaver 18 Deinterleaves the error-corrected signal output from the RS decoder 15 and outputs the deinterleaved signal. The acquisition / tracking loop & clock generator 16 restores the synchronization signal and the timing information through elimination of the DC offset, gain control, and segment and frame synchronization detection on the inputted symbol data.

도 1에 있어서, 제 1 및 제 2 SQRC 필터(131,132)는 가우시안 잡음만 존재하는 채널로 전송된 신호에 대하여 수신기에서 최대의 신호 대 잡음비를 보장하는데 사용되는 필터이다. 그러나, 케이블 채널이나 지상방송 채널은 가우시안 잡음뿐만 아니라 지상방송의 경우 다중경로 전송으로 인하여, 케이블방송의 경우 임피던스의 부정합으로 인한 반사파의 존재로 인해 많은 선형간섭이 존재한다.In FIG. 1, the first and second SQRC filters 131 and 132 are filters used to guarantee a maximum signal-to-noise ratio at a receiver for a signal transmitted through a channel including only Gaussian noise. However, cable channels and terrestrial broadcasting channels have many linear interferences due to the presence of reflected waves due to impedance mismatching in case of cable broadcasting due to multipath transmission in the case of terrestrial broadcasting as well as Gaussian noise.

따라서, 기존의 지상방송/케이블방송 수신기에서는 도 1에서와 같이 최대의 신호대 잡음비를 보장하는 제 1 및 제 2 SQRC 필터(131,132) 뿐만 아니라 선형간섭을 제거하기 위하여 8탭-FFE(141), 12탭-DFE(146) 및 제 1 및 제 2 슬라이서(143,145)를 포함하여 구성되는 적응등화기(14)를 사용한다. 여기서, 8-탭 FFE(141)에는 심볼 타이밍 오차에 강한 FSE(fractional spaced equalization ) 알고리즘이 많이 이용되고, 12-탭 DFE(146)는 1 심볼 간격 탭들로 구성된다.Therefore, in the conventional terrestrial broadcast / cable broadcasting receiver, as shown in FIG. 1, the first and second SQRC filters 131 and 132 for guaranteeing the maximum signal-to-noise ratio, as well as the 8-tap-FFE 141 and 12 A tap-DFE 146 and first and second slicers 143 and 145. The adaptive equalizer 14 includes a tap- Here, the 8-tap FFE 141 is largely used for a fractional spaced equalization (FSE) algorithm resistant to symbol timing errors, and the 12-tap DFE 146 is composed of 1 symbol interval taps.

이와 같이 기존에는 디지털 지상방송 및 케이블방송 수신기에 있어서, 수신신호의 잡음 및 간섭 제거를 위하여 3개의 필터를 사용함으로써 하드웨어의 구현시 그 비용을 증가시키는 문제점이 있었다.As described above, in the conventional digital terrestrial broadcasting and cable broadcasting receiver, there are three filters for eliminating the noise and interference of the received signals, thereby increasing the cost of hardware implementation.

따라서 본 발명은 상술한 문제점을 해소하기 위하여 제안된 것으로, 디지털 지상방송 및 케이블방송 수신기에 있어서, SQRC 필터에 의한 잡음 제거기능과 적응등화기에 의한 간섭 제거기능을 단일 필터를 이용하여 구현하는 복조회로를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION Accordingly, the present invention has been made in order to solve the above-mentioned problems, and it is an object of the present invention to provide a digital terrestrial broadcasting and cable broadcasting receiver, which can realize a noise elimination function using an SQRC filter and an interference elimination function using an adaptive equalizer, The purpose of the query is to provide.

상기와 같은 목적을 달성하기 위하여 디지털 지상방송 및 케이블방송 수신기에 있어서 본 발명의 복조회로는, 채널을 통해 수신되는 IF 신호를 디지털 신호로 변환하는 아날로그/디지탈 변환부; 상기 아날로그/디지탈 변환부에서 출력되는 IF 신호를 복조하여 베이스밴드 I 및 Q 신호로 변환하는 가변율 복조기; 상기 가변율 복조기에서 출력되는 베이스밴드 I 및 Q 신호에 대하여 소정의 필터계수를 이용하여 잡음 및 선형간섭을 제거하는 제 1 및 제 2 SQRC 필터/FFE; 상기 제 1 및 제 2 SQRC 필터/FFE에서 출력되는 신호를 입력으로 하여 포스트 커서를 제거한 신호를 출력하는 DFE; 상기 제 1 및 제 2 SQRC 필터/FFE의 출력과 상기 DFE의 출력과의 차를 계산하는 제 1 및 제 2 감산기; 상기 제 1 및 제 2 감산기에서 출력되는 신호를 판정하는 제 1 및 제 2 슬라이서; 상기 제 1 및 제 2 슬라이서에서 출력되는 신호에 대하여 포워드 오류정정을 수행하는 FFE 디코더; 및 초기동작 모드와 정상동작 모드에 따라서 제 1 및 제 2 SQRC 필터/FFE와 DFE의 필터계수를 제어하는 필터 계수 제어부를 포함하는 것을 특징으로 한다.According to an aspect of the present invention, there is provided a digital terrestrial broadcasting and cable broadcasting receiver including: an analog / digital converter for converting an IF signal received through a channel to a digital signal; A variable rate demodulator for demodulating the IF signal output from the analog / digital converter and converting the IF signal into baseband I and Q signals; First and second SQRC filters / FFEs for removing noise and linear interference using a predetermined filter coefficient for baseband I and Q signals output from the variable rate demodulator; A DFE for receiving a signal output from the first and second SQRC filters / FFEs and outputting a signal obtained by removing a post cursor; First and second subtractors for calculating a difference between an output of the first and second SQRC filters / FFEs and an output of the DFE; First and second slicers for determining a signal output from the first and second subtractors; An FFE decoder for performing a forward error correction on a signal output from the first and second slicers; And a filter coefficient control unit for controlling the filter coefficients of the first and second SQRC filters / FFE and DFE according to the initial operation mode and the normal operation mode.

또한, 상기 필터계수 제어부는 에러 문턱값을 발생시키는 문턱값 발생부; 상기 FFE에서 출력되는 신호의 판정값과 상기 FFE에서 출력되는 신호와의 에러값을 발생시키는 에러값 발생부; 상기 문턱값 발생부에서 출력되는 에러 문턱값과 에러값 발생부의 에러값을 비교하여 초기동작 모드에 해당하는 제 1 선택제어신호와 정상동작 모드에 해당하는 제 2 선택제어신호를 출력하는 비교기; SQRC 필터계수를 저장하는 롬 테이블; 상기 DFE의 출력을 이용하여 필터계수를 갱신시키고, 상기 FFE의 출력을 이용하여 필터계수를 갱신시키는 계수갱신부; 및 상기 비교기에서 출력되는 제 1 혹은 제 2 선택제어신호에 따라서 상기 롬 테이블에 저장된 SQRC 필터계수 혹은 상기 계수갱신부에서 출력되는 갱신 필터계수를 상기 FFE 및 DFE로 출력하는 다중화기를 포함하는 것이 바람직하다.The filter coefficient controller may further include: a threshold value generator for generating an error threshold value; An error value generation unit for generating an error value between a determination value of the signal output from the FFE and a signal output from the FFE; A comparator comparing a first selection control signal corresponding to an initial operation mode and a second selection control signal corresponding to a normal operation mode by comparing an error threshold value output from the threshold generator and an error value of the error value generator; A ROM table for storing SQRC filter coefficients; A coefficient updating unit for updating the filter coefficient using the output of the DFE and updating the filter coefficient using the output of the FFE; And a multiplexer for outputting the SQRC filter coefficient stored in the ROM table or the update filter coefficient output from the coefficient updating unit to the FFE and the DFE in accordance with the first or second selection control signal output from the comparator .

도 1은 일반적인 케이블방송 수신기를 개략적으로 보여주는 블록도,1 is a block diagram schematically illustrating a general cable broadcast receiver,

도 2는 디지털 지상방송 및 케이블방송 수신기에 있어서 본 발명에 따른 복조회로를 나타낸 블록도, 및2 is a block diagram showing a demodulating circuit according to the present invention in a digital terrestrial broadcasting and cable broadcasting receiver, and Fig.

도 3은 도 2에 있어서 필터계수 제어부의 세부 블록도이다.3 is a detailed block diagram of the filter coefficient control unit in FIG.

*도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS

211 ... 아날로그/디지탈 변환기 213 ... 가변율 복조기211 ... analog / digital converter 213 ... variable rate demodulator

215,217 ... SQRC 필터/FFE 219,223,33 ... 감산기215,217 ... SQRC filter / FFE 219,223,33 ... subtractor

221,225,32 ... 슬라이서 227 ... DFE221,225,32 ... slicer 227 ... DFE

229 ... FEC 디코더 231 ... 필터계수 제어부229 ... FEC decoder 231 ... filter coefficient control section

31 ... 문턱값 발생부 34 ... 비교기31 ... threshold value generator 34 ... comparator

35 ... SQRC 필터계수 롬테이블 36 ... 계수갱신부35 ... SQRC filter coefficient ROM table 36 ... coefficient update unit

37 ... 다중화기37 ... multiplexer

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 자세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 디지털 지상방송 및 케이블방송 수신기에 있어서 본 발명에 따른 복조회로를 나타낸 블록도로서, 아날로그/디지탈(A/D) 변환부(211), 가변율 복조기(213), 제 1 및 제 2 SQRC 필터/FFE(215,217), 제 1 및 제 2 감산기(219,223), 제 1 및 제 2 슬라이서(221,225), DFE(227), FEC 디코더(229) 및 필터계수 제어부(231)로 구성된다.2 is a block diagram of a digital terrestrial broadcasting and cable broadcasting receiver according to the present invention. The digital terrestrial broadcasting and cable broadcasting receiver includes an analog / digital (A / D) converter 211, a variable rate demodulator 213, The first and second subtractors 219 and 223, the first and second slicers 221 and 225, the DFE 227, the FEC decoder 229, and the filter coefficient control unit 231. The first and second SQRC filters / FFEs 215 and 217,

도 3은 도 2에 있어서 필터계수 제어부(231)의 세부 블록도로서, 문턱값 발생부(31), 슬라이서(32), 감산기(33), 비교기(34), SQRC 필터계수 롬테이블(35), 계수 갱신부(36) 및 다중화기(37)를 포함하여 구성된다.3 is a detailed block diagram of the filter coefficient control unit 231 shown in FIG. 2 and includes a threshold value generating unit 31, a slicer 32, a subtracter 33, a comparator 34, an SQRC filter coefficient ROM table 35, A coefficient updating unit 36, and a multiplexer 37. [0053]

그러면, 본 발명에 따른 복조회로에 대하여 도 2 및 도 3을 참조하여 설명하면 다음과 같다.Hereinafter, a demodulation circuit according to the present invention will be described with reference to FIGS. 2 and 3. FIG.

먼저 본 발명의 SQRC 필터에서 채택하고 있는 FSE 알고리즘을 설명하기로 한다. FSE 알고리즘은 통상의 LMS(Least Mean Square) 등화기에서 지연 즉, 탭 간격을 심볼간격보다 작은 지연을 사용하고, 심볼간격으로 등화기의 출력을 얻어내는 알고리즘이다. LMS 등화기와 같은 심볼간격 등화기에서는 정확한 샘플링 위상을 지정하여 주지 않으면 주파수 겹침(aliasing)이 일어날 때 주파수상에서 널(null)이 발생하게 된다. 주파수상에서의 널을 등화기가 보상하기 위해서는 무한개의 계수들이 필요하게 되며 이로 인해 잡음이 증가하기도 한다. 한편, FSE 는 다음과 같은 장점이 있다. 첫째, 채널에 대한 정보를 수신단에서 사전에 알 수가 없기 때문에 정합필터를 수신단에서 계산단에서 계산에 의해 직접적으로 구현할 수가 없는데, FSE 는 정합필터의 역할을 적응적으로 구성할 수 있는 능력을 가지고 있다. 즉, FSE 는 정합필터와 횡단선 등화기를 합한 것과 같다. 이는 정합필터(matched filter)의 샘플링 속도를 심볼율보다 높게 하기 때문에 가능한 것이다. 둘째, FSE 는 샘플링 위상의 영향을 덜 받는다. 심볼간격 등화기에서는 주파수상에서 널이 발생한 뒤의 것을 이용하기 때문에 샘플링 위상을 잘못 선택하면 잡음까지도 같이 증폭하는 결과를 가져오게 된다. 잡음 증폭은 성능의 저하를 가져온다. FSE 는 필터링 이전에는 주파수 겹침이 발생하지 않는다. 그 결과, 샘플링 위상의 영향에 대한 보상을 자동적으로 할 수 있는 능력을 갖게 되어 잡음증폭에 대한 영향을 줄일 수 있다. 또한, 입력되는 신호가 주파수 겹침이 일어나지 않도록 샘플링을 하기 때문에 FSE 는 입력신호를 샘플링하지 않은 기저대역의 신호처럼 간주하고 계산할 수 있다. 또한, FSE 의 전달함수는 입력신호의 모든 정보를 조정할 수 있는 능력을 갖는다. 따라서, FSE 는 샘플링할 때에 샘플링 위상이 잘못되었어도 그 정보를 수정하고 출력할 때에 원하는 스펙트럼으로 만들 수 있는 능력을 갖게 되는 것이다. 실제적으로 동일한 탭 수를 갖는 심볼간격 등화기와 FSE 를 비교할 때 FSE 가 심볼간격 등화기가 절반밖에 안되는 시간간격을 갖지만 보다 좋은 결과를 보여준다.First, the FSE algorithm adopted in the SQRC filter of the present invention will be described. The FSE algorithm is an algorithm for obtaining the output of the equalizer at a symbol interval using a delay in a conventional LMS (Least Mean Square) equalizer, i.e., a delay smaller than a symbol interval by a tap interval. In a symbol interval equalizer such as an LMS equalizer, if an accurate sampling phase is not designated, a null will occur in frequency when frequency aliasing occurs. To compensate for the nulls in the frequency band, an infinite number of coefficients are needed, which increases noise. On the other hand, FSE has the following advantages. First, since the receiver can not know the information about the channel in advance, it can not directly implement the matched filter at the receiving end by calculation at the receiving end. The FSE has an ability to adaptively configure the role of the matched filter . That is, the FSE is equal to the sum of the matched filter and the cross-line equalizer. This is possible because the sampling rate of the matched filter is higher than the symbol rate. Second, the FSE is less affected by the sampling phase. Since the symbol interval equalizer uses the one after the null is generated in the frequency, if the sampling phase is wrongly selected, the noise will be amplified as well. Noise amplification leads to performance degradation. FSE does not cause frequency overlap before filtering. As a result, it is possible to automatically compensate for the influence of the sampling phase, thereby reducing the influence on the noise amplification. In addition, since the input signal is sampled so that no frequency overlap occurs, the FSE can regard the input signal as a baseband signal that has not been sampled and can calculate it. In addition, the transfer function of the FSE has the ability to adjust all information of the input signal. Therefore, even if the sampling phase is wrong at the time of sampling, the FSE has the ability to modify the information and make it into the desired spectrum when outputting. When comparing the FSE with the symbol interval equalizer with the same number of taps, the FSE has a better time interval with only half the symbol interval equalizer.

도 2에 도시된 본 발명의 복조회로에 있어서, 아날로그/디지탈(A/D) 변환기(211)는 입력되는 IF 신호를 디지털 신호로 변환하여 가변율 복조기(213)로 공급하고, 가변율 복조기(213)에서는 A/D 변환부(211)에서 출력되는 IF 신호를 심볼 클럭에 동기시키면서 복조하여 베이스밴드 I 및 Q 신호로 변환한다.2, an analog / digital (A / D) converter 211 converts an input IF signal into a digital signal and supplies the digital signal to a variable-rate demodulator 213, The demodulator 213 demodulates the IF signal output from the A / D converter 211 while synchronizing with the symbol clock, and converts the demodulated signal into baseband I and Q signals.

제 1 및 제 2 SQRC 필터/FFE(215,217)는 가변율 복조기(213)에서 출력되는 I 및 Q 신호에 대하여 필터계수 제어부(231)에서 출력되는 필터계수를 이용하여 잡음 및 선형간섭을 제거하여 제 1 및 제 2 감산기(219,223)로 출력한다. 제 1 및 제 2 감산기(219,223)는 각각 제 1 및 제 2 SQRC 필터/FFE(215,217)의 출력과 DFE(227)의 출력과의 차를 계산하여 제 1 및 제 2 슬라이서(221,225)로 출력하고, 제 1 및 제 2 슬라이서(221,225)는 이 두 필터 출력의 차를 입력받아 신호를 판별한다. DFE(227)는 제 1 및 제 2 슬라이서(221,225)로부터의 출력을 입력으로 하여 포스트 커서, 즉 기준이 되는 가장 센 신호보다 나중에 수신되는 신호를 제거한 신호를 제 1 및 제 2 감산기(219,223)로 출력하고, FEC 디코더(229)는 제 1 및 제 2 슬라이서(221,225)에서 출력되는 신호에 대하여 포워드 오류정정을 수행한다.The first and second SQRC filters / FFEs 215 and 217 remove noise and linear interference using the filter coefficients output from the filter coefficient control unit 231 with respect to the I and Q signals output from the variable rate demodulator 213, 1 and the second subtracters 219 and 223, respectively. The first and second subtractors 219 and 223 calculate the difference between the outputs of the first and second SQRC filter / FFEs 215 and 217 and the output of the DFE 227, respectively, and output the calculated difference to the first and second slicers 221 and 225 And the first and second slicers 221 and 225 receive the difference between the two filter outputs and discriminate the signal. The DFE 227 receives the output from the first and second slicers 221 and 225 and outputs a signal obtained by removing a post-cursor, that is, a signal received later than the reference highest signal, to the first and second subtractors 219 and 223 And the FEC decoder 229 performs forward error correction on the signals output from the first and second slicers 221 and 225. [

필터 계수 제어부(231)는 초기동작 모드와 정상동작 모드에 따라서 제 1 및 제 2 SQRC 필터/FFE(215,217)와 DFE(227)의 필터계수를 제어하기 위한 것으로서, 그 세부 동작을 각 모드로 나누어서 설명하면 다음과 같다.The filter coefficient control unit 231 is for controlling the filter coefficients of the first and second SQRC filters / FFEs 215 and 217 and the DFE 227 in accordance with the initial operation mode and the normal operation mode, The following is an explanation.

복조회로는 크게 초기동작 모드와 정상동작 모드로 나눌 수 있는데, 초기동작 모드는 채널 변환이나 수신기의 잠금 실패(locking failure)시의 동작모드로서 이때는 적응등화기가 수렴할 수 없는 상태이고, 정상동작 모드는 제 1 및 제 2 슬라이서(221,225)에 입력되는 오차가 허용범위내에 있게 되면서부터 시작된다.The initialization mode can be divided into an initial operation mode and a normal operation mode. The initial operation mode is an operation mode in case of channel conversion or a locking failure of a receiver. In this case, the adaptive equalizer can not converge, The operation mode starts when the errors inputted to the first and second slicers 221 and 225 fall within the allowable range.

먼저 문턱값 발생부(31)는 변조신호의 성상도 사이즈 예를 들면, 64 QAM 혹은 256 QAM 등에 따라 서로 다른 에러 문턱값을 발생시켜 비교기(34)의 입력신호로서 공급한다. 슬라이서(32)는 FFE(도 2의 215)의 출력을 입력으로 하여 신호를 판별하여 감산기(33)로 공급하고, 감산기(33)에서는 슬라이서(32)에서 출력되는 신호의 판별값과 FFE(도 2의 215)의 출력과의 차이를 구하여 비교기(34)의 다른 입력신호로서 공급한다.First, the threshold value generator 31 generates a different error threshold value according to the constellation size of the modulation signal, for example, 64 QAM or 256 QAM, and supplies the error threshold value to the comparator 34 as an input signal. The slicer 32 receives the output of the FFE (215 in FIG. 2) as input and supplies the signal to the subtracter 33. The subtracter 33 calculates the difference between the discrimination value of the signal output from the slicer 32 and the discrimination value of the FFE 2 of 215) and supplies it as another input signal of the comparator 34. [

비교기(34)에서는 감산기(33)의 출력을 문턱값 발생부(31)에서 출력되는 에러 문턱값과 비교하고, 그 비교결과에 따른 선택제어신호를 출력한다. 즉, 감산기(33)의 출력이 에러 문턱값보다 큰 경우에는 FFE(도 2의 215)에서 등화 수렴이 되지 않은 상태이므로 계속 초기동작 모드에 해당하는 제 1 선택제어신호를 출력하고, 감산기(33)의 출력이 에러 문턱값보다 작은 경우, 즉 감산기(33)의 출력이 허용범위내에 있는 경우에는 정상동작 모드에 해당하는 제 2 선택제어신호를 출력한다.The comparator 34 compares the output of the subtracter 33 with the error threshold value output from the threshold value generator 31 and outputs a selection control signal according to the comparison result. That is, when the output of the subtracter 33 is larger than the error threshold value, since the FFE (215 in FIG. 2) is not equalized and converged, the first selection control signal corresponding to the initial operation mode is output. Is smaller than the error threshold value, that is, when the output of the subtracter 33 is within the permissible range, the second selection control signal corresponding to the normal operation mode is outputted.

SQRC 필터계수 롬테이블(35)은 SQRC 필터링을 위한 계수를 저장한 것이며, 이를 다중화기(37)의 '0' 입력단자로 공급한다. 계수 갱신부(36)는 DFE(도 2의 227)의 출력을 입력으로 하여 LMS 알고리즘을 이용하여 필터계수를 갱신시켜 다중화기(37)의 '1' 입력단자로 공급하고, FFE(도 2의 215)의 출력을 입력으로 하여 FSE 알고리즘인 {심볼간격(Tsym)/2} 간격 탭 적응등화 알고리즘에 의해 필터계수를 갱신시켜 다중화기(37)의 '1' 입력단자로 공급한다.The SQRC filter coefficient ROM table 35 stores coefficients for SQRC filtering and supplies it to the '0' input terminal of the multiplexer 37. The coefficient update unit 36 receives the output of the DFE (227 in FIG. 2) as input, updates the filter coefficient using the LMS algorithm, and supplies the filter coefficient to the '1' input terminal of the multiplexer 37, 215) and supplies the updated filter coefficient to the '1' input terminal of the multiplexer 37 by updating the filter coefficient by the {symbol interval (T sym ) / 2} interval tap adaptive equalization algorithm which is the FSE algorithm.

다중화기(37)는 초기동작 모드인 경우 '0' 입력단자로 공급되는 SQRC 필터계수 롬테이블(35)의 SQRC 필터계수를 선택하여 제 1 및 제 2 SQRC 필터/FFE(215,217)의 계수로 입력한다.In the initial operation mode, the multiplexer 37 selects the SQRC filter coefficient of the SQRC filter coefficient ROM table 35 supplied to the '0' input terminal and inputs it as coefficients of the first and second SQRC filters / FFEs 215 and 217 do.

한편, 정상동작 모드인 경우 다중화기(37)는 '0' 입력단자로 공급되는 SQRC 필터계수 롬테이블(35)의 SQRC 필터계수를 선택하여 제 1 및 제 2 SQRC 필터/FFE(도 2의 215,217)의 최초계수로서 출력하고, 이때 DFE(227)는 모두 '0'으로 리셋된다. 한편, 다중화기(37)는 최초계수 이후 부터는 계수 갱신부(36)에서 갱신된 FFE 필터계수와 DFE 필터계수를 선택하여 제 1 및 제 2 SQRC 필터/FFE(도 2의 215,217)로 출력한다.In the normal operation mode, the multiplexer 37 selects the SQRC filter coefficient of the SQRC filter coefficient ROM table 35 supplied to the '0' input terminal and outputs the first and second SQRC filters / FFEs (215 and 217 in FIG. 2 ), And the DFE 227 is reset to '0' at this time. On the other hand, the multiplexer 37 selects the FFE filter coefficient and the DFE filter coefficient updated by the coefficient updating unit 36 after the first coefficient, and outputs the selected FFE filter coefficient and DFE filter coefficient to the first and second SQRC filters / FFE (215 and 217 in FIG. 2).

상술한 바와 같은 구성에 의하면, 디지털 지상방송 및 케이블방송 수신기의 복조회로에 있어서 SQRC 필터링기능과 FFE 기능을 단일 필터로 구현하고 초기동작 모드와 정상동작 모드에 따라서 필터계수 갱신을 제어함으로써 수신신호에 포함된 잡음과 간섭을 동시에 제거할 수 있으므로 하드웨어 구현이 간소화될 수 있는 이점이 있다.According to the above-described configuration, the SQRC filtering function and the FFE function are implemented as a single filter in the digital terrestrial broadcasting and cable broadcasting receiver, and the filter coefficient update is controlled according to the initial operation mode and the normal operation mode, It is advantageous that the hardware implementation can be simplified.

Claims (2)

채널을 통해 수신되는 IF 신호를 디지털 신호로 변환하는 아날로그/디지탈 변환부(211);An analog / digital converter 211 for converting an IF signal received through a channel to a digital signal; 상기 아날로그/디지탈 변환부에서 출력되는 IF 신호를 복조하여 베이스밴드 I 및 Q 신호로 변환하는 가변율 복조기(212);A variable rate demodulator 212 for demodulating the IF signal output from the analog / digital converter and converting the IF signal into baseband I and Q signals; 상기 가변율 복조기에서 출력되는 베이스밴드 I 및 Q 신호에 대하여 소정의 필터계수를 이용하여 잡음 및 선형간섭을 제거하는 제 1 및 제 2 SQRC 필터/FFE(215,217);First and second SQRC filters / FFEs 215 and 217 for removing noise and linear interference using baseband I and Q signals output from the variable rate demodulator using a predetermined filter coefficient; 상기 제 1 및 제 2 SQRC 필터/FFE에서 출력되는 신호를 입력으로 하여 포스트 커서를 제거한 신호를 출력하는 DFE(227);A DFE 227 for receiving a signal output from the first and second SQRC filters / FFEs and outputting a signal obtained by removing a post cursor; 상기 제 1 및 제 2 SQRC 필터/FFE의 출력과 상기 DFE의 출력과의 차를 계산하는 제 1 및 제 2 감산기(219,223);First and second subtractors (219, 223) for calculating a difference between an output of the first and second SQRC filters / FFEs and an output of the DFE; 상기 제 1 및 제 2 감산기에서 출력되는 신호를 판정하는 제 1 및 제 2 슬라이서(221,225);First and second slicers (221, 225) for determining a signal output from the first and second subtractors; 상기 제 1 및 제 2 슬라이서에서 출력되는 신호에 대하여 포워드 오류정정을 수행하는 FFE 디코더(229); 및An FFE decoder (229) for performing a forward error correction on a signal output from the first and second slicers; And 초기동작 모드와 정상동작 모드에 따라서 제 1 및 제 2 SQRC 필터/FFE(215,217)와 DFE(227)의 필터계수를 제어하는 필터 계수 제어부(231)를 포함하는 것을 특징으로 하는 디지털 지상방송 및 케이블방송 수신기의 복조회로.And a filter coefficient control unit (231) for controlling the filter coefficients of the first and second SQRC filter / FFE (215,217) and the DFE (227) according to the initial operation mode and the normal operation mode. By the playback of the broadcast receiver. 제 1 항에 있어서, 상기 필터계수 제어부(231)는The apparatus of claim 1, wherein the filter coefficient control unit (231) 변조신호의 성상도 사이즈에 따라 에러 문턱값을 발생시키는 문턱값 발생부(31);A threshold value generator 31 for generating an error threshold value according to the constellation size of the modulation signal; 상기 FFE(215)에서 출력되는 신호의 판정값과 상기 FFE(215)에서 출력되는 신호와의 에러값을 발생시키는 에러값 발생부(32,33);An error value generation unit (32, 33) for generating an error value between a determination value of the signal output from the FFE (215) and a signal output from the FFE (215); 상기 문턱값 발생부에서 출력되는 에러 문턱값과 에러값 발생부의 에러값을 비교하여 초기동작 모드에 해당하는 제 1 선택제어신호와 정상동작 모드에 해당하는 제 2 선택제어신호를 출력하는 비교기(34);A comparator 34 for comparing the error threshold value outputted from the threshold value generator with the error value of the error value generator and outputting a first selection control signal corresponding to the initial operation mode and a second selection control signal corresponding to the normal operation mode, ); SQRC 필터계수를 저장하는 롬 테이블(35);A ROM table 35 for storing SQRC filter coefficients; 상기 DFE(227)의 출력을 이용하여 필터계수를 갱신시키고, 상기 FFE(215)의 출력을 이용하여 필터계수를 갱신시키는 계수갱신부(36); 및A coefficient updating unit (36) for updating the filter coefficient using the output of the DFE (227) and updating the filter coefficient using the output of the FFE (215); And 상기 비교기에서 출력되는 제 1 혹은 제 2 선택제어신호에 따라서 상기 롬 테이블에 저장된 SQRC 필터계수 혹은 상기 계수갱신부에서 출력되는 갱신 필터계수를 상기 FFE 및 DFE로 출력하는 다중화기(37)를 포함하는 것을 특징으로 하는 디지털 지상방송 및 케이블방송 수신기의 복조회로.And a multiplexer (37) for outputting the SQRC filter coefficient stored in the ROM table or the update filter coefficient output from the coefficient updating unit to the FFE and the DFE in accordance with the first or second selection control signal output from the comparator Wherein the digital terrestrial broadcasting and the cable broadcasting receiver are provided with a digital terrestrial broadcasting and cable broadcasting receiver.
KR1019980051770A 1998-11-30 1998-11-30 Demodulation Circuits for Digital Terrestrial and Cable Broadcast Receivers KR100289583B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980051770A KR100289583B1 (en) 1998-11-30 1998-11-30 Demodulation Circuits for Digital Terrestrial and Cable Broadcast Receivers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980051770A KR100289583B1 (en) 1998-11-30 1998-11-30 Demodulation Circuits for Digital Terrestrial and Cable Broadcast Receivers

Publications (2)

Publication Number Publication Date
KR20000034434A true KR20000034434A (en) 2000-06-26
KR100289583B1 KR100289583B1 (en) 2001-05-02

Family

ID=65950041

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980051770A KR100289583B1 (en) 1998-11-30 1998-11-30 Demodulation Circuits for Digital Terrestrial and Cable Broadcast Receivers

Country Status (1)

Country Link
KR (1) KR100289583B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786082B1 (en) * 2006-01-10 2007-12-17 엘지전자 주식회사 Digitlal broadcast receiving apparatus

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100786082B1 (en) * 2006-01-10 2007-12-17 엘지전자 주식회사 Digitlal broadcast receiving apparatus

Also Published As

Publication number Publication date
KR100289583B1 (en) 2001-05-02

Similar Documents

Publication Publication Date Title
JP4845246B2 (en) Adaptive channel equalizer with training mode
KR100666432B1 (en) Adaptive channel equalizer
US6356598B1 (en) Demodulator for an HDTV receiver
US6005640A (en) Multiple modulation format television signal receiver system
US6233295B1 (en) Segment sync recovery network for an HDTV receiver
US6816548B1 (en) HDTV channel equalizer
JP4020334B2 (en) Video signal processing device
US6668014B1 (en) Equalizer method and apparatus using constant modulus algorithm blind equalization and partial decoding
US20050175080A1 (en) Equalizer status monitor
KR100219636B1 (en) Design method for a ntsc rejection filter avoiding level variation and a receiver having the filter
US7167215B2 (en) Gain control for a high definition television demodulator
KR100557122B1 (en) A receiver for dtv signals subject to co-channel ntsc interference and method of operating therefor
KR100273763B1 (en) Tv reception apparatus using same ghost-cancellarion circuitry for receiving different types of tv signals
JP4149664B2 (en) High definition television residual sideband (VSB) receiver
KR100508520B1 (en) Apparatus and method for use in a system for processing a received vestigial sideband(vsb) modulated signal
JP4149663B2 (en) Network for deleting DC offset of received HDTV signal
KR100289583B1 (en) Demodulation Circuits for Digital Terrestrial and Cable Broadcast Receivers
JP4425520B2 (en) Blind equalizer for high-definition television signals
US20050117635A1 (en) Phase-compensation decision feedback channel equalizer and digital broadcasting receiver using the same

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110201

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee