KR20000032274A - Crosstalk measuring circuit - Google Patents
Crosstalk measuring circuit Download PDFInfo
- Publication number
- KR20000032274A KR20000032274A KR1019980048678A KR19980048678A KR20000032274A KR 20000032274 A KR20000032274 A KR 20000032274A KR 1019980048678 A KR1019980048678 A KR 1019980048678A KR 19980048678 A KR19980048678 A KR 19980048678A KR 20000032274 A KR20000032274 A KR 20000032274A
- Authority
- KR
- South Korea
- Prior art keywords
- crosstalk
- metal line
- voltage
- current
- pulse
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31708—Analysis of signal quality
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/023—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in clock generator or timing circuitry
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Description
본 발명은 본 발명은 크로스토크(Crosstalk) 측정회로에 관한 것으로, 특히 칩 안에서 주파수를 발생하고 측정을 용이하게 하기 위하여 MOSFET의 전류 또는 전압의 변화를 이용하여 크로스토크를 측정하는 크로스토크 측정회로에 관한 것이다.The present invention relates to a crosstalk measurement circuit, and more particularly, to a crosstalk measurement circuit for measuring crosstalk using a change in the current or voltage of a MOSFET to generate a frequency in a chip and to facilitate measurement. It is about.
일반적으로 크로스토크(Crosstalk)란 근접한 신호 라인 사이에서 신호 라인간의 커플링 커패시턴스(coupling capacitance)에 의해 어떤 라인으로부터 다른 라인으로 신호 전류가 새는 현상을 말한다.In general, crosstalk refers to a phenomenon in which signal current leaks from one line to another due to coupling capacitance between signal lines between adjacent signal lines.
최근, 반도체 기술이 발전함에 따라, 반도체 칩내에서 배선 라인이 차지하는 영역과 배선 라인의 평균 길이가 계속적으로 증가하고 있으며, 고 밀도 배선이 예기치 않는 신호 문제들을 야기시키고 있고 미래의 기술상에 있어서 회로와 시스템 디자인 목적을 맞추는데 어려움을 주고 있다. 이와 같이 배선의 밀집화에 따라 무시할 수 없는 사항이 크로스토크 현상이므로 크로스토크 현상에 대한 깊은 연구가 필수적이다.In recent years, with the development of semiconductor technology, the area occupied by the wiring lines and the average length of the wiring lines in the semiconductor chip are continuously increasing, high density wiring is causing unexpected signal problems and circuits and systems in the future technology. Difficulties in meeting design goals. As such, the matter that cannot be ignored due to the densification of wiring is a crosstalk phenomenon, so a deep study on the crosstalk phenomenon is essential.
따라서 크로스토크에 의한 문제점을 해결하기 위해서는 크로스토크를 측정하는 것부터 시작되어야 한다.Therefore, in order to solve the problem caused by the crosstalk, it must be started by measuring the crosstalk.
종래의 크로스토크 측정회로를 첨부된 도면을 참조하여 설명하면 다음과 같다.Referring to the conventional cross-talk measurement circuit with reference to the accompanying drawings as follows.
도 1은 종래의 크로스토크 측정회로의 구성도이다.1 is a configuration diagram of a conventional crosstalk measurement circuit.
종래의 크로스토크 측정회로는 외부에서 펄스 신호를 인가하기 위한 입력 패드(1)와, 상기 입력 패드(1)를 통해 입력된 외부 펄스 신호에 의해 크로스토크를 발생시키는 크로스토크 발생회로(2)와, 상기 크로스토크 발생회로(2)에서 발생된 크로스토크를 측정화기 위한 출력 패드(3)를 포함하여 구성된다.The conventional crosstalk measuring circuit includes an input pad 1 for applying a pulse signal from the outside, a crosstalk generating circuit 2 for generating crosstalk by an external pulse signal input through the input pad 1, and And an output pad 3 for measuring the crosstalk generated by the crosstalk generating circuit 2.
여기서, 상기 크로스토크 발생회로(2)는 일발향으로 일정 간격을 갖고 배열되는 3개의 배선 라인(4, 5, 6)과, 상기 3개의 배선 라인(4, 5, 6)의 양 끝단에 연결된 복수개의 버퍼(7, 8, 9, 10, 11, 12)와, 일측의 각 버퍼(10, 11, 12)와 접지단 사이에 연결되는 3개의 커패시터(13, 14, 15)등으로 구성된다. 이 때, 상기 3개의 배선 라인(4, 5, 6) 증 바깥쪽의 2개 배선 라인(4, 6)의 입력 버퍼(7, 9))에는 입력 패드(1)가 연결되고 가운데 배선 라인(5)의 끝단은 출력 패드(3)가 연결되어 있다.Here, the crosstalk generating circuit 2 is connected to three wiring lines 4, 5, 6 arranged at regular intervals in one direction, and both ends of the three wiring lines 4, 5, 6, respectively. It consists of a plurality of buffers (7, 8, 9, 10, 11, 12), and three capacitors (13, 14, 15) connected between each buffer (10, 11, 12) on one side and the ground terminal. . At this time, the input pad 1 is connected to the input buffers 7 and 9 of the two wiring lines 4 and 6 on the outside of the three wiring lines 4, 5 and 6. At the end of 5), the output pad 3 is connected.
여기서 미 설명 부호는 파워 패드(16)이다.Here, the reference numeral is the power pad 16.
이와 같이 구성된 종래의 크로스토크 측정회로의 동작은 다음과 같다.The operation of the conventional crosstalk measurement circuit configured as described above is as follows.
외부에서 원하는 주파수를 갖는 펄스(Pulse)를 입력 패드(1)를 통해 크로스토크 발생회로(2)에 공급한다. 그러면, 크로스토크 발생회로(2)내에서는 크로스토크가 발생된다. 즉 바깥쪽 2개의 배선 라인(4, 6)에는 외부에서 펄스가 인가되고 가운테 배선 라인(5)에는 외부의 펄스가 인가되지 않았지만, 크로스토크 현상에 의해 가운데 배선 라인(5)에 전압(또는 전류)가 유기된다. 따라서 전자 빔 프로버(E-beam prober) 또는 피코 프로버(pico-prober)를 이용하여 가운데 배선 라인(5)에 연결된 출력 패드(3)에서 유기된 크로스토크 전압을 측정한다.A pulse having a desired frequency from the outside is supplied to the crosstalk generating circuit 2 through the input pad 1. Then, crosstalk is generated in the crosstalk generating circuit 2. That is, although the external two pulses are not applied to the two outer wiring lines 4 and 6 and the external pulses are not applied to the center wiring line 5, the voltage (or Current) is induced. Therefore, the crosstalk voltage induced in the output pad 3 connected to the center wiring line 5 is measured by using an E-beam prober or a pico-prober.
그러나 상기와 같은 종래의 크로스토크 측정회로에 있어서는 다음과 같은 문제점이 있었다.However, the conventional crosstalk measurement circuit as described above has the following problems.
즉, 크로스토크에 의해 유기된 크로스토크 전압은 파워가 약하기 때문에 크로스토크 전압을 측정하기 위해 프로버를 출력 패드에 접촉하면 로딩 효과(loading effect)에 의해 유기되는 전압이 감소하여 정확한 크로스토크 전압을 측정하기 어렵다.That is, since the crosstalk voltage induced by the crosstalk is weak in power, when the prober is brought into contact with the output pad to measure the crosstalk voltage, the voltage induced by the loading effect decreases to obtain an accurate crosstalk voltage. Difficult to measure
본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로, 칩(Chip) 내부에서 원하는 전압과 주파수를 갖는 펄스를 발생시키고 유기된 크로스토크 전압을 MOSFET의 전류 또는 전압을 이용하여 측정하도록 한 크로스토크 측정회로를 제공하는데 그 목적이 있다.The present invention has been made to solve the above problems, crosstalk measurement to generate a pulse having a desired voltage and frequency inside the chip and to measure the induced crosstalk voltage using the current or voltage of the MOSFET The purpose is to provide a circuit.
도 1은 종래의 크로스토크 측정회로의 구성도1 is a block diagram of a conventional crosstalk measurement circuit
도 2는 본 발명 실시예의 크로스토크 측정회로의 블록 구성도2 is a block diagram of a crosstalk measurement circuit according to an embodiment of the present invention.
도 3은 본 발명 크로스토크 측정회로에 따른 펄스 발생부의 회로 구성도3 is a circuit diagram of a pulse generator according to the present invention's crosstalk measurement circuit.
도 4는 본 발명 실시예의 크로스토크 측정회로의 상세 구성도4 is a detailed block diagram of a crosstalk measurement circuit according to an embodiment of the present invention.
도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings
21 : 펄스 발생부 21a, 21b : 인버터부21: pulse generator 21a, 21b: inverter
22 : 크로스토크 발생부 22a, 22b : 메탈 라인22: crosstalk generating section 22a, 22b: metal line
23 : 크로스토크 측정부 24 : 크로스토크 기준부23: crosstalk measurement unit 24: crosstalk reference unit
상기와 같은 목적을 달성하기 위한 본 발명의 크로스토크 측정회로는 칩 내부에 설치되어 일정한 펄스 신호를 발생하는 펄스 발생부와, 제 1 메탈 라인과 제 2 메탈 라인을 구비하고 상기 제 1 메탈 라인에 상기 펄스 발생부에서 출력되는 펄스 신호을 입력하여 제 2 메탈 라인에 크로스토크를 발생하는 크로스토크 발생부와, 상기 크로스토크 발생부의 제 1 메탈 라인의 전류 전압을 검출하여 기준값으로 출력하는 크로스토크 기준부와, 상기 크로스토크 발생부의 제 2 메탈 라인의 전류 전압을 검출하여 출력하는 크로스토크 측정부를 포함하여 구성됨에 그 특징이 있다.Crosstalk measurement circuit of the present invention for achieving the above object is provided with a pulse generator for generating a constant pulse signal is installed inside the chip, and the first metal line and the second metal line and the first metal line A crosstalk generator for inputting a pulse signal output from the pulse generator to generate crosstalk to a second metal line, and a crosstalk reference unit for detecting and outputting a current voltage of the first metal line of the crosstalk generator to a reference value And a crosstalk measuring unit for detecting and outputting a current voltage of the second metal line of the crosstalk generating unit.
상기와 같은 본 발명의 크로스토크 측정회로를 첨부된 도면을 참조하여 보다 상세히 설명하면 다음과 같다.Referring to the cross-talk measuring circuit of the present invention as described above in more detail with reference to the accompanying drawings as follows.
도 2은 본 발명의 크로스토크 측정회로의 블록 구성도이고, 도 3은 본 발명의 펄스 발생부의 구성도이며, 도 4는 크로스토크 기준부(22) 및 크로스토크 측정부의 구성도이다.2 is a block diagram of a crosstalk measurement circuit of the present invention, FIG. 3 is a block diagram of a pulse generator of the present invention, and FIG. 4 is a diagram of a crosstalk reference section 22 and a crosstalk measurement section.
본 발명의 크로스토크 측정 회로는 칩 내부에 설치되어 외부의 제어 신호에 의해 상승 시간과 하강 시간이 조절되는 펄스를 발생하는 펄스 발생부(21)와, 상기기 펄스 발생부(21)에서 출력되는 펄스신호가 일측 끝단에 인가되는 제 1 메탈 라인(22a)과 제 1 메탈 라인(22a) 평행하게 형성되고 일측 끝단에 일정 전압이 공급되는 제 2 메탈 라인(22b)으로 구성되어 상기 펄스 발생부(21)에서 출력되는 펄스 신호를 입력하여 크로스토크를 발생하는 크로스토크 발생부(22)와, 상기 크로스토크 발생부(22)의 제 1 메탈 라인(22a)의 타측 끝단에 제 1 MOSFET(MOSFET1)의 게이트가 연결되고 제 1 MOSFET(MOSFET1)의 소오스/드레인의 전류 및 전압을 측정하여 크로스토크 기준값으로 출력하는 크로스토크 기준부(24)와, 상기 크로스토크 발생부(22)의 제 2 메탈 라인의 타측 끝단에서 출력되는 크로스토크 전압을 wp 2 MOSFET(MOSFET2)의 전류 및 전압의 변화를 이용하여 측정하는 크로스토크 측정부(23)를 포함하여 구성된다.The cross-talk measuring circuit of the present invention is installed in the chip and is output from the pulse generator 21 and the pulse generator 21 for generating a pulse in which the rise time and the fall time are adjusted by an external control signal The pulse generator includes a first metal line 22a to which a pulse signal is applied at one end and a second metal line 22b to be parallel to the first metal line 22a and to be supplied with a constant voltage at one end. A crosstalk generating unit 22 for generating crosstalk by inputting a pulse signal output from the second signal 21; and a first MOSFET (MOSFET1) at the other end of the first metal line 22a of the crosstalk generating unit 22; A gate connected to the crosstalk reference unit 24 for measuring the current and voltage of the source / drain of the first MOSFET MOSFET1 and outputting the crosstalk reference value, and a second metal line of the crosstalk generator 22. Output from other end of Is configured to include the cross-talk measurement unit 23 which measures, using the change in the current and voltage of the cross-talk voltage MOSFET 2 wp (MOSFET2).
여기서, 펄스 발생부(21)의 구성은 도 3과 같다.Here, the configuration of the pulse generator 21 is as shown in FIG.
상기 펄스 발생부(21)는 복수개(5개)의 인버터(Inverter)가 직렬 연결되어 패드백 신호를 반전 출력하는 제 1 인버터부(21a)와, 복수개(3개)의 인버터가 직렬 연결되어 상기 제 1 인버터부(21a)에서 출력되는 신호를 반전 출력하는 제 2 인버터부(21b)로 구성된다.The pulse generator 21 includes a plurality of inverters 21a connected in series to invert and output a padback signal, and a plurality of inverters in series. It consists of the 2nd inverter part 21b which inverts and outputs the signal output from the 1st inverter part 21a.
이와 같이 구성되는 본 발명의 크로스토크 측정회로의 동작은 다음과 같다.The operation of the crosstalk measurement circuit of the present invention configured as described above is as follows.
먼저, 펄스 발생부(21)에서 일정 주파수를 갖는 펄스 신호를 크로스토크 발생부(22)의 제 1 메탈 라인(22a)에 인가한다.First, the pulse generator 21 applies a pulse signal having a predetermined frequency to the first metal line 22a of the crosstalk generator 22.
크로스토크 발생부(22)는 종래와 마찬가지로 제 1 메탈 라인(22a)에 인가된 펄스에 의해 제 2 메탈 라인(22b)에 크로스토크 전압을 발생한다.The crosstalk generator 22 generates a crosstalk voltage on the second metal line 22b by a pulse applied to the first metal line 22a as in the related art.
이 때, 상기 제 1 메탈 라인(22a)에 연결된 크로스토크 기준부(24)의 제 1 MOSFET(MOSFET1)의 소오스/드레인 전류 및 전압을 측정하여 기준값으로 한다.At this time, the source / drain current and voltage of the first MOSFET (MOSFET1) of the crosstalk reference unit 24 connected to the first metal line 22a are measured to be a reference value.
그리고, 상기 제 2 메탈 라인(22b)에 연결된 크로스토크 측정부(23)의 제 2 MOSFET(MOSFET2)의 소오스/드레인 전류 및 전압 값을 측정한다.In addition, the source / drain current and voltage values of the second MOSFET (MOSFET2) of the crosstalk measurement unit 23 connected to the second metal line 22b are measured.
이와 같이 측정된 기준값과 측정값을 비교하여 크로스토크에 의한 영향을 평가한다.The influence of the crosstalk is evaluated by comparing the measured reference value and the measured value.
이상에서 설명한 바와같이 본 발명의 크로스토크 측정회로에 있어서는 다음과 같은 효과가 있다.As described above, the crosstalk measurement circuit of the present invention has the following effects.
본 발명의 크로스토크 측정회로는 크로스토크 발생부의 펄스 신호가 일력되는 제 1 메탈 라인과 크로스토크가 유기되는 제 2 메탈 라인 각각에서 드레인 전류 및 전압을 검출하여 크로스토크를 측정하므로 잡음 성분을 제거하여 크로스토크를 측정할 수 있고 크로스토크 측정이 용이하다.The crosstalk measuring circuit of the present invention detects the drain current and the voltage at each of the first metal line where the pulse signal of the crosstalk generating unit is applied and the second metal line where the crosstalk is induced to measure crosstalk, thereby removing noise components. Crosstalk can be measured and crosstalk measurement is easy.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980048678A KR100311489B1 (en) | 1998-11-13 | 1998-11-13 | Measurement circiut of crosstalk |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980048678A KR100311489B1 (en) | 1998-11-13 | 1998-11-13 | Measurement circiut of crosstalk |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20000032274A true KR20000032274A (en) | 2000-06-05 |
KR100311489B1 KR100311489B1 (en) | 2001-11-15 |
Family
ID=19558209
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980048678A KR100311489B1 (en) | 1998-11-13 | 1998-11-13 | Measurement circiut of crosstalk |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100311489B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140090299A (en) * | 2012-12-20 | 2014-07-17 | 에스케이하이닉스 주식회사 | Semiconductor device and semiconductor system including for the same and operation method for the same |
CN106546904A (en) * | 2016-10-18 | 2017-03-29 | 瑞斯康达科技发展股份有限公司 | The method and system of crosstalk signal between a kind of determination holding wire |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102342851B1 (en) | 2015-08-17 | 2021-12-23 | 삼성전자주식회사 | Semiconductor Chip, Test System and Test Method of Semiconductor Chip |
-
1998
- 1998-11-13 KR KR1019980048678A patent/KR100311489B1/en not_active IP Right Cessation
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140090299A (en) * | 2012-12-20 | 2014-07-17 | 에스케이하이닉스 주식회사 | Semiconductor device and semiconductor system including for the same and operation method for the same |
CN106546904A (en) * | 2016-10-18 | 2017-03-29 | 瑞斯康达科技发展股份有限公司 | The method and system of crosstalk signal between a kind of determination holding wire |
CN106546904B (en) * | 2016-10-18 | 2019-01-25 | 瑞斯康达科技发展股份有限公司 | The method and system of crosstalk signal between a kind of determining signal wire |
Also Published As
Publication number | Publication date |
---|---|
KR100311489B1 (en) | 2001-11-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3756473B2 (en) | Method and apparatus for detecting partial discharge in insulator of power equipment | |
JP2760284B2 (en) | Semiconductor integrated circuit device | |
US5453994A (en) | Semiconductor test system, semiconductor test method, method of wiring pattern formation and semiconductor integrated circuit | |
KR101045036B1 (en) | Ic tester | |
US6501283B2 (en) | Circuit configuration for measuring the capacitance of structures in an integrated circuit | |
US8310269B2 (en) | Measurement of partially depleted silicon-on-insulator CMOS circuit leakage current under different steady state switching conditions | |
KR100311489B1 (en) | Measurement circiut of crosstalk | |
KR100278869B1 (en) | Frequency detection circuit | |
US6239591B1 (en) | Method and apparatus for monitoring SOI hysterises effects | |
KR100685081B1 (en) | Pulse width detection | |
KR100304958B1 (en) | CROSSTALK MEASUREMENT CIRCUIT | |
KR20020058005A (en) | Inspection Device And Inspection Method | |
KR100895138B1 (en) | Delay circuit | |
US6472902B2 (en) | Semiconductor device | |
JP2654792B2 (en) | Partial discharge detection device | |
JPH04160377A (en) | Semiconductor integrated circuit | |
KR100472004B1 (en) | Semiconductor device | |
JPH02203286A (en) | Testing method for semiconductor device | |
JPH02161368A (en) | Measuring method for partial electric discharge | |
KR20000003948A (en) | Semiconductor device having circuit for detecting bootstrap level | |
JP3140504B2 (en) | Digitizer | |
JP3096189B2 (en) | Wiring capacitance measurement method | |
KR200319243Y1 (en) | Ground noise tester of semiconductor device | |
KR20100103303A (en) | Reliability evaluation circuit and reliability evaluation system | |
JPH0682534A (en) | Semiconductor integrated circuit device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20100825 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |