KR20000031302A

KR20000031302A - General dsl modem

Info

Publication number: KR20000031302A
Application number: KR1019980047274A
Authority: KR
Inventors: 이정진; 유태환; 김재근
Original assignee: 정선종; 한국전자통신연구원
Priority date: 1998-11-05
Filing date: 1998-11-05
Publication date: 2000-06-05
Also published as: KR100281409B1

Abstract

PURPOSE: A general DSL(Digital Subscriber Line) modem is provided to search the status of a transmission line and download the DSL modulation/demodulation algorithms registered in an algorithm pool to a central discreet signal processor as a program. CONSTITUTION: A general DSL modem comprises a DSL main modem(1) and a following modem(3). The DSL main modem measures status of a transmission line by the speed of input data and a reference signal, selects one of plural registered DSL modulation/demodulation algorithms in accordance with the measured transmission line, transmits an index signal of the selected DSL modulation/demodulation algorithm through the transmission line, and downloads the selected DSL algorithm. The following modem generates the reference signal to output to the main modem.

Description

GENERAIZED DIGITAL SUBSCRIBER LOOP (DSL) MODEM

본 발명은 범용 DSL 모뎀에 관한 것으로, 특히 다양한 방식의 변복조 알고리즘을 새로운 하드웨어를 추가 하지 않고, DSP 코어인 범용 중앙 이산신호처리부에 특정 알고리즘을 프로그램으로 다운로드한 후, 그 다운로드된 프로그램을 이용하여 데이터를 송수신하도록 하는 범용 DSL 모뎀에 관한 것이다.The present invention relates to a general-purpose DSL modem, and in particular, a specific algorithm is downloaded to a general-purpose central discrete signal processing unit, which is a DSP core, without adding new hardware. It relates to a general-purpose DSL modem for transmitting and receiving.

지금까지, 전송 속도에 따라 다양한 DSL(Digital Subscriber Loop)모뎀이 정의 되었으며, ADSL, VDSL 등의 다양한 DSL(이하, xDSL 이라 칭함)모뎀이 그 대표적인 방식에 속한다. 대표적인 DSL기술로는 다음과 같은 것들이 있다.Until now, various DSL (Digital Subscriber Loop) modems have been defined according to the transmission rate, and various DSL (hereinafter, referred to as xDSL) modems such as ADSL and VDSL belong to the typical methods. Representative DSL technologies include the following.

상,하향신호의 속도가 1.544Mbps 인 HDSL(High-bit-rate DSL)과, 상,하향신호의 속도가 160kbps, 384kbps 및 2.048Mbps 인 SDSL(Symmetric DSL)과, 상향신호의 속도가 176kbps 내지 640kbps이고, 하향 신호의 속도가 1.544Mbps 내지 6.144Mbps 인 ADSL(Asymmetric DSL)과, 상향신호의 속도가 90kbps 내지 1.088Mbps이고, 하향신호의 속도가 640kbps 내지 8.192Mbps인 RADSL(Rate Adaptive DSL)과, 상향신호의 속도가 1.62Mbps 내지 25.92Mbps이고, 하향신호의 속도가 12.96Mbps 내지 51.84Mbps인 VDSL(Very-high-speed DSL)등이 있다.HDSL (High-bit-rate DSL) with 1.544 Mbps up / down signal, Symmetric DSL (SDSL) with 160 kbps, 384 kbps and 2.048 Mbps, and 176 kbps to 640 kbps Asymmetric DSL (ADSL) with a downlink signal rate of 1.544 Mbps to 6.144 Mbps, rate of uplink signal from 90 kbps to 1.088 Mbps, rate adaptive DSL (RADSL) with a downlink signal rate of 640 kbps to 8.192 Mbps, and The speed of the signal is 1.62 Mbps to 25.92 Mbps, and the rate of the downlink signal is 12.96 Mbps to 51.84 Mbps.

여기서, 하향신호는 주 DSL 모뎀에서 종 DSL 모뎀으로 송출하는 신호이며, 상향신호는 종 DSL 모뎀에서 주 DSL 모뎀으로 송출하는 신호이다.Here, the downlink signal is a signal transmitted from the main DSL modem to the slave DSL modem, and the uplink signal is a signal transmitted from the slave DSL modem to the master DSL modem.

상기 ADSL 기술을 이용한 특허로는, 발명의 명칭이 "rate-adapted communication system and method for efficient buffer utilization thereof" 이고, 등록번호가 "005,751,741"인 미국특허가 있다.Patents using the ADSL technology include a US patent entitled "rate-adapted communication system and method for efficient buffer utilization" and a registration number "005,751,741".

위와 같은 DSL기술 이외에도 다양한 전송속도를 갖는 기술들이 정의 될 수 있으며, 각각의 기술들에 따라 정도의 차이는 있지만 표준화 작업도 활발하게 진행 중에 있다. 상기의 다양한 DSL정의는 상향 또는 하향 전송속도에 따라서 분류되고 있으며, 각 기술 들은 다양한 변복조 알고리즘을 이용하여 구현할 수 있다. 따라서, DSL모뎀은 일반적으로 위의 기술들 중에서 한가지를 정하여 그에 알맞은 변복조 알고리즘을 설계하여 회로로 직접 구현한 형태를 가지고 있다.In addition to the above DSL technology, technologies with various transmission speeds can be defined, and standardization work is actively underway, although there are differences in degree according to each technology. The various DSL definitions are classified according to uplink or downlink transmission rates, and each technique can be implemented using various modulation and demodulation algorithms. Therefore, the DSL modem generally has one form of the above techniques, and a modulation / demodulation algorithm suitable for the design is implemented directly in a circuit.

현재 xDSL모뎀의 구현시 핵심 기술이 되는 변복조 알고리즘은 크게 단일 반송파(Single Carrier)방식과 다중 반송파(Multi Carrier)방식 등의 2가지가 있다.Currently, there are two types of modulation and demodulation algorithms, which are the core technologies when implementing the xDSL modem, such as a single carrier method and a multi-carrier method.

상기 단일 반송파 방식의 변복조 알고리즘은 전송하고자 하는 데이터를 하나의 반송파에 실어서 즉, 일정 주파수 영역을 점유하는 단일 주파수 대역을 이용하여 전송하며, 다중 반송파 방식은 전송 데이터를 2 개 이상의 반송파를 이용하여 일정 주파수 영역을 반송파의 개수 만큼 동일하게 분할해서 전송 데이터를 각 주파수 영역으로 분할해서 전송한다.The single-carrier modulation and demodulation algorithm loads data to be transmitted on one carrier, that is, transmits using a single frequency band occupying a predetermined frequency range, and the multi-carrier method uses two or more carriers to transmit data. The predetermined frequency domain is divided equally by the number of carriers, and transmission data is divided and transmitted in each frequency domain.

상기 단일 반송파 방식의 변복조 알고리즘을 이용한 특허로는, 발명의 명칭이 "method and apparatus for wideband transmission of digital signals between..., for example, a telephone central office and customer premises"이고, 등록번호가 "89302592.3"인 유럽특허가 있다. 상기 단일 반송파 방식의 변복조 알고리즘을 이용한 논문으로는, 제목이 "FTTC/DSL 전송시스템 연구개발-Part 1"이고, 게재지(페이지, 발표일)가 "JCCI'98(1077-1081, 1998.5)"인 논문이 있다.The patent using the modulation and demodulation algorithm of the single carrier method, the name of the invention "method and apparatus for wideband transmission of digital signals between ..., for example, a telephone central office and customer premises", the registration number "89302592.3 "There is a European patent. As a paper using the modulation and demodulation algorithm of the single carrier method, a paper titled "FTTC / DSL Transmission System R & D-Part 1" and a publication (page, publication date) "JCCI'98 (1077-1081, 1998.5)" There is this.

상기 다중 반송파 방식을 이용한 특허로는, 발명의 명칭이 "ADSL compatible discrete multitone apparatus"이고, 등록번호가 "005,673,290"인 미국특허가 있다. 상기 다중 반송파 방식을 이용한 논문으로는, 제목이 "multicarrier modulation for data transmission"이고, 게재지(페이지, 발표일)가 "IEEE Comm., Magazine(5-14, 1990.5)"인 논문과, 제목이 "VDSL용 DMT시스템에서 시간영역 window를 이용한 RF Egress/Ingress Suppression"이고, 게재지(페이지, 발표일)이 "JCCI'97(292-298, 1997.11)"인 논문이 있다.Patents using the multi-carrier method include a US patent entitled “ADSL compatible discrete multitone apparatus” and a registration number “005,673,290”. As a paper using the multi-carrier method, a paper titled "multicarrier modulation for data transmission", a publication (page, publication date) "IEEE Comm., Magazine (5-14, 1990.5)", and a title "VDSL RF Egress / Ingress Suppression using time domain window in DMT system, and publication (page, date of publication) is "JCCI'97 (292-298, 1997.11)".

그러나, 이러한 2가지 변복조 알고리즘은 심볼 생성 및 복원 과정뿐 아니라 변복조를 위한 다양한 이산신호 처리 방식도 매우 상이하므로 상호 호환될 수 없는 문제점이 있었다. 또한, 변복조 알고리즘이 동일한 범주에 속한다 하더라도 주파수 위치, 주파수 분할 방식 등등의 세부 설계 파라미터에 따라서 독립적으로 설계할 수 밖에 없기 때문에 서로 다른 DSL 서비스를 제공하기 위해서는 항상 새로운 DSL모뎀이 설계되어야 하는 문제점이 있었다.However, these two modulation demodulation algorithms are not only compatible with symbol generation and restoration but also with various discrete signal processing schemes for modulation and demodulation. In addition, even if the modulation and demodulation algorithms belong to the same category, they have to be designed independently according to detailed design parameters such as frequency position, frequency division method, etc., so that new DSL modems must always be designed to provide different DSL services. .

또한, 종래의 xDSL 모뎀들은 대부분 하드웨어를 기초로 하는 모뎀으로 특정 변복조 방식이 정해지면 다른 방식으로 전환이 불가능할 뿐 아니라 다양한 속도 지원이 불가능한 문제점이 있었다.In addition, the conventional xDSL modems are mostly hardware-based modems, and when a specific modulation / demodulation method is determined, other methods are impossible to switch to and other various speeds cannot be supported.

본 발명의 목적은 다양한 방식의 DSL 변복조 알고리즘을 전송 선로의 상태를 파악하고, 그 파악된 전송선로의 상태에 따라 xDSL 변복조 알고리즘 풀(Pool)에 등록된 DSL 변복조 알고리즘을 DSP 코어인 송수신 중앙 이산신호 처리부에 프로그램으로 다운로드시킨 후, 데이터를 송수신하도록 하는 범용 DSL 모뎀을 제공함에 있다.An object of the present invention is to identify the state of a transmission line using various types of DSL modulation and demodulation algorithm, and according to the state of the transmission line, the DSL modulation and demodulation algorithm registered in the xDSL modulation and demodulation pool is a DSP core. The present invention provides a general-purpose DSL modem for transmitting and receiving data after downloading it to a processor.

이와같은 본 발명의 목적을 달성하기 위한 수단은 입력 데이터의 속도 및 기준신호에 의해 전송선로의 상태를 측정한 후, 그 측정된 전송선로의 상태에 따라, 등록된 다수의 DSL(Digital Subscriber Line) 변복조 알고리즘중에서 하나를 선택하고, 그 선택된 DSL 변복조 알고리즘의 색인신호를 전송선로를 거쳐 송출하며, 그 선택된 DSL 변복조 알고리즘을 다운로드한 후, 준비신호 입력시 그 다운로드된 DSL 변복조 알고리즘에 따라 정상 동작을 수행하는 주 DSL 모뎀과, 기 설정된 기준신호를 발생하여 전송선로를 거쳐 상기 주 DSL 모뎀에 송출한 후, 상기 주 DSL 모뎀에서 송출되는 DSL 변복조 알고리즘 색인신호에 의해, DSL 변복조 알고리즘을 다운로드하고, 준비신호를 발생하여 상기 주 DSL 모뎀으로 송출하는 종 DSL 모뎀을 포함하여 구성된다.The means for achieving the object of the present invention is to measure the state of the transmission line by the speed of the input data and the reference signal, and according to the state of the measured transmission line, a plurality of registered DSL (Digital Subscriber Line) Select one of the modulation and demodulation algorithms, send out the index signal of the selected DSL modulation and demodulation algorithm via the transmission line, download the selected DSL modulation and demodulation algorithm, and perform normal operation according to the downloaded DSL modulation and demodulation algorithm when inputting the ready signal. The DSL modulation and demodulation algorithm is downloaded from the main DSL modem and the DSL modulation and demodulation algorithm index signal sent from the main DSL modem after generating a preset reference signal and transmitting the signal to the main DSL modem through a transmission line. It is configured to include a slave DSL modem that generates and sends to the primary DSL modem.

도 1 은 본 발명의 실시예에 따른 범용 DSL 모뎀의 데이터 송수신관계를 나타낸 도면.1 is a diagram showing a data transmission and reception relationship of a general-purpose DSL modem according to an embodiment of the present invention.

도 2a 는 도 1에서의 주 DSL 모뎀의 상세 블록도.FIG. 2A is a detailed block diagram of the main DSL modem in FIG. 1; FIG.

도 2b는 도 1에서의 종 DSL 모뎀의 상세 블록도.FIG. 2B is a detailed block diagram of the slave DSL modem in FIG. 1. FIG.

도 3은 본 발명의 실시예를 설명하기 위한 신호 흐름도.3 is a signal flow diagram for explaining an embodiment of the present invention.

(도면의 주요부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

1 : 주 DSL 모뎀 2,4 : AFE1: Primary DSL Modem 2,4: AFE

3 : 종 DSL 모뎀 11,13 : 입력 데이터 속도 측정부3: longitudinal DSL modem 11,13: input data rate measurement unit

21,23 : 송신 중앙 이산신호 처리부 31, 33 : DAC21, 23: transmission central discrete signal processing unit 31, 33: DAC

41,43 : ADC 51,53 : 수신 중앙 이산신호 처리부41,43: ADC 51,53: Receive central discrete signal processor

61 : 채널상태 측정부 63,71 : xDSL 변복조 알고리즘 풀61: channel state measurement unit 63, 71: xDSL modulation and demodulation algorithm pool

73,83 : 외부 제어블럭 83,91 : 제1 클럭 발생부73,83: external control block 83,91: first clock generator

93,101 : 제2 제어블럭93,101: second control block

도 1 은 본 발명의 실시예에 따른 범용 DSL 모뎀의 구성도를 도시한 것이다.1 is a block diagram of a general-purpose DSL modem according to an embodiment of the present invention.

도 1 에 도시된 바와같이, 범용 DSL 모뎀은 입력 데이터의 속도 및 기준신호에 의해 전송선로의 상태를 측정한 후, 그 측정된 전송선로의 상태에 따라, 등록된 xDSL 변복조 알고리즘중에서 하나를 선택하고, 그 선택된 xDSL 변복조 알고리즘의 색인신호를 AFE(Analog Front End)(2) 및 UTP를 거쳐 송출하며, xDSL 변복조 알고리즘을 다운로드한 후, 준비신호 입력시 그 다운로드된 xDSL 변복조 알고리즘에 따라 정상 동작을 수행하는 주 DSL 모뎀(1)과, 기준신호를 AFE(4) 및 UTP를 거쳐 상기 주 DSL 모뎀(1)에 송출한 후, 상기 주 DSL 모뎀(1)에서 송출되는 xDSL 변복조 알고리즘 색인신호에 의해 xDSL 변복조 알고리즘을 다운로드하고, 준비신호를 상기 주 DSL 모뎀(3)으로 송출하는 종 DSL 모뎀(3)으로 구성된다.As shown in FIG. 1, the general-purpose DSL modem measures the state of the transmission line by the speed of the input data and the reference signal, and then selects one of the registered xDSL modulation and demodulation algorithms according to the measured state of the transmission line. The index signal of the selected xDSL modulation and demodulation algorithm is transmitted through the AFE (Analog Front End) 2 and the UTP. After downloading the xDSL modulation and demodulation algorithm, the normal operation is performed according to the downloaded xDSL modulation and demodulation algorithm. After the main DSL modem 1 and the reference signal are transmitted to the main DSL modem 1 via the AFE 4 and the UTP, the xDSL modulation and demodulation algorithm index signal transmitted from the main DSL modem 1 is used. It consists of a slave DSL modem 3 which downloads the modulation and demodulation algorithm and sends a ready signal to the main DSL modem 3.

도 2a 및 도 2b는 각각 도 1에서의 주 DSL모뎀과 종 DSL 모뎀의 상세 구성도를 도시한 것이다.2A and 2B show detailed configuration diagrams of the main DSL modem and the slave DSL modem in FIG. 1, respectively.

도 2a에 도시된 바와같이, 상기 주 DSL 모뎀(1)은 초기화 및 시작시에 시리얼 비트 입력 데이터의 속도를 측정하여 속도정보를 출력하고, 정상 동작시 입력 클럭에 따라 그 시리얼 비트 데이터를 재정렬시켜 출력하는 입력 데이터 속도 측정부(11)와, 초기화 및 시작시에 xDSL 변조 알고리즘 색인신호를 1Mbps 단일 반송파방식의 복조 알고리즘에 따라 변조하고, 정상동작시 다운로드된 xDSL 변조 알고리즘에 따라 상기 입력데이터 속도 측정부(11)에서 재정렬된 시리얼비트 데이터를 변조시시켜 N비트 데이터를 출력하는 송신 중앙 이산신호 처리부(21)와, 상기 송신 중앙 이산신호 처리부(21)로부터 출력되는 N비트 데이터를 아날로그신호로 변환하여 AFE 및 UTP를 순차 거쳐 송출하는 디지털 /아날로그 변환기(Digital Analog Converter : DAC)(31)와, 초기화 및 시작시 상기 종 DSL 모뎀(3)에서 송출된 기준신호를 M비트 디지털 데이터로 변환시켜 출력하고, 정상 동작시에는 상기 종 DSL 모뎀(3)에서 송출된 아날로그신호를 M비트 디지털 데이터로 변환시켜 출력하는 아날로그/디지탈 변환기(Analog Digital Converter : ADC)(41)와, 초기화 및 시작시에 상기 ADC(41)에서 변환된 M비트 디지털 데이터를 1Mbps 단일 반송파방식의 복조 알고리즘에 따라 복조하고, 정상동작시 다운로드된 xDSL 복조 알고리즘에 따라 상기 ADC(41)에서 변환된 M비트 디지털 데이터를 복조하여 출력하는 수신 중앙 이산신호 처리부(51)와, 상기 수신 중앙 이산신호 처리부(51)에서 복조된 데이터를 분석하여 채널상태를 측정하는 채널상태 측정부(61)와, 다수의 DSL 변복조 알고리즘을 프로그램 형태로 등록하고 있는 xDSL 변복조 알고리즘 풀(71)과, 상기 채널상태 측정부(61)에서 측정된 채널상태와 상기 입력데이터 속도 측정부(11)에서 측정된 입력 데이터의 속도정보에 따라 상기 xDSL 변복조 알고리즘 풀(71)에 등록된 xDSL 변복조 알고리즘을 선택하여 상기 송신 중앙 이산신호 처리부(21) 및 수신 중앙 이산신호 처리부(51)에 다운로드 시키는 외부 제어블럭(81)와, 상기 외부 제어블럭(81)의 제어에 의해 클럭을 발생하여 상기 입력 데이터 속도 측정부(11), 송신 중앙 이산신호 처리부(21) 및 DAC(31)에 각각 제공하는 제1 클럭 발생부(91), 상기 외부 제어블록(81)의 제어에 따라 클럭을 발생하여 상기 ADC(41), 수신 중앙 이산신호 처리부(51) 및 채널상태 측정부(61)에 각각 제공하는 제2 클럭 발생부(101)로 구성된다.As shown in FIG. 2A, the main DSL modem 1 measures speed of serial bit input data at initialization and start, outputs speed information, and rearranges the serial bit data according to the input clock in normal operation. The input data rate measuring unit 11 outputs and modulates the xDSL modulation algorithm index signal at the time of initialization and start according to the 1Mbps single carrier demodulation algorithm, and measures the input data rate according to the downloaded xDSL modulation algorithm during normal operation. The transmission center discrete signal processing unit 21 for modulating the rearranged serial bit data in the unit 11 and outputting the N bit data, and converting the N bit data output from the transmission central discrete signal processing unit 21 into analog signals. And digital / analog converter (DAC) 31 which sequentially transmits the data through the AFE and the UTP. Analog / Digital which converts and outputs the reference signal transmitted from the DSL modem 3 into M-bit digital data, and converts and outputs the analog signal transmitted from the slave DSL modem 3 into M-bit digital data during normal operation. Analog-to-digital converter (ADC) 41 and M-bit digital data converted by the ADC 41 at initialization and start-up are demodulated according to a 1 Mbps single carrier demodulation algorithm, and xDSL demodulation downloaded during normal operation. The channel state is measured by analyzing the received central discrete signal processor 51 for demodulating and outputting the M-bit digital data converted by the ADC 41 according to an algorithm, and the data demodulated by the received central discrete signal processor 51. In the channel state measurement unit 61, the xDSL modulation and demodulation algorithm pool 71 that registers a plurality of DSL modulation and demodulation algorithms in a program form, and the channel state measurement unit 61 The transmission central discrete signal processor 21 selects an xDSL modulation and demodulation algorithm registered in the xDSL modulation and demodulation algorithm pool 71 according to the measured channel state and the speed information of the input data measured by the input data rate measuring unit 11. And an external control block 81 for downloading to the reception central discrete signal processor 51 and a clock generated by the control of the external control block 81 to generate the clock. The first clock generator 91 provided to the 21 and the DAC 31, respectively, generates a clock under the control of the external control block 81, and the ADC 41 and the reception central discrete signal processor 51. And a second clock generator 101 provided to the channel state measurement unit 61, respectively.

도 2b에 도시된 바와같이, 상기 종 DSL 모뎀(3)은 초기화 및 시작시 시리얼 비트 입력데이터의 속도를 측정하여 속도정보를 제공하고, 그 시리얼 비트 입력데이터 입력시에 기 설정된 기준신호를 발생하며, 정상동작시 입력되는 클럭에 따라 시리얼 비트 입력데이터를 재정렬시켜 출력하는 입력데이터 속도 측정부(13)와, 초기화 및 시작시 1Mbps 단일 반송파방식의 변조 알고리즘에 따라 상기 입력데이터 속도 측정부(13)에서 발생된 기준신호를 변조시켜 N비트 데이터를 출력하고, 정상동작시 다운로드된 xDSL 변조 알고리즘에 따라 상기 입력데이터 속도 측정부(13)로부터 출력되는 시리얼 비트 데이터를 변조시켜 N비트 데이터를 출력하는 송신 중앙 이산신호 처리부(23)와, 상기 송신 중앙 이산신호 처리부(23)로부터 출력되는 N비트 데이터를 아날로그신호로 변환하여 출력하는 DAC(33)와, 초기화 및 시작시 상기 주 DSL 모뎀(1)에서 출력되는 xDSL 변복조 색인신호를 디지털 데이터로 변환하고, 정상동작시 상기 주 DSL 모뎀(1)에서 출력되는 아날로그신호를 M비트 디지털 데이터로 변환하는 ADC(43)와, 초기화 및 시작시 1Mbps 이하의 단일 반송파 방식의 복조 알고리즘에 따라 상기 ADC(43)로부터 출력되는 M 비트 데이터를 복조하고, 정상동작시 다운로드된 xDSL 복조 알고리즘에 따라 상기 ADC(43)로부터 출력되는 M 비트 데이터를 복조하는 수신 중앙 이산신호 처리부(53)과, 다수의 DSL 변복조 알고리즘을 프로그램 형태로 등록시키는 xDSL 변복조 알고리즘 풀(63)과, 초기화 및 시작시 상기 수신 중앙 이산신호 처리부(53)에서 복조된 xDSL 복조신호에 의해 상기 xDSL 변복조 알고리즘 풀(63)에서 xDSL 변복조 알고리즘을 선택하여 상기 송신 중앙 이산신호 처리부(23)와 상기 수신 중앙 이산신호 처리부(53)에 각각 다운로드시키는 외부 제어블럭(73)과, 상기 외부 제어블럭(73)의 제어에 의해 클럭을 발생하여 상기 입력 데이터 속도 측정부(13), 송신 중앙 이산신호 처리부(23) 및 DAC(33)에 각각 공급하는 제1 클럭 발생부(83)와, 상기 외부 제어블록(73)의 제어에 의해 클럭을 발생하여 상기 ADC(43) 및 수신 중앙 이산신호 처리부(53)에 각각 공급하는 제2 클럭 발생부(93)로 구성된다.As shown in FIG. 2B, the slave DSL modem 3 provides speed information by measuring the speed of serial bit input data at initialization and start, and generates a preset reference signal when the serial bit input data is input. And an input data rate measuring unit 13 for rearranging and outputting serial bit input data according to a clock input during normal operation, and the input data rate measuring unit 13 according to a 1 Mbps single carrier modulation algorithm at initialization and start-up. Transmits N-bit data by modulating the reference signal generated by and outputs N-bit data by modulating the serial bit data output from the input data rate measuring unit 13 according to the xDSL modulation algorithm downloaded in normal operation. The central discrete signal processor 23 and the N-bit data output from the transmitting central discrete signal processor 23 are converted into analog signals. The DAC 33 converts and outputs the signal and the xDSL modulation and demodulation index signal output from the main DSL modem 1 at initialization and start to digital data, and the analog signal output from the main DSL modem 1 during normal operation. To demodulate M-bit data output from the ADC 43 according to a single carrier demodulation algorithm of 1 Mbps or less at the time of initialization and start, and the xDSL downloaded during normal operation. A receiving central discrete signal processor 53 for demodulating M bit data output from the ADC 43 according to a demodulation algorithm, an xDSL modulation and demodulation algorithm pool 63 for registering a plurality of DSL modulation and demodulation algorithms in a program form, and initializing and At the start, the xDSL demodulation algorithm pool 63 selects an xDSL modulation and demodulation algorithm according to the xDSL demodulation signal demodulated by the reception central discrete signal processing unit 53. An external control block 73 for downloading to the transmitting central discrete signal processor 23 and the receiving central discrete signal processor 53, and a clock generated by the control of the external control block 73 to measure the input data rate. The first clock generator 83 is supplied to the unit 13, the transmission central discrete signal processor 23 and the DAC 33, and the clock is generated under the control of the external control block 73 to generate the clock. 43) and a second clock generator 93 supplied to the reception central discrete signal processor 53, respectively.

이와같이 구성된 본 발명의 실시예에 따른 범용 DSL 모뎀의 동작을 도 3을 참조하여 상세히 설명하면 다음과 같다.The operation of the general purpose DSL modem according to the embodiment of the present invention configured as described above will be described in detail with reference to FIG. 3.

먼저, 주 DSL 모뎀(1)과 종 DSL모뎀(3)의 초기화시 및 시작시의 전체 동작을 설명하면 다음과 같다.First, the overall operation at the time of initializing and starting the main DSL modem 1 and the slave DSL modem 3 will be described as follows.

도 1에 도시된 주 DSL모뎀(1) 및 종 DSL 모뎀(3)은 1Mbps 이하의 단일 반송파 방식의 변복조 알고리즘을 채용하며, 이를 통해 도 1의 주 DSL 모뎀(1)과 종 DSL 모뎀(3)이 상호 정보를 주고 받는다. 이때, 도 1에 도시된 바와같이, 그 주 DSL 모뎀(1)에서 종 DSL 모뎀(3)쪽으로 가는 신호를 하향신호(Downstream Signal)라고 칭하며, 반대로 종 DSL 모뎀(3)에서 주 DSL 모뎀(1)쪽으로 가는 신호를 상향 신호(Upstream Signal)라 칭하기로 한다. 초기화시 및 시작시에 채널 특성 파악을 위한 기준 신호는 전송 선로에서 허용할 수 있는 최대 주파수대역을 점유하는 신호를 정하여 상기 종 DSL 모뎀(3)에서 발생된다.The primary DSL modem 1 and slave DSL modem 3 shown in FIG. 1 employ a single carrier modulation and demodulation algorithm of 1 Mbps or less, and thus the primary DSL modem 1 and slave DSL modem 3 of FIG. This mutual information is exchanged. At this time, as shown in FIG. 1, the signal from the main DSL modem 1 toward the slave DSL modem 3 is called a downstream signal, and on the contrary, the slave DSL modem 3 is connected to the primary DSL modem 1 in the slave DSL modem 3. The signal going to) will be referred to as an upstream signal. The reference signal for channel characterization at the time of initialization and start is generated in the slave DSL modem 3 by defining a signal occupying the maximum frequency band allowable in the transmission line.

상기 주 DSL 모뎀(1)과 종 DSL 모뎀(3)의 정보 교환 과정을 도 3을 참조하여 상세히 설명하면, 스텝 S1에서, 주 DSL 모뎀(1)은 입력데이터 속도를 측정한 후, 기준신호를 기다린다. 스텝 S2에서, 종 DSL 모뎀(3)은 기준신호를 발생하여 상향신호에 실어서 보낸 후, 상향 입력 데이터 속도정보를 측정 또는 정하여 보낸다. 스텝 S3에서, 주 DSL 모뎀(1)은 상향신호에 실려 수신된 기준신호로부터 채널상태를 측정하여 채널상태정보를 도 2에 도시된 외부 제어 블록(81)에 알려주며, 상기 종 DSL 모뎀(3)의 상향 입력 시리얼 데이터 속도정보를 수신하여 외부 제어 블록(81)에 전달한다.The process of exchanging information between the primary DSL modem 1 and the slave DSL modem 3 will be described in detail with reference to FIG. 3. In step S1, the primary DSL modem 1 measures the input data rate and then measures the reference signal. waiting. In step S2, the slave DSL modem 3 generates and transmits a reference signal on the uplink signal, and then measures or sets the uplink input data rate information. In step S3, the main DSL modem 1 measures the channel state from the received reference signal carried on the uplink signal and informs the external control block 81 of the channel state information shown in Fig. 2, and the slave DSL modem 3 Receives the upward input serial data rate information of and transfers it to the external control block (81).

스텝 S5 및 S6에서, 상기 외부 제어블럭(81)은 이 2 가지 정보와 주 DSL 모뎀(1)측 입력 시리얼 데이터 속도 정보를 결합하여 도 2a에 도시된 xDSL 변복조 알고리즘 풀(71)에서 주어진 환경에서 입력되는 데이터를 전송할 수 있는 변복조 알고리즘을 검색하여 최적의 알고리즘을 선택한다. 예를 들어, 하향 입력 시리얼 데이터의 속도가 25.92MHz이고, 이용할 수 있는 전송대역이 8MHz라면, 16-QAM 방식의 단일 반송파 변복조 방식을 채택할 수 있다.In steps S5 and S6, the external control block 81 combines these two pieces of information with the input serial data rate information of the main DSL modem 1 side in the given environment in the xDSL modulation and demodulation algorithm pool 71 shown in Fig. 2A. The optimal algorithm is selected by searching the modulation and demodulation algorithm that can transmit the input data. For example, if the downlink input serial data rate is 25.92MHz and the available transmission band is 8MHz, a 16-QAM single carrier modulation and demodulation method may be adopted.

또한, 사용자가 상대측 모뎀의 호환성을 고려해 미리 특정한 알고리즘을 지정하여 사용할 수도 있다. 만약, 적절한 알고리즘이 없으면 서비스는 불가능하다.In addition, the user may designate a specific algorithm in advance in consideration of the compatibility of the other party's modem. If there is no appropriate algorithm, service is impossible.

스텝 S7 및 S8에서, 적절한 알고리즘에 존재할 경우 상기 주 DSL 모뎀(1)은 변복조 알고리즘 색인신호를 상기 종 DSL 모뎀(3)측으로 송신한 후, 해당 변복조 알고리즘을 다운로드한다.In step S7 and S8, if present in the appropriate algorithm, the main DSL modem 1 transmits the modulation and demodulation algorithm index signal to the slave DSL modem 3 side, and then downloads the modulation and demodulation algorithm.

스텝 S9 내지 S11에서, 상기 종 DSL 모뎀(3)은 상기 주 DSL 모뎀(1)에서 송신한 변복조 알고리즘 색인신호를 검출하여 해당 변복조 알고리즘을 다운로드한 후, 다운로드가 완료되었다는 준비신호를 상기 주 DSL 모뎀(1)측으로 송신한다.In steps S9 to S11, the slave DSL modem 3 detects the modulation / demodulation algorithm index signal transmitted from the main DSL modem 1, downloads the modulation / demodulation algorithm, and sends a ready signal that the download is completed. Send to side (1).

스텝 S12 및 S13에서, 상기 주 DSL 모뎀(1)은 상기 종 DSL 모뎀(3)에서 송신한 준비신호를 검출한 후, 정상동작을 실행하게 된다.In steps S12 and S13, the main DSL modem 1 detects the ready signal transmitted from the slave DSL modem 3, and then performs normal operation.

이후, 도 2a에 도시된 상기 주 DSL 모뎀(1)의 초기화시 및 시작시의 동작을 상세히 설명하면 다음과 같다.Hereinafter, the operations at the time of initialization and start of the main DSL modem 1 shown in FIG. 2A will be described in detail.

먼저, 입력 데이터 속도 측정부(11)는 입력 시리얼 비트 데이터의 속도를 측정하여 외부 제어 블록(81)으로 정보를 전달한다.First, the input data rate measuring unit 11 measures the speed of the input serial bit data and transfers the information to the external control block 81.

한편, 수신 중앙 이산신호 처리부(51)는 상기 종 DSL 모뎀(3)에서 발생된 채널 상태 측정을 위한 기준 신호를 ADC(41)를 거쳐 수신한 후, 1Mbps 이하의 단일 반송파 방식의 복조 알고리즘에 따라 복조하여 채널 상태 측정부(61)로 전달한다.Meanwhile, the receiving central discrete signal processor 51 receives the reference signal for measuring the channel state generated by the slave DSL modem 3 through the ADC 41 and then, according to the demodulation algorithm of the single carrier method of 1 Mbps or less. The demodulator transmits the demodulated signal to the channel state measuring unit 61.

상기 채널 상태 측정부(61)는 상기 수신 중앙 이산신호 처리부(51)에서 전달된 기준신호에 의해 전송선로의 상태 특성, 즉 충격파 잡음(impulse noise), 채널 감쇄(channel attenuation), 크로스토크(crosstalk), RF신호 등등에 의한 전달특성을 측정하여 상기 외부 제어블럭(81)에 전달한다.The channel state measuring unit 61 is a state characteristic of the transmission line, that is, shock wave noise (impulse noise), channel attenuation, crosstalk (crosstalk) by the reference signal transmitted from the receiving central discrete signal processing unit 51 ) And the transfer characteristic by the RF signal and the like are transmitted to the external control block 81.

상기 외부 제어 블록(81)에서는 상기 채널상태 특정부(61)에서 전달된 전송 선로 상태 정보와 상기 입력데이터 속도 측정부(11)에서 전달된 속도정보를 조합하여 xDSL 변복조 알고리즘 풀(71)에 등록된 xDSL 변복조 알고리즘주에서 적절한 알고리즘을 선택하고, 그 선택된 알고리즘의 색인신호를 AFE & UTP를 통하여 상기 종 DSL 모뎀(3)으로 전달한 후, 송신 중앙 이산신호 처리부(21) 및 수신 중앙 이산신호 처리부(51)에 다운로드한다In the external control block 81, the transmission line state information transmitted from the channel state specifying unit 61 and the speed information transmitted from the input data rate measuring unit 11 are combined and registered in the xDSL modulation and demodulation algorithm pool 71. After selecting the appropriate algorithm from the xDSL modulation and demodulation algorithm, and transmitting the index signal of the selected algorithm to the slave DSL modem 3 through AFE & UTP, the transmission central discrete signal processing unit 21 and the receiving central discrete signal processing unit ( We download to 51)

이후, 도 2b에 도시된 상기 종 DLS 모뎀(3)의 초기화시 및 시작시의 동작을 상세히 설명하면 다음과 같다.Hereinafter, the operation at the time of initialization and start of the slave DLS modem 3 shown in FIG. 2B will be described in detail.

먼저, 입력 데이터 속도 측정부(13)에서는 상기 주 DLS 모뎀(1)이 전송 선로 상태를 파악할 수 있도록 기 설정된 기준신호를 발생하여 송신 중앙 이산신호 처리부(23)에 전달하고, 입력되는 시리얼 비트 데이터의 속도를 측정하여 속도정보를 외부 제어블록(73)에 전달한다.First, the input data rate measuring unit 13 generates a preset reference signal so that the main DLS modem 1 can grasp the transmission line state, and transmits it to the transmitting central discrete signal processing unit 23, and inputs the serial bit data. Measure the speed of and transmit the speed information to the external control block (73).

상기 송신 중앙 이산신호 처리부(23)는 상기 입력 데이터 속도측정부(13)에서 전달된 기준신호를 1Mbps이하의 단일 반송파 방식의 변조 알고리즘에 따라 변조한다. 그 변조된 기준신호는 DAC(33)를 거쳐 디지털 기준신호로 변환되어 AFE & UTP를 거쳐 상기 주 DSL 모뎀(1)으로 송출되게 된다.The transmission central discrete signal processor 23 modulates the reference signal transmitted from the input data rate measurement unit 13 according to a single carrier modulation algorithm of 1 Mbps or less. The modulated reference signal is converted into a digital reference signal via the DAC 33 and transmitted to the main DSL modem 1 via AFE & UTP.

이후, 상기 주 DSL모뎀(1)에서 송출된 xDSL 변복조 알고리즘 색인신호가 종 DSL모뎀(3)측의 AFE & UTP를 거쳐 ADC(43)에 입력되면, 그 ADC(43)는 그 xDSL 변복조 알고리즘 색인신호를 디지털 색인신호로 변환하여 수신중앙 이산신호 처리부(53)에 전달한다. 상기 수신 중앙 이산신호 처리부(53)는 상기 ADC(43)에서 변환된 디지털 색인신호를 1Mbps 이하의 단일 반송파 방식의 복조 알고리즘에 따라 복조하여 외부 제어블럭(73)에 전달한다.Thereafter, when the xDSL modulation and demodulation algorithm index signal transmitted from the main DSL modem 1 is inputted to the ADC 43 via AFE & UTP on the slave DSL modem 3 side, the ADC 43 receives the xDSL modulation and demodulation algorithm index. The signal is converted into a digital index signal and transmitted to the receiving central discrete signal processor 53. The receiving central discrete signal processor 53 demodulates the digital index signal converted by the ADC 43 according to a single carrier demodulation algorithm of 1 Mbps or less and transmits the demodulated algorithm to the external control block 73.

상기 외부 제어블럭(73)은 상기 수신 중앙 이산신호 처리부(53)에서 전달된 색인신호와 상기 입력데이터 속도 측정부(13)에서 전달된 속도정보를 고려하여 xDSL 변복조 알고리즘 풀(63)에 등록된 xDSL 변복조 알고리즘중에서 적절한 xDSL 변복조 알고리즘을 선택하고, 상기 DSP 코어(core)인 송신 중앙 이산신호 처리부(23)에 그 선택된 DSL 변조 알고리즘을 다운로드시키고, DSP 코더인 상기 수신 중앙 이산신호 처리부(53)에는 그 선택된 DSL 복조 알고리즘을 다운로드시킨다. 상기 송신 중앙 이산신호 처리부(23) 및 수신 중앙 이산신호 처리부(53)는 다운로드가 완료되면, 상기 송신 중앙 이산신호 처리부(23)는 기 설정된 준비신호를 발생 및 변조시켜 DAC(33) 및 AFE & UTP를 거쳐 송출하게 된다.The external control block 73 is registered in the xDSL modulation and demodulation algorithm pool 63 in consideration of the index signal transmitted from the receiving central discrete signal processor 53 and the speed information transmitted from the input data rate measuring unit 13. An appropriate xDSL modulation and demodulation algorithm is selected from among the xDSL modulation and demodulation algorithms, and the selected DSL modulation algorithm is downloaded to the transmission central discrete signal processing unit 23 which is the DSP core. Download the selected DSL demodulation algorithm. When the transmission central discrete signal processing unit 23 and the reception central discrete signal processing unit 53 have completed downloading, the transmission central discrete signal processing unit 23 generates and modulates a predetermined ready signal to generate the DAC 33 and the AFE &. It is sent through UTP.

상기 외부 제어 블록(73)은 제1,제2 클럭 발생부(83),(93)를 제어하게 된다. 상기 제1 클럭 발생부(83)는 상기 외부 제어블록(73)의 제어에 따라 클럭을 발생하여 상기 입력 데이터 속도 측정부(13), 송신 중앙 이산신호 처리부(23) 및 DAC(33)에 각각 공급하게 된다. 상기 제2 클럭 발생부(93)은 상기 외부 제어블록(73)의 제어에 따라 클럭을 발생하여 상기 ADC(43) 및 상기 수신 중앙 이산신호 처리부(53)에 각각 공급하게 된다.The external control block 73 controls the first and second clock generators 83 and 93. The first clock generator 83 generates a clock under the control of the external control block 73 to the input data rate measuring unit 13, the transmission central discrete signal processor 23, and the DAC 33, respectively. Will be supplied. The second clock generator 93 generates a clock under the control of the external control block 73 and supplies the clock to the ADC 43 and the receiving central discrete signal processor 53, respectively.

상기 송출된 기준신호는, 기 설명한 바와같이, 주 DSL 모뎀(1)에서의 ADC(41), 수신 중앙 이산신호 처리부(51) 및 채널 상태 측정부(51)를 거쳐 외부 제어 블록(81)에서 검출되게 된다. 상기 외부 제어 블록(81)은 그 준비신호의 검출에 따라 제1, 제2 클럭 발생부(91)를 제어하게 된다. 그 제어에 따라 상기 제1 클럭 발생부(91)는 클럭을 발생하여 상기 입력 데이터 속도 측정부(11), 송신 중앙 이산신호 처리부(21) 및 DAC(31)에 각각 제공한다. 상기 제2 클럭 발생부(101)는 상기 외부 제어 블록(81)의 제어에 따라 클럭을 발생하여 상기 ADC(41), 수신 중앙 이산신호 처리부(51) 및 채널 상태 측정부(51)에 각각 제공하게 된다.As described above, the transmitted reference signal is transmitted to the external control block 81 via the ADC 41 of the main DSL modem 1, the reception central discrete signal processor 51, and the channel state measurement unit 51. Will be detected. The external control block 81 controls the first and second clock generators 91 according to the detection of the ready signal. According to the control, the first clock generator 91 generates a clock and provides the clock to the input data rate measuring unit 11, the transmission central discrete signal processing unit 21, and the DAC 31, respectively. The second clock generator 101 generates a clock under the control of the external control block 81 and provides the clock to the ADC 41, the reception central discrete signal processor 51, and the channel state measurer 51, respectively. Done.

이후, 상기 주 DSL 모뎀(1) 및 종 DSL 모뎀(3)의 정상 동작시를 설명하면 다음과 같다.Hereinafter, the normal operation of the main DSL modem 1 and the slave DSL modem 3 will be described.

상기 주 DSL 모뎀(1) 및 종 DSL 모뎀(3)의 입력 데이터 속도 측정부(11),(13)에서는 제1 클럭 발생부(91),(83)에서 각각 제공하는 클럭에 따라, 입력 시리얼 비트 데이터를 재정렬 한다. 재정렬된 시리얼 비트 데이터는 송신 중앙 이산신호 처리부(21),(23)에서 이미 선택된 xDSL 알고리즘 방식의 DSL 심볼 형태로 변환되어 변조된다. 상기 송신 중앙 이산신호 처리부(31),(23)의 출력 데이터는 DAC와 AFE(Analog Front End)를 거쳐 전송선로로 전달된다.In the input data rate measuring units 11 and 13 of the main DSL modem 1 and the slave DSL modem 3, the input serial speed is determined according to the clocks provided by the first clock generators 91 and 83, respectively. Reorder bit data. The rearranged serial bit data is converted into a DSL symbol form of an xDSL algorithm method selected by the transmission central discrete signal processing units 21 and 23 and modulated. Output data of the transmission central discrete signal processing units 31 and 23 is transferred to a transmission line through a DAC and an analog front end (AFE).

또한, 주 DSL 모뎀(1) 및 종 DSL 모뎀(3)에서의 수신 중앙 이산신호 처리부(51),(53)는 각각 외부 제어 블록(81),(73)에 의해 선택된 xDSL알고리즘에 의해 복조 및 심볼 복원 기능을 수행하게 되는 것이다.In addition, the reception central discrete signal processing units 51 and 53 in the main DSL modem 1 and the slave DSL modem 3 are demodulated by the xDSL algorithm selected by the external control blocks 81 and 73, respectively. It will perform the symbol restoration function.

본 발명은 다양한 변복조 알고리즘을 xDSL 변복조 알고리즘 풀에 프로그램 형태로 등록하고 있다가, 요구되는 서비스에 따라 적절한 변복조 알고리즘을 채용하여 구현 할 수 있음으로써, 다른 방식의 변복조 알고리즘을 구현하기 위해서 별도의 하드웨어 설계가 필요 없이 단지, 프로그램 형태로 xDSL 변복조 알고리즘 풀에 등록하기만 하면 되는 효과가 있다.The present invention registers a variety of modulation and demodulation algorithms in the form of a program in the xDSL modulation and demodulation algorithm pool, and can be implemented by adopting an appropriate modulation and demodulation algorithm according to a required service. There is no need to register it, just register it in the programmatic xDSL modulation and demodulation pool.

또한, 본 발명은 전송 선로 상태를 자체적으로 파악하는 기능을 가지고 채널 상황에 따라 적절한 변복조 알고리즘을 채용하여 데이터를 송수신할 뿐만 아니라 특정한 변조 또는 복조 알고리즘을 채용한 상용 DSL모뎀과도 호환이 가능한 효과가 있다.In addition, the present invention has the function of identifying the transmission line status by itself, and employs an appropriate modulation and demodulation algorithm according to the channel conditions, and it is effective to be compatible with commercial DSL modems employing a specific modulation or demodulation algorithm. have.

Claims

After measuring the state of the transmission line by the speed of the input data and the reference signal, one of a plurality of registered DSL (Digital Subscriber Line) demodulation algorithms is selected according to the measured state of the transmission line, and the selected DSL modulation and demodulation. A main DSL modem for transmitting the index signal of the algorithm through a transmission line, downloading the selected DSL modulation / demodulation algorithm, and performing normal operation according to the downloaded DSL modulation / demodulation algorithm when a ready signal is input;

After generating a preset reference signal and transmitting it to the main DSL modem via a transmission line, the DSL modulation and demodulation algorithm index signal is transmitted from the main DSL modem, and the DSL modulation and demodulation algorithm is downloaded, and a ready signal is generated to generate the main DSL. A general-purpose DSL modem, characterized in that it comprises a slave DSL modem that transmits to the modem.

The method of claim 1,

The main DSL modem includes an input data rate measuring unit configured to measure speed of serial bit input data at initialization and start, output speed information, and rearrange serial bit input data according to an input clock during normal operation;

At initialization and start, the index signal of the DSL modulation algorithm to be downloaded is modulated according to the single carrier demodulation algorithm, and in normal operation, the rearranged serial bit data is modulated by the input data rate measuring unit according to the downloaded xDSL modulation algorithm. A transmission central discrete signal processor for transmitting the signal to a transmission line through a digital-to-analog converter;

At initialization and start-up, the digital data input via the analog-to-digital converter is demodulated according to the 1Mbps single carrier demodulation algorithm, and in the normal operation, the M bit is input through the analog-to-digital converter according to the downloaded xDSL demodulation algorithm. A reception central discrete signal processor for demodulating and outputting digital data;

A channel state measuring unit analyzing the demodulated data in the receiving central discrete signal processor to measure a channel state;

An xDSL modulation and demodulation algorithm pool for registering a plurality of DSL modulation and demodulation algorithms in a program form;

The transmission central discrete signal processor selects a plurality of DSL modulation and demodulation algorithms registered in the xDSL modulation and demodulation algorithm pool according to the channel state measured by the channel state measuring unit and the speed information of the input data measured by the input data rate measuring unit. And an external control block for downloading to the receiving central discrete signal processor.

The method of claim 2,

A first clock generator for generating a clock by controlling the external control block and providing the clock to the input data rate measuring unit, the transmission central discrete signal processing unit, and the digital-analog converter;

And a second clock generator for generating a clock under the control of the external control block and providing the clock to the analog-to-digital converter, the reception central discrete signal processor, and the channel state measurement unit, respectively.

The method of claim 2,

The slave DSL modem provides speed information by measuring the speed of serial bit input data at initialization and start, generates a preset reference signal when the serial bit input data is input, and generates a serial signal according to a clock input during normal operation. An input data rate measuring unit for rearranging and outputting bit input data;

Modulates and outputs a reference signal generated by the input data rate measuring unit according to a 1Mbps single carrier modulation algorithm at initialization and start, and outputs from the input data rate measuring unit according to a DSL modulation algorithm downloaded in normal operation. A transmission central discrete signal processor for modulating the serial bit data to be output through a digital-to-analog converter;

Data initialized through the analog-to-digital converter according to a demodulation algorithm of a single carrier method of 1Mbps or less at the time of initialization and start, and data input through the analog-to-digital converter according to the downloaded DSL demodulation algorithm in normal operation. A reception central discrete signal processing unit for demodulating the signal;

The xDSL modulation and demodulation algorithm is selected from the xDSL modulation and demodulation algorithm pool based on the xDSL algorithm index signal demodulated by the receiving central discrete signal processor and the velocity information measured by the input data rate measurement unit. And an external control block for downloading each of said receiving central discrete signal processing units.

The method of claim 4, wherein

A first clock generator which generates a clock under control of the external control block and supplies the clock to the input data rate measuring unit, the transmission central discrete signal processing unit, and the digital-analog converter;

And a second clock generator which generates a clock under the control of the external control block and supplies the clock to the analog-to-digital converter and the receiving central discrete signal processor, respectively.