KR20000025983A - Transmitter apparatus of code division multiple access system - Google Patents

Transmitter apparatus of code division multiple access system Download PDF

Info

Publication number
KR20000025983A
KR20000025983A KR1019980043329A KR19980043329A KR20000025983A KR 20000025983 A KR20000025983 A KR 20000025983A KR 1019980043329 A KR1019980043329 A KR 1019980043329A KR 19980043329 A KR19980043329 A KR 19980043329A KR 20000025983 A KR20000025983 A KR 20000025983A
Authority
KR
South Korea
Prior art keywords
signals
signal
adder
output
baseband
Prior art date
Application number
KR1019980043329A
Other languages
Korean (ko)
Inventor
장원석
Original Assignee
김덕중
사단법인 고등기술연구원 연구조합
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김덕중, 사단법인 고등기술연구원 연구조합 filed Critical 김덕중
Priority to KR1019980043329A priority Critical patent/KR20000025983A/en
Publication of KR20000025983A publication Critical patent/KR20000025983A/en

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02Transmitters
    • H04B1/04Circuits
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/69Spread spectrum techniques
    • H04B1/707Spread spectrum techniques using direct sequence modulation

Abstract

PURPOSE: A transmitter apparatus a CDMA system is provided to be easy to design a high speed circuit by constructing a base band filter suing a simple control circuit, an adder and a shifter. CONSTITUTION: In a transmitter apparatus, a base band filter part(200) includes base band filters(101,103) for filtering I and Q signals of a pilot channel to limit a band width, and base band filters(105,107) for filtering I and Q signals of other channels except for the pilot channel to limit the band width. Multipliers(120,122) multiply a power rate to the I and Q signals of the pilot signal according to the pilot signal, and multipliers(124,126) multiply a power rate to the I and Q signals of other channels except for the pilot channel according to each channel. A first adder(130) adds all I and Q signals, that is, output signals of the multipliers(120,124), and a second adder(132) adds all Q channel signals, that is, output signals of the multipliers(122,126). A first D/A converting part(140) converts an output signal of the first adder(130) into an analog signal, and a second D/A converting part(150) converts an output signal of the second adder(132) into an analog signal.

Description

코드 분할 다중 접속 시스템의 송신장치Transmitter of Code Division Multiple Access System

본 발명은 코드 분할 다중 접속(code division multiple access : CDMA) 이동 통신 시스템의 송신장치에 관한 것으로, 특히, 송신신호의 대역폭을 제한하기 위해 사용되는 기저 대역 필터(baseband filter)를 간단한 제어회로와 가산기 및 시프터를 사용하여 구성하므로써 회로의 구성이 간단해지고 소비전력을 줄일 수 있는 코드 분할 다중 접속 시스템의 송신장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a transmission apparatus of a code division multiple access (CDMA) mobile communication system. In particular, a baseband filter used to limit the bandwidth of a transmission signal is added to a simple control circuit and an adder. And a transmission apparatus of a code division multiple access system capable of simplifying circuit configuration and reducing power consumption by using a shifter.

CDMA 방식은 미국의 퀄컴사에 의해 제안된 방식으로, 이러한 CDMA 방식은 여러 사용자가 시간과 주파수를 공유하면서 각 가입자에게 상호 상관계수값이 낮은 PN코드열을 할당하고, 각 가입자는 자기에게 할당된 PN 코드열을 사용하여 신호를 확산시켜 전송하며, 수신측에서는 송신측에서 사용한 것과 동일한 PN코드열을 발생시켜 동기를 맞추고, 이를 이용하여 수신된 신호를 역확산 시켜 원래의 신호를 복원하는 방식이다. CDMA 방식의 디지탈 이동통신 시스템에 관한 규격은 미국의 TIA(Telecommunications Industry Association)에서 규정한 IS-95(Interim Standard-95)에 정의되어 있다.The CDMA scheme is proposed by Qualcomm of the United States. The CDMA scheme assigns each subscriber a PN code string having a low cross-correlation coefficient while sharing time and frequency with each user. The signal is spread by using the PN code string and transmitted, and the receiving side generates the same PN code string as that used by the transmitting side to synchronize the signal, and de-spreads the received signal by using the same to restore the original signal. The standard for the CDMA digital mobile communication system is defined in IS-95 (Interim Standard-95) defined by the Telecommunications Industry Association (TIA).

일반적으로, CDMA 방식에서 정보신호를 전송하는 방법은 대역확산 방식을 이용한다. 이러한 대역확산 방식은 송신측에서 확산신호를 이용하여 전송하고자하는 정보신호의 대역을 확산시켜 전송하고, 수신측에서는 송신측과 동일한 확산 신호를 사용하여 수신된 신호를 역확산시키므로써 원래의 정보신호를 얻는 기술이다.In general, a method for transmitting an information signal in the CDMA method uses a spread spectrum method. This spreading method spreads a band of an information signal to be transmitted by using a spreading signal at a transmitting side, and despreads a received signal by using the same spreading signal as a transmitting side, thereby receiving the original information signal. It is a technique to get.

현재 데이터의 송수신을 위한 무선 통신 환경은 대역폭이 제한되어 있기 때문에, CDMA 시스템의 기지국 또는 단말기가 소정의 데이터 신호를 송수신하기 위해서는 데이터 신호의 대역폭을 기저 대역내로 제한하여야 한다. 따라서, CDMA 시스템의 기지국 또는 단말기의 송신장치는 송신시에 신호가 차지하는 대역폭을 제한하기 위한 기저 대역 필터가 사용된다.Since a wireless communication environment for transmitting and receiving data is currently limited in bandwidth, in order for a base station or a terminal of a CDMA system to transmit or receive a predetermined data signal, the bandwidth of the data signal must be limited within a base band. Accordingly, a baseband filter for limiting the bandwidth occupied by the signal at the time of transmission is used in the transmission apparatus of the base station or the terminal of the CDMA system.

도 1은 통상적인 CDMA 시스템에서의 송신 장치의 구성을 도시한다. 도시된 바와같이, 통상적인 CDMA 시스템의 송신장치는 파일롯 채널의 I 및 Q 신호와 파일롯 파워, 즉, 파일롯 신호의 전력비를 각기 곱하여 주는 곱셈기(20, 22) 및 파일롯 채널을 제외한 다른 채널신호의 I 및 Q 신호와 채널 파워를 각기 곱하여 주는 곱셈기(24, 26), 곱셈기(20, 24)를 통한 모든 I 채널 신호를 더하여 주는 가산기(30) 및 곱셈기(22, 26)를 통한 모든 Q 채널 신호를 더하여 주는 가산기(32)와, 가산기(30)의 출력신호를 필터링하여 대역폭을 제한하는 기저 대역 필터(40), 가산기(32)의 출력신호를 필터링하여 대역폭을 제한하는 기저 대역 필터(50) 및 기저 대역 필터(40, 50)의 출력신호를 아날로그 신호로 각각 변환하는 D/A 변환부(60,70)를 포함한다.1 shows the configuration of a transmission apparatus in a typical CDMA system. As shown, a typical CDMA system transmitter employs multipliers 20 and 22 that multiply the I and Q signals of the pilot channel with the pilot power, i.e., the power ratio of the pilot signal, respectively, and the I and Q signals of the other channel except the pilot channel. And all Q channel signals through the adder 30 and the multipliers 22 and 26, which add all the I channel signals through the multipliers 20 and 24, and multiply the Q signals by the channel power. In addition, the adder 32, the baseband filter 40 for filtering the output signal of the adder 30 to limit the bandwidth, the baseband filter 50 for filtering the output signal of the adder 32 to limit the bandwidth and D / A converters 60 and 70 convert the output signals of the baseband filters 40 and 50 into analog signals, respectively.

CDMA 시스템의 송신장치에서, 각 채널에서 송신되는 데이터들은 먼저 PN 코드에 의해 대역확산 된후, 각 채널의 I 및 Q 신호가 각기 곱셈기(20, 22, 24, 26)에서 파워 성분 즉, 전력성분과 곱해진 후, I 신호는 I 신호대로 가산기(30)에서 더하여 지고, Q 신호는 Q 신호대로 가산기(32)에서 더해진다.In the transmission apparatus of the CDMA system, the data transmitted in each channel are first spread by the PN code, and then the I and Q signals of each channel are multiplied by the power component, i. After multiplication, the I signal is added in adder 30 as the I signal and the Q signal is added in adder 32 as the Q signal.

그후에, 가산기(30, 32)에서 더해진 I 및 Q 신호는 각각 기저 대역 필터(40, 50)로 입력되어, 기저 대역 필터(40,50)에서 필터링되므로써 대역폭이 제한된 후 각각 D/A 변환부(60, 70)에서 아날로그 신호로 변환되어 출력된다.Thereafter, the I and Q signals added by the adders 30 and 32 are inputted to the baseband filters 40 and 50, respectively, and filtered by the baseband filters 40 and 50, thereby limiting the bandwidth, respectively. 60, 70) is converted into an analog signal and output.

도 2는 도 1에 도시된 상술한 바와같은 CDMA 시스템의 송신장치에 사용되는 기저 대역 필터의 상세 구성도이다. 도시된 바와같이, 기저 대역 필터는 입력신호를 지연하여 시프트시키는 다수의 시프터(Z-1: 42), 각기 상이한 필터 계수(h0, h1, h2, h3, ... , hk)를 갖는 다수개의 곱셈기(44) 및 시프터(42) 이전의 곱셈기(44)의 출력신호와 시프터 이후의 곱셈기(44)의 출력을 각각 더하는 다수개의 가산기(46)로 구성되며, 상술한 바와같이, 기저 대역 필터(40, 50)로 입력된 I 및 Q 신호는 칩 레이트(chip rate)의 소정 배수로 보간되어 각각 D/A 변환부(60, 70)로 전송된다.FIG. 2 is a detailed block diagram of the baseband filter used in the transmitter of the CDMA system as described above in FIG. As shown, the baseband filter has a number of shifters (Z −1 : 42) for delaying and shifting the input signal, and different filter coefficients h 0 , h 1 , h 2 , h 3 , ..., h k. And a plurality of adders 46 each of which adds the output signal of the multiplier 44 before the shifter 42 and the output of the multiplier 44 after the shifter, as described above. The I and Q signals input to the baseband filters 40 and 50 are interpolated at predetermined multiples of the chip rate and transmitted to the D / A converters 60 and 70, respectively.

그러나, 도 2에 도시된 바와같은 기저 대역 필터(40)는 다수개의 곱셈기를 사용하고 있는데, 일반적으로 곱셈기는 집적회로 구성시 필요로하는 로직회로의 양이 상당히 늘어나게 되며, 또한, 적어도 칩 레이트(chip rate)의 4배이상으로 동작하는 고속 곱셈 회로(칩 레이트가 약 4MHz 인 경우최소 16MHz 이상)로 구성하여야 하는바, 실질적인 구현에 있어서 어려움이 있으며, 전체 회로의 크기가 매우 커지고 전력소비가 증가하는 문제점이 있었다.However, the baseband filter 40 as shown in FIG. 2 uses a plurality of multipliers, which generally increase the amount of logic circuits required in an integrated circuit configuration, and at least the chip rate ( It should be composed of a high speed multiplication circuit (at least 16MHz when the chip rate is about 4MHz) operating at more than four times the chip rate.Therefore, there is a difficulty in practical implementation, and the size of the entire circuit is very large and power consumption is increased. There was a problem.

그러므로, 본 발명은 상술한 바와같은 문제점을 해결하기 위해 안출된 것으로, 본 발명의 목적은 CDMA 시스템의 송신장치를 구성함에 있어 곱셈기를 사용하지 않고 간단한 제어회로 및 가산기, 시프트만을 이용하여 구성하므로써 회로 구성을 간단히 하고 전력소모를 줄일 수 있도록 CDMA 시스템의 송신장치를 제공하는데 있다.Therefore, the present invention has been made to solve the above problems, and an object of the present invention is to use a simple control circuit, an adder, and a shift without using a multiplier in configuring a transmission apparatus of a CDMA system. The present invention provides a transmission apparatus of a CDMA system to simplify the configuration and reduce power consumption.

상술한 목적을 달성하기 위한 본 발명의 바람직한 실시예에 따르면, CDMA이동 통신 시스템에서 사용되는 송신장치는, 파일롯 채널의 I 및 Q 신호 및 다른 채널들의 I 및 Q 신호를 필터링하므로써 대역폭을 제한하여 출력하는 상기 채널 개수에 대응하는 개수의 기저 대역 필터들로 이루어진 기저 대역 필터부와, 상기 기저 대역 필터부를 구성하는 기저 대역 필터들중 파일롯 신호의 I 및 Q 신호를 필터링하는 기저 대역 필터로부터 제공되는 신호에 각각 파일롯 신호에 따른 전력비를 곱하여 출력하는 두개의 곱셈기와, 상기 기저 대역 필터부를 구성하는 기저 대역 필터들중 상기 파일롯 채널 신호를 제외한 다른 모든 채널의 I 및 Q 신호를 필터링하는 다수개의 기저 대역 필터로부터 제공되는 신호에 각각 채널의 전력비를 곱하여 출력하는 다수개의 곱셈기와, 상기 곱셈기들의 출력신호들중 모든 I 채널의 신호를 합산하여 출력하는 제 1 가산기와, 상기 곱셈기들의 출력신호들중 모든 Q 채널의 신호를 합산하여 출력하는 제 2 가산기와, 상기 제 1 가산기의 출력신호를 아날로그 신호로 변환하는 제 1 D/A 변환기와, 상기 제 2 가산기의 출력신호를 아날로그 신호로 변환하는 제 2 D/A 변환기를 포함하는 것을 특징으로 한다.According to a preferred embodiment of the present invention for achieving the above object, the transmission apparatus used in the CDMA mobile communication system, outputs by limiting the bandwidth by filtering the I and Q signals of the pilot channel and the I and Q signals of other channels A signal provided from a baseband filter comprising a number of baseband filters corresponding to the number of channels, and a baseband filter filtering I and Q signals of a pilot signal among the baseband filters constituting the baseband filter; Two multipliers for multiplying and outputting a power ratio according to a pilot signal, and a plurality of baseband filters for filtering I and Q signals of all other channels except for the pilot channel signal among the baseband filters constituting the baseband filter unit Multiple multiplications by outputting the signal provided from A first adder for summing and outputting signals of all I channels among the output signals of the multipliers, a second adder for summing and outputting signals of all Q channels among the output signals of the multipliers, and the first adder And a second D / A converter for converting the output signal of the digital signal into an analog signal, and a second D / A converter for converting the output signal of the second adder to an analog signal.

도 1은 종래의 코드 분할 다중 접속 시스템의 송신장치를 나타낸 구성 블록도,1 is a block diagram showing a transmission apparatus of a conventional code division multiple access system;

도 2는 도 1에 도시된 종래의 코드 분할 다중 접속 시스템의 송신장치를 구성하는 기저 대역 필터의 상세 구성도,2 is a detailed block diagram of a baseband filter constituting a transmitter of the conventional code division multiple access system shown in FIG. 1;

도 3은 본 발명의 바람직한 실시예에 따른 코드 분할 다중 접속 시스템의 송신장치를 나타낸 구성 블록도,3 is a block diagram showing a transmission apparatus of a code division multiple access system according to an embodiment of the present invention;

도 4는 도 3에 도시된 본 발명에 따른 코드 분할 다중 접속 시스템의 송신장치를 구성하는 기저 대역 필터의 상세 구성도,4 is a detailed configuration diagram of a baseband filter constituting a transmitter of a code division multiple access system according to the present invention shown in FIG.

도 5a 및 도 5b는 각기 종래기술에 따른 기저대역필터에 입력되는 신호와 그 출력 파형도를 나타내는 도면,5A and 5B are diagrams illustrating signals input to a baseband filter and output waveform diagrams thereof according to the prior art, respectively;

도 6a 및 도 6b는 각기 본 발명에 따른 기저대역필터에 입력되는 신호와 그 출력 파형도를 나타내는 도면,6A and 6B are diagrams illustrating signals input to the baseband filter and output waveform diagrams thereof according to the present invention, respectively;

도 7은 종래기술과 본 발명에 따른 기저대역필터간의 출력의 절대차를 비교한 그래프.Figure 7 is a graph comparing the absolute difference in output between the baseband filter according to the prior art and the present invention.

<도면의 주요부분에 대한 부호의 설명><Description of the code | symbol about the principal part of drawing>

101, 103, 105, 107 : 기저 대역 필터101, 103, 105, 107: baseband filter

102, 104, 106, 108 : MUX 및 제어기 110 : 제어부102, 104, 106, 108: MUX and controller 110: control unit

111, 113, 115 : 시프터 112, 114, 116, 130, 132 : 가산기111, 113, 115: Shifters 112, 114, 116, 130, 132: Adder

120, 122, 124, 126 : 곱셈기 125 : 지연 및 덧셈부120, 122, 124, 126: Multiplier 125: Delay & Adder

140, 150 : D/A 변환부 200 : 기저 대역 필터부140, 150: D / A conversion unit 200: baseband filter unit

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대하여 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 바람직한 실시예에 따른 CDMA 시스템의 송신장치의 구성을 나타낸 블록구성도이다.3 is a block diagram showing the configuration of a transmission apparatus of a CDMA system according to a preferred embodiment of the present invention.

먼저, 도 3에 도시된 바와같이, 본 발명에 따른 CDMA 시스템의 송신장치는 파일롯 채널의 I 및 Q 신호를 각각 필터링하여 대역폭을 제한하는 기저 대역 필터(101, 103), 파일롯 채널을 제외한 다른 모든 채널의 I 및 Q 신호를 각각 필터링하여 대역폭을 제한하는 기저 대역 필터(105, 107)로 이루어진 기저 대역 필터부(200)와, 기저 대역 필터부(200)의 출력신호중 파일롯 채널의 I 및 Q 신호에 파일롯 신호에 따른 전력비를 곱하는 곱셈기(120, 122)와, 기저 대역 필터부(200)의 출력신호중 파일롯 채널을 제외한 다른 모든 채널의 I 및 Q 신호에 각 채널에 따른 전력비를 곱하는 곱셈기(124, 126)와, 곱셈기(120, 124)의 출력신호, 즉 모든 I 채널 신호를 더하여 주는 제 1 가산기(130)와, 곱셈기(122, 126)의 출력신호, 즉 모든 Q 채널 신호를 더하여 주는 제 2 가산기(132), 제 1 가산기(130)의 출력신호를 아날로그 신호로 변환하여 출력하는 제 1 D/A 변환부(140) 및 제 2 가산기(132)의 출력신호를 아날로그 신호로 변환하여 출력하는 제 2 D/A 변환부(150)를 포함한다.First, as shown in FIG. 3, the transmitting apparatus of the CDMA system according to the present invention filters the I and Q signals of the pilot channel, respectively, the baseband filters 101 and 103 for limiting the bandwidth and all other except the pilot channel. A baseband filter unit 200 consisting of baseband filters 105 and 107 for limiting bandwidth by filtering the I and Q signals of the channel, respectively, and the I and Q signals of the pilot channel among the output signals of the baseband filter unit 200. Multipliers (120, 122) multiplying the power ratio according to the pilot signal, and multipliers (124, multiplying the I and Q signals of all other channels except the pilot channel among the output signals of the baseband filter unit 200 by the power ratio for each channel. 126, a first adder 130 that adds the output signals of the multipliers 120 and 124, that is, all I channel signals, and a second adder that adds the output signals of the multipliers 122 and 126, that is, all Q channel signals. Adder 132, First Adder 130 A first D / A converter 140 for converting an output signal into an analog signal and outputting the analog signal, and a second D / A converter 150 for converting the output signal of the second adder 132 into an analog signal and outputting the analog signal; do.

다수개의 기저 대역 필터(101, 103, 105, 107)로 구성된 기저 대역 필터부(200)에서, 한쌍의 기저 대역 필터(101, 103)는 데이타 전송을 위하여 입력되는 파일롯 채널의 I 및 Q 신호를 각각 필터링함으로써 대역폭을 제한하여 출력하는 한편, 한쌍의 기저 대역 필터(105, 107)는 파일롯 채널을 제외한 다른 모든 채널의 I 및 Q 신호를 각각 필터링하여 대역폭을 제한하여 출력한다. 이때, 파일롯 채널 신호의 I 및 Q 신호를 필터링하는 한쌍의 기저 대역 필터(101, 103)로 구성되지만, 파일롯 채널을 제외한 다른 채널의 I 및 Q 신호를 필터링하는 필터는 파일롯 채널이외의 다른 채널수에 따라 그 개수가 가변적이다. 즉, 하나의 채널 신호가 각각 I 및 Q 신호를 포함하기 때문에, 통상적으로 채널 개수의 2배의 개수로 구성된다. 다시 말해서, 기저 대역 필터(105) 및 기저 대역 필터(107)는 각기 파일롯 채널이 아닌 다른 채널의 개수와 동일한 개수로 형성된다.In the baseband filter unit 200 composed of a plurality of baseband filters 101, 103, 105, and 107, a pair of baseband filters 101 and 103 may receive I and Q signals of a pilot channel input for data transmission. While filtering by outputting each channel to limit the bandwidth, the pair of baseband filters 105 and 107 respectively filter the I and Q signals of all channels except the pilot channel to output the bandwidth. At this time, the baseband filter (101, 103) for filtering the I and Q signal of the pilot channel signal, but the filter for filtering the I and Q signals of the other channels except the pilot channel is the number of channels other than the pilot channel Depending on the number is variable. That is, since one channel signal includes the I and Q signals, respectively, it is usually composed of twice the number of channels. In other words, the baseband filter 105 and the baseband filter 107 are each formed in the same number as the number of channels other than the pilot channel.

곱셈기(120)는 파일롯 채널의 I 신호를 필터링하는 기저 대역 필터(101)의 출력신호에 파일롯 파워, 즉, 파일롯 채널의 전력비를 곱하여 출력하고, 곱셈기(122)는 파일롯 채널의 Q 신호를 필터링하는 기저 대역 필터(103)의 출력신호에 파일롯 채널의 전력비를 곱하여 출력한다.The multiplier 120 multiplies the output signal of the baseband filter 101 which filters the I signal of the pilot channel by the pilot power, that is, the power ratio of the pilot channel, and the multiplier 122 filters the Q signal of the pilot channel. The output signal of the baseband filter 103 is multiplied by the power ratio of the pilot channel and output.

곱셈기(124)는 파일롯 채널 신호가 아닌 다른 채널의 I 신호를 필터링하는 기저 대역 필터(105)의 출력신호에 그 채널의 전력비를 곱하여 출력하고, 곱셈기(126)는 파일롯 채널 신호가 아닌 다른 채널의 Q 신호를 필터링하는 기저 대역 필터(107)의 출력신호에 그 채널의 전력비를 곱하여 출력한다. 이때, 곱셈기(124, 126)는 각기 기저대역필터(105, 107)의 개수와 동일한 개수로 구성된다.The multiplier 124 multiplies the output signal of the baseband filter 105 for filtering the I signal of another channel other than the pilot channel signal by outputting the power ratio of the channel, and the multiplier 126 outputs the output signal of the channel other than the pilot channel signal. The output signal of the baseband filter 107 filtering the Q signal is multiplied by the power ratio of the channel and output. In this case, the multipliers 124 and 126 have the same number as the number of baseband filters 105 and 107, respectively.

한편, 제 1 가산기(130)는 곱셈기(120, 124)들의 출력신호, 즉 모든 I 채널 신호를 가산하여 제 1 D/A 변환부(140)로 출력하고, 제 2 가산기(132)는 곱셈기(122, 126)의 출력신호인 모든 Q 채널 신호를 가산하여 제 2 D/A 변환부(150)로 출력한다.Meanwhile, the first adder 130 adds the output signals of the multipliers 120 and 124, that is, all I channel signals, and outputs them to the first D / A converter 140, and the second adder 132 is a multiplier ( All Q channel signals that are output signals of the 122 and 126 are added and output to the second D / A converter 150.

그리고, 제 1 D/A 변환부(140)는 제 1 가산기(130)의 출력신호를 아날로그 신호로 변환하여 출력하고, 제 2 D/A 변환부(150)는 제 2 가산기(132)의 출력신호를 아날로그 신호로 변환하여 출력한다.The first D / A converter 140 converts the output signal of the first adder 130 into an analog signal and outputs the analog signal, and the second D / A converter 150 outputs the second adder 132. The signal is converted into an analog signal and output.

한편, 도 4는 도3에 도시된 각각의 기저 대역 필터의 구성을 나타낸 상세 블록 구성도이다.4 is a detailed block diagram showing the configuration of each baseband filter shown in FIG.

도 4에 도시된 바와같이, 기저 대역 필터부(200)를 구성하는 각각의 기저 대역 필터(101, 103, 105, 107)는, 입력신호를 판별하고 판별결과에 따라 소정의 신호를 선택하여 출력하는 다수개의 MUX/제어기(102, 104, 106, 108)로 이루어진 제어부(110)와, 제어부(110)의 MUX/제어기(102, 104, 106, 108)로부터 각기 출력된 신호를 시프트하여 지연하는 다수개의 시프터(111, 113, 115) 및 각각의 시프터(111, 113, 115)에 의해 지연된 신호와 MUX/제어기(104, 106, 108)의 출력신호를 각각 가산하는 가산기(112, 114, 116)로 이루어진 지연/덧셈부(125)를 구비한다.As shown in FIG. 4, each of the baseband filters 101, 103, 105, and 107 constituting the baseband filter unit 200 determines an input signal and selects and outputs a predetermined signal according to the determination result. Shifts and delays the signals output from the control unit 110, which is composed of a plurality of MUX / controllers 102, 104, 106, 108, and the MUX / controllers 102, 104, 106, 108 of the control unit 110, respectively. Adders 112, 114, and 116 that add the signals delayed by the plurality of shifters 111, 113, 115 and the respective shifters 111, 113, 115 and the output signals of the MUX / controllers 104, 106, 108, respectively. Delay / adder 125 is formed.

본 발명에 따르면, 도 4에 도시된 바와같은 기저 대역 필터를 구성하기 위해서는 도 2에 도시된 종래의 기저 대역 필터의 특성을 고려하여야 하므로, 이하에서는 도 2와 관련하여 도 4의 구성을 상세히 설명한다.According to the present invention, in order to configure the baseband filter as shown in FIG. 4, the characteristics of the conventional baseband filter shown in FIG. 2 should be considered. Hereinafter, the configuration of FIG. 4 will be described in detail with reference to FIG. 2. do.

각 채널(1, ... , k)의 전력비를 a1, a2, a3, ...., ak라하고, 이때 각 채널의 I 또는 Q에 대한 입력신호를 x1(n), x2(n), ..., xk(n) 라 하면 도 1 및 도 2에 도시된 종래의 방식에서 가산기(30, 32)를 거친 기저 대역 필터(40, 50)의 출력은 다음과 같은 수학식 1로 표현할 수 있다.The power ratio of each channel (1, ..., k) is a 1 , a 2 , a 3 , ...., a k , and the input signal for I or Q of each channel is x 1 (n), x 2 (n), ..., x k (n) 1 and 2, the outputs of the baseband filters 40 and 50 that pass through the adders 30 and 32 may be represented by Equation 1 below.

h(n)⊗(a1x1(n) + a2x2(n) + ... + akxk(n))h (n) ⊗ (a 1 x 1 (n) + a 2 x 2 (n) + ... + a k x k (n))

이때 도 2에 도시된 바와 같은 필터 구조가 구성되며 이때 필터의 입력 (a1x1(n)+a2x2(n)+...+akxk(n)) 를 J배로 보간한 것, 즉 (J-1)개의 제로("0")을 삽입한 것이다.At this time, the filter structure as shown in FIG. silver (a 1 x 1 (n) + a 2 x 2 (n) + ... + a k x k (n)) Is interpolated by J times, that is, (J-1) zeros ("0") are inserted.

상술한 수학식 1을 정리하면, 하기 수학식 2로 표현될 수 있다.In summary, Equation 1 described above may be represented by Equation 2 below.

a1(h(n)⊗x1(n)) + a2(h(n)⊗x2(n)) + .... + ak(h(n)⊗xk(n))a 1 (h (n) ⊗x 1 (n)) + a 2 (h (n) ⊗x 2 (n)) + .... + a k (h (n) ⊗x k (n))

따라서, 수학식 1로 표현된 도 1의 송신기 구조로부터 수학식 2로 표현된 본 발명에 따른 도 3의 송신기 구조가 유도될 수 있다.Accordingly, the transmitter structure of FIG. 3 according to the present invention represented by Equation 2 may be derived from the transmitter structure of FIG. 1 represented by Equation 1.

또한, 주어진 칩 레이트로 샘플링된 신호 입력 x(n) 과 주어진 기저 대역 필터 계수 h(k)에 대하여 기저대역필터(101, 103, 105, 107)의 출력 y(n)은 하기 수학식 3과 같이 정의된다.Also, signal input sampled at a given chip rate x (n) The output y (n) of the baseband filters 101, 103, 105, and 107 for the given baseband filter coefficient h (k) is defined as in Equation 3 below.

여기서, 필터로의 입력 은 송신장치로의 입력데이터 x(n) 을 칩 레이트의 J 배로 보간(interpolation)시킨 것이다. 즉, 입력데이터에 J-1 개의 '0'을 삽입한 것으로, ( x(n) , 0, 0, ..., 0)으로 나타낼 수 있다. 또한 기저대역필터의 샘플링 타임(k)은 칩 레이트의 J 배가 된다. 입력신호 에서 x(n) 은 바이너리(즉, +1 또는 -1)이고 나머지는 0 이라는 특성을 이용하면, 도 2의 기저 대역 필터의 구조는 도 4와 같은 구조로 변경될 수 있다.Where input to the filter Is the input data to the transmitter x (n) Is interpolated at J times the chip rate. That is, J-1 '0' is inserted into the input data. x (n) , 0, 0, ..., 0). In addition, the sampling time k of the baseband filter becomes J times the chip rate. Input signal in x (n) Is a binary (ie, +1 or -1) and the rest is 0, the structure of the baseband filter of FIG. 2 may be changed to the structure of FIG. 4.

I = K/J, (K : 필터 계수의 총수, J : 칩당 샘플링 레이트)라고 가정하면, 보간(interpolation)된 x(n-i) 의 관계는 다음과 같이 J 가지 경우가 있을 수 있다.Assuming I = K / J, (K: total number of filter coefficients, J: sampling rate per chip), the interpolated Wow x (ni) The relationship of J may be as follows.

경우 1:Case 1:

입력신호는 상술한 경우1과 같은 I 개의 서로 다른 입력 신호군 s(1, n-i)으로 구성되고 각기 서로 다른 입력 신호군에 대한 필터 계수는 하기 수학식 4와 같이 각각의 신호군 i = 0, 1, ... , I-1에서 j = 0에 해당하는 필터 계수가 된다.The input signal is composed of I different input signal groups s (1, ni) as in the case 1 described above, and the filter coefficients for the different input signal groups are each signal group i = 0, The filter coefficients corresponding to j = 0 in 1, ..., I-1.

경우 2 :Case 2:

입력신호는 상술한 경우2와 같은 I+1개의 서로 다른 입력 신호군 s(1, n-i)으로 구성되고 각기 서로 다른 입력 신호군에 대한 필터 계수는 하기 수학식 5에서와 같이 i=0 일때는 0이고 각각의 신호군 i=1, ..., I에서 j=0에 해당하는 필터 계수가 된다.The input signal is composed of I + 1 different input signal groups s (1, ni) as in the case 2 described above, and the filter coefficients for the different input signal groups are i = 0 as shown in Equation 5 below. 0 and filter coefficients corresponding to j = 0 in each signal group i = 1, ..., I.

경우 3:Case 3:

입력신호는 상술한 경우3과 같은 I+1개의 서로 다른 입력 신호군 s(1, n-i)으로 구성되고 각기 서로 다른 입력 신호군에 대한 필터 계수는 하기 수학식 6과 같이 i=0 일때는 0이고 각각의 신호군 i=1, ..., I에서 j=0에 해당하는 필터 계수가 된다.The input signal is composed of I + 1 different input signal groups s (1, ni) as in the case 3 described above, and the filter coefficients for the different input signal groups are 0 when i = 0 as shown in Equation 6 below. And filter coefficients corresponding to j = 0 in each signal group i = 1, ..., I.

경우 l (단, l ≥2)Occation l (only, l ≥2)

입력신호는 상술한 경우 l 과 같은 I+1개의 서로 다른 입력 신호군 s(1, n-i)으로 구성되고 각 서로 다른 입력 신호군에 대한 필터 계수는 하기 수학식 7에서와 같이 i=0 일때는 0이고 각각의 신호군 i=1, ..., I에서 j=0에 해당하는 필터 계수가 된다.When the input signal is described above l It is composed of I + 1 different input signal group s (1, ni), and the filter coefficient for each different input signal group is 0 when i = 0 as shown in Equation 7 and each signal group i The filter coefficients corresponding to j = 0 at = 1, ..., I.

경우 J :Case J:

입력신호는 상술한 경우 J와 같은 I+1개의 서로 다른 입력 신호군 s(1, n-i)으로 구성되고 각 서로 다른 입력 신호군에 대한 필터 계수는 하기 수학식 8에서와 같이 i=0 일때는 0이고 각각의 신호군 i=1, ..., I에서 j=0에 해당하는 필터 계수가 된다.The input signal is composed of I + 1 different input signal groups s (1, ni), such as J, and the filter coefficients for the different input signal groups are i = 0 as shown in Equation 8 below. 0 and filter coefficients corresponding to j = 0 in each signal group i = 1, ..., I.

즉, 상술한 바와같이, 도 2에 도시된 종래의 기저 대역 필터의 필터 계수로부터 본 발명에 따른 기저 대역 필터를 구성하는 각각의 MUX 및 제어기(102, 104, 106, 108)의 필터 계수를 구할 수 있고 따라서, 구해진 필터 계수에 따라 각각의 MUX 및 제어기(102, 104, 106, 108)를 구현할 수 있다.That is, as described above, the filter coefficients of the respective MUXs and the controllers 102, 104, 106, and 108 constituting the baseband filter according to the present invention are obtained from the filter coefficients of the conventional baseband filter shown in FIG. Thus, each MUX and controller 102, 104, 106, 108 may be implemented according to the obtained filter coefficients.

이와같이 구성된 각각의 MUX 및 제어기(102, 104, 106, 108)에 따라 칩 레이트 입력신호 x(n) 에 대하여 J 개의 출력이 각각의 MUX 및 제어기(102, 104, 106, 108)로 구성되는 제어부(110)로부터 이루어진다. 따라서, MUX 및 제어기(102, 104, 106, 108)로 구성되는 제어부(110)이후 부터는 칩 레이트의 J 배로 동작하게 된다.Chip rate input signal according to the MUX and the controllers 102, 104, 106, and 108 configured as described above x (n) With respect to J outputs are made from the control unit 110, which is comprised of respective MUXs and controllers 102, 104, 106 and 108. Therefore, the controller 110 composed of the MUX and the controllers 102, 104, 106, and 108 operates at J times the chip rate.

또한, 만약 이 1이면 필터 계수 c(l, i)를 그대로 출력하고, 이 -1이면 필터 계수 c(l, i)를 -c(l, i)로 바꾸어 출력한다. 이때 필터 계수의 선택은, 각각의 MUX 및 제어기(102, 104, 106, 108)가 필터 계수 c(idx1, idx2)의 idx1이 2, 3, 4, ....., J, 1의 순서대로 출력되도록 하고 모든 입력신호에 대해 이를 계속해서 반복한다. 그리고, 각각의 기저 대역 필터(101, 103, 105, 107)를 거친 각 채널의 I 및 Q 신호는 칩 레이트의 J 배로 보간된 신호가 되어 각각의 곱셈기(120, 122, 124, 126)에서 각 채널의 전력 비율이 곱해진 다음, 모든 I 신호는 제 1 가산기(130)에서 더해진 후 제 1 D/A 변환부(140)로 제공되고, 모든 Q 신호는 제 2 가산기(132)에서 더해진 후 제 2 D/A 변환부(150)로 제공된다.Also, if If 1, the filter coefficients c (l, i) are output as they are. If -1, the filter coefficient c (l, i) is replaced with -c (l, i) and output. In this case, the filter coefficients are selected by the MUX and the controllers 102, 104, 106, and 108 in the order of idx1 of the filter coefficients c (idx1, idx2) of 2, 3, 4,. Make sure to output as is and repeat this for all input signals. In addition, the I and Q signals of the respective channels passing through the respective baseband filters 101, 103, 105, and 107 become interpolated signals at J times the chip rate, so that each of the multipliers 120, 122, 124, and 126 is used. After the power ratio of the channel is multiplied, all of the I signals are added to the first adder 130 and then provided to the first D / A converter 140, and all of the Q signals are added to the second adder 132 and then to the first. 2 D / A converter 150 is provided.

도 5a 및 도 5b는 각기 종래 기술에 따른 기저대역필터에 입력되는 신호와 그 출력 파형도로서, 도 5a에 도시된 입력신호는 종래 기술의 기저대역필터(40) 또는 (50)에 입력되는 신호는 파일롯 채널 또는 그 이외의 채널을 통하여 입력된 신호에 곱셈기(20, 22) 또는 (24, 26)에서 전력비가 곱해진 다음 가산기(30) 또는 (32)에서 I 및 Q 신호가 합산된 리얼(real)형태의 신호이고, 도 5b는 도 5a에 도시된 입력신호를 필터링한 출력 결과를 예시한다.5A and 5B are signals input to a baseband filter and output waveforms thereof according to the prior art, respectively, and the input signal shown in FIG. 5A is input to the baseband filter 40 or 50 of the prior art. Is a signal input through a pilot channel or other channel, multiplied by a power ratio at a multiplier (20, 22) or (24, 26), and then the real (I and Q signals) are added at the adder (30) or (32). real signal, and FIG. 5B illustrates an output result of filtering the input signal shown in FIG. 5A.

한편, 도 6a 및 도 6b는 각기 본 발명에 따른 기저대역필터에 입력되는 신호와 그 출력 파형도로서, 도 6a에 도시된 각각의 입력신호는 상술한 종래기술의 입력신호와 달리 파일롯 채널과 그 이외의 채널을 통하여 입력될 수 있는 바이너리 형태 입력신호들의 예를 도시한 것이며, 도 6b는 도 6a에 도시된 각각의 입력신호를 필터링한 출력 결과를 예시한다.6A and 6B are signals inputted to the baseband filter according to the present invention and their output waveforms, respectively, and each input signal shown in FIG. 6A is a pilot channel and its different from the above-described conventional input signals. Examples of binary input signals that may be input through other channels are illustrated, and FIG. 6B illustrates an output result of filtering each input signal illustrated in FIG. 6A.

도 5b 및 도 6b에 도시된 바와 같이, 종래기술과 본 발명에 따른 기저대역필터간의 출력은 거의 동일한 형태로서 출력됨을 알 수 있으며, 이들간의 절대차는 도 7에 예시된 바와 같이 최대 1 x 10-15정도의 차이밖에 없음을 알 수 있다.5b and 6b, it can be seen that the output between the baseband filter according to the prior art and the present invention is output in almost the same form, and the absolute difference between them is at most 1 × 10 as illustrated in FIG. 7. It can be seen that there is only a difference of about 15 .

이상 설명한 바와같이, 본 발명은 종래의 CDMA 송신장치는 기저 대역 필터에서 사용되는 곱셈기를 사용하지 않고 간단한 제어회로와 가산기 및 시프터를 사용하여 구성하므로써 회로의 크기를 줄일 수 있고, 특히 단말기와 같이 사용하는 채널수가 적은 시스템에서 회로의 크기를 줄임으로 인하여 소비 전력을 감소시킬 뿐만 아니라 고속회로 설계에 용이한 것등의 다양한 효과가 있다.As described above, the present invention can reduce the size of a circuit by using a simple control circuit, an adder and a shifter, without using a multiplier used in a baseband filter. In a system with fewer channels, the power consumption is reduced by reducing the size of the circuit, and there are various effects such as being easy to design a high-speed circuit.

Claims (2)

코드 분할 다중 접속(CDMA) 이동 통신 시스템의 데이타 송신 장치에 있어서,A data transmission apparatus of a code division multiple access (CDMA) mobile communication system, 파일롯 채널의 I 및 Q 신호 및 다른 채널들의 I 및 Q 신호를 필터링하므로써 대역폭을 제한하여 출력하는 상기 채널 개수에 대응하는 개수의 기저 대역 필터들로 이루어진 기저 대역 필터부;A baseband filter comprising a number of baseband filters corresponding to the number of channels outputting a limited bandwidth by filtering I and Q signals of a pilot channel and I and Q signals of other channels; 상기 기저 대역 필터부를 구성하는 기저 대역 필터들중 파일롯 신호의 I 및 Q 신호를 필터링하는 기저대역필터로부터 제공되는 신호에 각각 파일롯 신호에 따른 전력비를 곱하여 출력하는 두개의 곱셈기;Two multipliers for multiplying a power ratio according to a pilot signal to a signal provided from a baseband filter for filtering I and Q signals of a pilot signal among the baseband filters constituting the baseband filter unit; 상기 기저 대역 필터부를 구성하는 기저 대역 필터들중 상기 파일롯 채널 신호를 제외한 다른 모든 채널의 I 및 Q 신호를 필터링하는 다수개의 기저 대역 필터로부터 제공되는 신호에 각각 채널의 전력비를 곱하여 출력하는 다수개의 곱셈기;A plurality of multipliers for multiplying the power ratio of each channel by the signal provided from a plurality of baseband filters for filtering the I and Q signals of all other channels except the pilot channel signal of the baseband filters constituting the baseband filter unit ; 상기 곱셈기들의 출력신호들중 모든 I 채널의 신호를 합산하여 출력하는 제 1 가산기;A first adder for adding up and outputting signals of all I channels among the output signals of the multipliers; 상기 곱셈기들의 출력신호들중 모든 Q 채널의 신호를 합산하여 출력하는 제 2 가산기;A second adder for adding up and outputting signals of all Q channels among the output signals of the multipliers; 상기 제 1 가산기의 출력신호를 아날로그 신호로 변환하는 제 1 D/A 변환기;A first D / A converter converting an output signal of the first adder into an analog signal; 상기 제 2 가산기의 출력신호를 아날로그 신호로 변환하는 제 2 D/A 변환기를 포함하는 것을 특징으로 하는 다중 접속 이동 통신 시스템의 송신장치.And a second D / A converter for converting the output signal of the second adder into an analog signal. 제 1 항에 있어서,The method of claim 1, 상기 기저 대역 필터부를 구성하는 각각의 기저 대역 필터는,Each baseband filter constituting the baseband filter unit, 입력신호를 판별하고 이에따라 소정의 신호를 선택하여 출력하는 다수개의 MUX/제어기로 이루어진 제어부;A controller comprising a plurality of MUX / controllers for determining an input signal and selecting and outputting a predetermined signal accordingly; 상기 제어부의 출력신호를 지연하여 시프트시키는 다수개의 시프터 및 상기 시프터에서 시프트된 신호와 상기 MUX 및 제어기의 출력신호를 각기 가산하는 가산기로 구성된 지연/덧셈부를 구비하는 것을 특징으로 하는 다중 접속 이동 통신 시스템의 송신장치.And a delay / adder comprising a plurality of shifters for delaying and shifting the output signal of the controller and an adder for adding the shifted signals from the shifter and the output signals of the MUX and the controller, respectively. Transmission device.
KR1019980043329A 1998-10-16 1998-10-16 Transmitter apparatus of code division multiple access system KR20000025983A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980043329A KR20000025983A (en) 1998-10-16 1998-10-16 Transmitter apparatus of code division multiple access system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980043329A KR20000025983A (en) 1998-10-16 1998-10-16 Transmitter apparatus of code division multiple access system

Publications (1)

Publication Number Publication Date
KR20000025983A true KR20000025983A (en) 2000-05-06

Family

ID=19554251

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980043329A KR20000025983A (en) 1998-10-16 1998-10-16 Transmitter apparatus of code division multiple access system

Country Status (1)

Country Link
KR (1) KR20000025983A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380776B1 (en) * 2000-01-24 2003-04-18 엔이씨 일렉트로닉스 코포레이션 Signal transmission apparatus for setting delay amount based on operational speed

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380776B1 (en) * 2000-01-24 2003-04-18 엔이씨 일렉트로닉스 코포레이션 Signal transmission apparatus for setting delay amount based on operational speed

Similar Documents

Publication Publication Date Title
EP1816774B1 (en) Orthogonal complex spreading method for multichannel and apparatus thereof
KR100365346B1 (en) Apparatus and method for generating quasi-orthogonal code of mobile communication system and diffusing band by using quasi-orthogonal code
KR100369801B1 (en) Apparatus and method for generating band-spread signal using pseudo-orthogonal code of cdma mobile communication system
US6731706B1 (en) Square root raised cosine symmetric filter for mobile telecommunications
KR100341938B1 (en) Transmission apparatus and transmission method of code division multiple signal
US6091761A (en) Despreading method and arrangement in communication system
EP1011207A2 (en) Transmission power control of baseband signal depending on the number of transmission codes
JP2012147483A (en) Modulator, filter, method of controlling gain of filter, and code modulating method
KR100260279B1 (en) Efficient digital filter and method using coefficient precombining
KR20000025983A (en) Transmitter apparatus of code division multiple access system
US6678320B1 (en) Efficient finite impulse response filter implementation for CDMA waveform generation
EP1634382B1 (en) Multistage despreading of spread spectrum communication signals
EP1160976B1 (en) Noncyclic digital filter and radio reception apparatus comprising the filter
KR100810346B1 (en) Apparatus and method for matched filtering 256-tap in mobile communication terminal
KR100848421B1 (en) Combiner
KR20000076926A (en) Radio receiver and radio receiving method
KR20000028978A (en) Transverse correlator structure for a rake receiver
KR100198780B1 (en) Base band filter for w-cdma system
Hetling et al. Transmultiplexers: A Unifying Time-Frequency Tool for TDMA, FDMA, and CDMA Communications
KR19990079354A (en) Finite Impulse Response Filter
KR19990025732A (en) Method and apparatus for generating quasi-orthogonal code in mobile communication system
KR20000012969A (en) Spreading signal generator of cdma communication system and spreading signal generation method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application