KR20000013383A - Transistor circuit with faster speed of switching - Google Patents

Transistor circuit with faster speed of switching Download PDF

Info

Publication number
KR20000013383A
KR20000013383A KR1019980032216A KR19980032216A KR20000013383A KR 20000013383 A KR20000013383 A KR 20000013383A KR 1019980032216 A KR1019980032216 A KR 1019980032216A KR 19980032216 A KR19980032216 A KR 19980032216A KR 20000013383 A KR20000013383 A KR 20000013383A
Authority
KR
South Korea
Prior art keywords
transistor
speed
resistor
circuit
ringing
Prior art date
Application number
KR1019980032216A
Other languages
Korean (ko)
Inventor
강춘성
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980032216A priority Critical patent/KR20000013383A/en
Publication of KR20000013383A publication Critical patent/KR20000013383A/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K17/00Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/04Modifications for accelerating switching
    • H03K17/041Modifications for accelerating switching without feedback from the output circuit to the control circuit
    • H03K17/04113Modifications for accelerating switching without feedback from the output circuit to the control circuit in bipolar transistor switches
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/18Generation of supply voltages, in combination with electron beam deflecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Details Of Television Scanning (AREA)

Abstract

PURPOSE: Voltage ringing can be reduced effectively without delay with a transistor off. A circuit with a better switching speed is provided in a transistor in which circuits after a speed-up condenser and a resistor for reducing ringing can be operated independently. CONSTITUTION: With the second transistor (Q2) off, the resistor for reducing ringing (RP) does not delay the second transistor going off, because the resistor for ringing (RP) is placed between the secondary winding of a transformer and a speed-up condenser (CS). With the second transistor (Q2) on, the whole electric current from the transformer to the speed-up condenser is supplied for the base terminal of the second transistor without being divided by the resistor for ringing (RP), because the resistor for ringing (RP) is placed between the transformer and the speed-up condenser (CS). This is the same as saying the current from the speed-up condenser (CS) to the base terminal does not subject itself to the resistor for ringing (RP). Thus the independent operation improves the speed of switching.

Description

트랜지스터 회로의 스위칭속도 개선회로Switching Speed Improvement Circuit of Transistor Circuit

본 발명은 트랜지스터를 이용한 스위칭 회로에 관한 것이다.The present invention relates to a switching circuit using a transistor.

보다 상세하게는 변압기 출력신호를 베이스 단자로 인가 받아 구동되며 베이스 단자와 변압기의 출력단자 사이에 직렬로 스피드업 콘덴서가 접속되는 스위칭 회로에 있어서, 전압링잉을 감쇄시키는 저항을 변압기의 출력단자에 병렬로 접속해줌으로써 트랜지스터의 오프동작시 시간지연을 일으키지 않으면서 전압링잉을 감쇄시켜줄 수 있을 뿐만 아니라 스피드업 콘덴서 이후의 회로설계가 전압링잉을 감쇄시키는 저항과는 독립적으로 이루어질 수 있도록 할 수 있는 트랜지스터 회로의 스위칭속도 개선회로에 관한 것이다.More specifically, in a switching circuit in which a transformer output signal is applied to a base terminal and driven, and a speed-up capacitor is connected in series between the base terminal and the output terminal of the transformer, a resistance for reducing voltage ringing is paralleled to the output terminal of the transformer. Transistor circuits that can reduce voltage ringing without incurring time lag in the transistor's off operation and allow circuit design after the speed-up capacitor to be independent of the resistors that attenuate voltage ringing. It relates to a switching speed improvement circuit of.

일반적으로 트랜지스터를 이용한 스위칭회로에서는 트랜지스터의 온/오프 스위칭시간을 단축시켜주기 위해서 스피드업 콘덴서를 사용하게 되며, 오프시 발생할 수 있는 링잉전압을 감쇄시켜주기 위해 저항성 소자 등을 사용하여 스위칭속도를 개선하고 있다.In general, in a switching circuit using a transistor, a speed-up capacitor is used to shorten the on / off switching time of the transistor, and the switching speed is improved by using a resistive element to reduce the ringing voltage that may occur when the transistor is turned off. Doing.

도 1은 이러한 종래의 트랜지스터 회로의 스위칭속도 개선회로의 일 예를 나타낸 회로도이다.1 is a circuit diagram illustrating an example of a switching speed improvement circuit of a conventional transistor circuit.

도시된 바와 같이 종래의 트랜지스터 회로의 스위칭속도 개선회로는 이미터 단자는 제 1 접지 되며 펄스 입력신호를 베이스 단자로 입력받아 스위칭되는 제 1 트랜지스터(Q1)와, 제 1 트랜지스터(Q1)의 컬렉터 출력단자와 제 1 전원(B1+) 사이에 1차측 권선(Np)이 직렬 접속된 변압기(TRANS)와, 일단이 제 2 접지 된 변압기(TRANS)의 2차측 권선(Ns)의 출력단자와 직렬 접속된 베이스 저항(Rb)과, 베이스 저항(Rb)의 타단과 베이스 단자가 접속된 제 2 트랜지스터(Q2)와, 제 2 트랜지스터(Q2)의 컬렉터 출력단자와 제 2 전원(B2+) 사이에 직렬 접속된 컬렉터 저항(Rc)과, 베이스 저항(Rb)과 병렬 접속된 스피드업 콘덴서(Cs)와, 일단은 제 2 접지 되고 나머지 일단은 제 2 트랜지스터의 베이스 단자에 접속된 링잉감쇄용 저항(Rp)으로 구성된다.As illustrated, the switching speed improvement circuit of the conventional transistor circuit includes a first transistor Q1 and a collector output of the first transistor Q1, the emitter terminal of which is first grounded and switched by receiving a pulse input signal as a base terminal. A transformer (TRANS) in which a primary winding (Np) is connected in series between a terminal and a first power supply (B1 +), and in series with an output terminal of a secondary winding (Ns) of a transformer (TRANS) whose one end is second grounded. A second transistor Q2 connected to the base resistor Rb, the other end of the base resistor Rb, and the base terminal, and connected in series between the collector output terminal of the second transistor Q2 and the second power source B2 +. A speed-up capacitor Cs connected in parallel with the collector resistor Rc, the base resistor Rb, and a ringing damping resistor Rp connected to the base terminal of the second transistor, one end of which is connected to the second ground. It is composed.

여기서 제 2 트랜지스터(Q2)의 이미터 단자는 제 2 접지 되며, 전체회로의 출력신호는 제 2 트랜지스터의 컬렉터 단자로부터 출력되게 된다.Here, the emitter terminal of the second transistor Q2 is second grounded, and the output signal of the entire circuit is output from the collector terminal of the second transistor.

이와 같이 구성된 종래의 트랜지스터 회로의 스위칭속도 개선회로의 동작은 다음과 같다.The operation of the switching speed improvement circuit of the conventional transistor circuit configured as described above is as follows.

제 1 트랜지스터(Q1)는 베이스 단자로 인가되는 펄스 입력신호에따라 온/오프로 스위칭되어 컬렉터 단자에 직렬로 접속된 변압기(TRANS)의 1차측 권선(Np)에 흐르는 전류를 단속시켜 주며, 이에따라 2차측 권선(Ns)의 출력단자로 제 2 트랜지스터(Q2)를 스위칭 시켜주기 위한 펄스가 유기 되어 출력된다.The first transistor Q1 is switched on / off according to the pulse input signal applied to the base terminal to interrupt the current flowing in the primary winding Np of the transformer TRANS connected in series with the collector terminal. A pulse for switching the second transistor Q2 to the output terminal of the secondary winding Ns is induced and output.

변압기(TRANS) 2차측 권선(Ns)의 출력단자로부터 발생된 펄스는 전류 제한용으로 사용되는 베이스 저항(Rb)을 거쳐 제 2 트랜지스터(Q2)의 베이스에 인가됨으로써 제 2 트랜지스터(Q2)를 온/오프로 스위칭해준다.The pulse generated from the output terminal of the transformer secondary winding Ns is applied to the base of the second transistor Q2 through the base resistor Rb used for current limiting, thereby turning on the second transistor Q2. Switch on / off.

컬렉터 저항(Rc)은 제 2 트랜지스터(Q2)의 온시 흐르는 전류의 양을 제한해주게 되며, 회로의 최종 출력신호는 제 2 트랜지스터(Q2)의 컬렉터 단자로부터 출력되게 된다.The collector resistor Rc limits the amount of current flowing when the second transistor Q2 is turned on, and the final output signal of the circuit is output from the collector terminal of the second transistor Q2.

이러한 동작을 하는 제 2 트랜지스터(Q2) 회로에서 스피드업 콘덴서(Cs)는 베이스 저항(Rb)과 병렬로 접속되게 되는데, 이는 스위칭 소자로서의 트랜지스터의 특성상 제 2 트랜지스터(Q2)의 스위칭시 캐리어(Carrier) 축적작용 및 베이스 영역의 캐리어 확산에 의한 시간적인 지연이 있기 때문에 온/오프의 변환속도가 제한되기 때문이다.In the second transistor Q2 circuit which performs this operation, the speed-up capacitor Cs is connected in parallel with the base resistor Rb, which is a carrier when switching the second transistor Q2 due to the characteristics of the transistor as a switching element. This is because the conversion speed of the on / off is limited because there is a time delay due to accumulation and carrier diffusion of the base region.

그러나 제 2 트랜지스터(Q2)의 오프시 베이스 단자와 이미터 단자 사이에는 등가 적으로 콘덴서처럼 동작하게 되므로 상술한 회로에서와 같이 변압기(TRANS) 2차측 권선(Ns)과 같은 코일성분을 포함한 상태에서 스피드업 콘덴서(Cs)로 제 2 트랜지스터(Q2)의 스위칭시간을 빠르게 해주는 경우 제 2 트랜지스터(Q2)의 베이스와 이미터 단자 간의 전압에 링잉이 발생하게 된다.However, when the second transistor Q2 is turned off, the base terminal and the emitter terminal are equivalently operated like a condenser. Thus, in the state of including the coil component such as the transformer secondary winding Ns as in the circuit described above. When the speed-up capacitor Cs speeds up the switching time of the second transistor Q2, ringing occurs in the voltage between the base of the second transistor Q2 and the emitter terminal.

제 2 트랜지스터(Q2)의 베이스 단자와 이미터 단자간에 접속되어 있는 저항(Rp)은 이러한 전압링잉을 빨리 감쇄시켜 온/오프 스위칭시간을 좀 더 개선해주기 위해 사용되는 링잉감쇄용 저항이다.The resistor Rp connected between the base terminal and the emitter terminal of the second transistor Q2 is a ringing damping resistor used to attenuate such voltage ringing quickly and further improve the on / off switching time.

상술한 바와 같은 구성 및 작용을 하는 종래의 트랜지스터 회로의 스위칭속도 개선회로는 그러나 다음과 같은 문제점이 있었다.However, the switching speed improvement circuit of the conventional transistor circuit having the configuration and function as described above has the following problems.

즉, 링잉감쇄용 저항(Rp)이 스피드업 콘덴서(Cs)와 베이스 단자사이에 위치함으로 인하여 제 2 트랜지스터(Q2)가 오프 되는 시간이 링잉감쇄용 저항(Rp)의 영향을 받아 늦어지게 된다.That is, since the ringing damping resistor Rp is located between the speed-up capacitor Cs and the base terminal, the time when the second transistor Q2 is turned off is affected by the ringing damping resistor Rp.

이는 스피드업 콘덴서(Cs)가 제 2 트랜지스터(Q2)의 베이스 단자뿐만 아니라 링잉감쇄용 저항(Rp)으로부터도 전류를 빼주어야 하기 때문이다.This is because the speed-up capacitor Cs must withdraw the current not only from the base terminal of the second transistor Q2 but also from the ringing damping resistor Rp.

또한 링잉감쇄용 저항(Rp)이 스피드업 콘덴서(Cs) 이후에 위치함으로 인하여 제 2 트랜지스터(Q2)가 온 되는 경우 변압기(TRANS)로부터 스피드업 콘덴서(Cs)로 흐르는 전류는 링잉감쇄용 저항(Rp)에 의해 나뉘어져 제 2 트랜지스터(Q2)의 베이스 단자로 공급된다.In addition, when the second transistor Q2 is turned on because the ringing damping resistor Rp is located after the speedup capacitor Cs, the current flowing from the transformer TRANS to the speedup capacitor Cs is reduced by the ringing damping resistor (Cs). Divided by Rp) and supplied to the base terminal of the second transistor Q2.

이는 링잉감쇄용 저항(Rp)의 존재에 의해 스피드업 콘덴서(Cs)로부터 베이스 단자로 공급되는 전류가 종속된다는 의미로서 회로설계시 스피드업 콘덴서(Cs) 이후의 각 구성요소들의 값을 정하기가 용이하지 않았다.This means that the current supplied from the speed-up capacitor Cs to the base terminal is dependent by the presence of the ringing damping resistor Rp, and it is easy to determine the value of each component after the speed-up capacitor Cs in circuit design. Did not do it.

따라서 본 발명의 목적은 변압기 출력신호를 베이스 단자로 인가 받아 구동되며 베이스 단자와 변압기의 출력단자 사이에 직렬로 스피드업 콘덴서가 접속되는 트랜지스터 스위칭 회로에 있어서, 트랜지스터 오프동작시 시간지연됨이 없이 전압링잉을 효과적으로 감쇄할 수 있을 뿐만 아니라 스피드업 콘덴서 이후의 회로와 링잉감쇄용 저항이 서로 독립적으로 동작될 수 있는 트랜지스터 회로의 스위칭속도 개선회로를 제공함에 있다.Accordingly, an object of the present invention is a transistor switching circuit in which a transformer output signal is applied to a base terminal and driven, and a speed-up capacitor is connected in series between the base terminal and the output terminal of the transformer. In addition, the present invention provides a circuit for improving the switching speed of a transistor circuit that can effectively attenuate the circuit and the circuit after the speed-up capacitor and the ringing damping resistor can operate independently of each other.

도 1은 종래의 트랜지스터 회로의 스위칭속도 개선회로의 일 예를 나타낸 회로도,1 is a circuit diagram showing an example of a switching speed improvement circuit of a conventional transistor circuit;

도 2는 본 발명에 따른 트랜지스터 회로의 스위칭속도 개선회로의 일 실시예를 나타낸 회로도,2 is a circuit diagram showing an embodiment of a switching speed improving circuit of a transistor circuit according to the present invention;

도 3은 본 발명에 따른 트랜지스터 회로의 스위칭속도 개선회로가 음극선관을 이용한 디스플레이장치의 수평 편향회로에 적용된 또다른 실시예를 나타낸 회로도이다.3 is a circuit diagram illustrating another embodiment in which the switching speed improvement circuit of the transistor circuit according to the present invention is applied to a horizontal deflection circuit of a display device using a cathode ray tube.

* 도면의 주요부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings

B1+ : 제 1 전원 B2+ : 제 2 전원B1 +: first power source B2 +: second power source

Q1 : 제 1 트랜지스터 Q2 : 제 2 트랜지스터Q1: first transistor Q2: second transistor

TRANS : 변압기 Rp : 링잉감쇄용 저항TRANS: Transformer Rp: Resistor for ringing attenuation

Rb : 베이스 저항 Rc : 컬렉터 저항Rb: Base Resistance Rc: Collector Resistance

Cs : 스피드업 콘덴서 Np : 1차측 권선Cs: Speed up capacitor Np: Primary winding

Ns : 2차측 권선Ns: secondary winding

전술한 목적을 달성하기 위한 본 발명에 따른 트랜지스터 회로의 스위칭속도 개선회로의 특징은 펄스 입력신호에 의해 스위칭되는 제 1 트랜지스터의 출력단자에 접속된 변압기의 출력신호를 저항을 통해 베이스 단자로 인가 받아 제 2 트랜지스터가 스위칭되며, 제 2 트랜지스터의 스위칭속도를 개선하는 스피드업 콘덴서가 저항과 병렬로 접속되어 있는 회로에 있어서, 변압기의 2차측 권선 양단에 병렬로 접속되어 제 2 트랜지스터의 스위칭시 발생하는 베이스 단자의 전압링잉을 감쇄시키는 저항성 소자를 포함하여 구성된 것에 있다.A characteristic of the switching speed improvement circuit of the transistor circuit according to the present invention for achieving the above object is to receive the output signal of the transformer connected to the output terminal of the first transistor switched by the pulse input signal to the base terminal through a resistor In a circuit in which a second transistor is switched and a speed-up capacitor which improves the switching speed of the second transistor is connected in parallel with a resistor, the second transistor is connected in parallel across the secondary winding of the transformer and is generated when switching the second transistor. The resistive element which attenuates the voltage ringing of a base terminal is comprised.

이하, 본 발명에 따른 트랜지스터 회로의 스위칭속도 개선회로의 바람직한 실시예들을 첨부된 도 2 및 도 3에 의거하여 상세히 설명한다.Hereinafter, preferred embodiments of the switching speed improvement circuit of the transistor circuit according to the present invention will be described in detail with reference to FIGS. 2 and 3.

도 2는 본 발명에 따른 트랜지스터 회로의 스위칭속도 개선회로의 일 실시예를 나타낸 회로도이다.2 is a circuit diagram illustrating an embodiment of a switching speed improving circuit of a transistor circuit according to the present invention.

도시된 바와 같이, 본 발명에 따른 트랜지스터 회로의 스위칭속도 개선회로의 일 실시예는 그 구성에 있어서 링잉감쇄용 저항(Rp)이 변압기(TRANS)의 2차측 권선에 병렬로 접속되어 있다는 점을 제외하면 도 1과 동일하다.As shown, one embodiment of the switching speed improvement circuit of the transistor circuit according to the present invention except that the ringing damping resistor Rp in its configuration is connected in parallel to the secondary winding of the transformer TRANS. 1 is the same as FIG.

따라서 이하에서는 회로 구성상 도 1과는 다른 본 발명 특유의 차이점만을 설명한다.Therefore, only the differences unique to the present invention, which are different from those of FIG.

먼저, 도 2에서 제 2 트랜지스터(Q2)가 오프 되는 경우, 링잉감쇄용 저항(Rp)이 변압기(TRANS)의 2차측 권선과 스피드업 콘덴서(Cs) 사이에 위치함으로 인하여 링잉감쇄용 저항(Rp)의 영향으로 인한 제 2 트랜지스터(Q2)의 오프 시간이 늦어지지 않는다.First, when the second transistor Q2 is turned off in FIG. 2, the ringing damping resistor Rp is located between the secondary winding of the transformer TRANS and the speed-up capacitor Cs. ), The off time of the second transistor Q2 is not delayed.

이는 스피드업 콘덴서(Cs)가 종래에는 제 2 트랜지스터(Q2)의 베이스 단자뿐만 아니라 링잉감쇄용 저항(Rp)으로부터의 전류도 빼주었으나, 본 실시예에서는 제 2 트랜지스터(Q2)의 베이스 단자로부터의 전류만 빼주면 되기 때문이다.This is because the speed-up capacitor Cs has conventionally subtracted not only the base terminal of the second transistor Q2 but also the current from the ringing damping resistor Rp. This is because you only need to subtract the current.

여기서, 링잉감쇄용 저항(Rp)의 전압링잉 감쇄작용은 도 1에 도시된 바와 같이 링잉감쇄용 저항(Rp)이 스피드업 콘덴서(Cs)와 제 2 트랜지스터(Q2)의 베이스 단자사이에 위치하는 경우와 거의 동일하다.Here, the voltage ringing damping action of the ringing damping resistor Rp is such that the ringing damping resistor Rp is located between the speed-up capacitor Cs and the base terminal of the second transistor Q2, as shown in FIG. It is almost the same as the case.

또한 제 2 트랜지스터(Q2)가 온 되는 경우, 링잉감쇄용 저항(Rp)이 변압기(TRANS)와 스피드업 콘덴서(Cs) 사이에 위치함으로 인하여 변압기(TRANS)로부터 스피드업 콘덴서(Cs)로 흐르는 전류는 링잉감쇄용 저항(Rp)에 의해 나뉘어지지 않고(도 1 참조) 제 2 트랜지스터(Q2)의 베이스 단자로 모두 공급되게 된다.In addition, when the second transistor Q2 is turned on, the current flowing from the transformer TRANS to the speedup capacitor Cs because the ringing damping resistor Rp is located between the transformer and the speedup capacitor Cs. Are not divided by the ringing damping resistor Rp (see FIG. 1), and are all supplied to the base terminal of the second transistor Q2.

이는 링잉감쇄용 저항(Rp)이 존재하더라도 스피드업 콘덴서(Cs)로부터 베이스 단자로 공급되는 전류가 종속되지 않음을 의미하게 되며, 이는 회로설계시 스피드업 콘덴서(Cs) 이후의 각 구성요소들의 값을 독립적으로 설정할 수 있게 되므로 회로설계가 용이해질 뿐만 아니라 링잉감쇄용 저항(Rp)과 스피드업 콘덴서(Cs) 이후의 회로간에 간섭이 적어지게 되므로 산포(Tolerance)에도 강한 설계를 할 수 있게 해준다.This means that the current supplied from the speed-up capacitor Cs to the base terminal is not dependent even if the ringing damping resistor Rp is present, which is the value of each component after the speed-up capacitor Cs in circuit design. Independent circuit setting facilitates circuit design, and reduces interference between circuits after the ringing attenuation resistor (Rp) and the speed-up capacitor (Cs), thereby allowing for a strong design even in tolerance.

도 3은 본 발명에 따른 트랜지스터 회로의 스위칭속도 개선회로가 음극선관을 이용한 디스플레이장치의 수평 편향회로에 적용된 또다른 실시예를 나타낸 회로도이다.3 is a circuit diagram illustrating another embodiment in which the switching speed improvement circuit of the transistor circuit according to the present invention is applied to a horizontal deflection circuit of a display device using a cathode ray tube.

도시된 바와 같이 본 발명에 따른 트랜지스터 회로의 스위칭속도 개선회로가 음극선관을 이용한 디스플레이장치의 수평 편향회로에 적용된 또다른 실시예는 수평 동기신호(Hsync)에 의해 스위칭되는 제 1 트랜지스터(Q1)의 출력단자에 접속된 변압기(HDT)의 출력신호를 저항(Rb)을 통해 베이스 단자로 인가 받아 스위칭되는 제 2 트랜지스터(Q2)가 디스플레이장치의 수평 편향코일(H-DY)에 흐르는 전류를 단속하며, 상기 제 2 트랜지스터(Q2)의 스위칭속도를 개선하는 스피드업 콘덴서(Cs)가 상기 저항(Rb)과 병렬로 접속되어 있는 디스플레이장치의 수평 편향회로에 있어서, 상기 변압기(HDT)의 2차측 권선(Ns) 양단에 병렬로 접속되어 제 2 트랜지스터(Q2)의 스위칭시 발생하는 베이스 단자의 전압링잉을 감쇄시키는 저항성 소자(Rp)를 포함하여 구성된다.As illustrated, another embodiment in which the switching speed improvement circuit of the transistor circuit according to the present invention is applied to a horizontal deflection circuit of a display device using a cathode ray tube is provided in which the first transistor Q1 is switched by a horizontal synchronization signal Hsync. The second transistor Q2, which is switched by receiving the output signal of the transformer HDT connected to the output terminal to the base terminal through the resistor Rb, interrupts the current flowing through the horizontal deflection coil H-DY of the display device. In a horizontal deflection circuit of a display device in which a speed-up capacitor Cs for improving the switching speed of the second transistor Q2 is connected in parallel with the resistor Rb, the secondary winding of the transformer HDT is wound. And a resistive element Rp connected in parallel to both ends of Ns to attenuate voltage ringing of the base terminal generated during switching of the second transistor Q2.

즉, 도 3은 도 2의 회로가 음극선관을 이용한 디스플레이장치의 수평 편향회로에 적용된 것을 나타낸 것으로 기본적인 동작은 도 2와 동일하다.That is, FIG. 3 shows that the circuit of FIG. 2 is applied to a horizontal deflection circuit of a display device using a cathode ray tube. The basic operation is the same as that of FIG.

다만, 음극선관을 이용한 디스플레이장치의 수평 편향회로에 적용되는 과정에서 제 1 트랜지스터(Q1)를 펄스 입력신호 대신 수평 동기신호(Hsync)로 스위칭시켜주는 것과 도 2의 제 1 전원(B1+)이 저항(R1)과 콘덴서(C1)에 의해 안정된 후 수평 편향회로에 전용으로 사용되는 변압기(HDT)의 1차측 권선(Np)에 공급되고 있다.However, in the process of being applied to the horizontal deflection circuit of the display device using the cathode ray tube, the first transistor Q1 is switched to the horizontal synchronization signal Hsync instead of the pulse input signal, and the first power source B1 + of FIG. After being stabilized by R1 and condenser C1, it is supplied to the primary winding Np of the transformer HDT which is used exclusively for the horizontal deflection circuit.

또한, 제 2 트랜지스터(Q2)의 컬렉터 단자로부터의 출력신호는 음극선관의 전자빔을 수평편향시켜주기 위해 수평 편향코일(H-DY)에 직접 공급된다.In addition, the output signal from the collector terminal of the second transistor Q2 is directly supplied to the horizontal deflection coil H-DY to horizontally deflect the electron beam of the cathode ray tube.

도 3에서 제 2 트랜지스터(Q2)와 제 2 전원(B2+)사이에 직렬로 접속된 코일(L)은 직선성 보정용이며, 제 2 트랜지스터(Q2)의 컬렉터 단자와 이미터 단자에 병렬로 접속된 콘덴서(C2)는 공진 콘덴서이며, 일단이 제 2 트랜지스터(Q2)의 컬렉터 단자와 접속된 수평 편향코일(H-DY)의 타단과 제 2 접지 사이에 직렬로 접속된 콘덴서(C3)는 S자 보정용이다.In FIG. 3, the coil L connected in series between the second transistor Q2 and the second power source B2 + is for linearity correction and is connected in parallel to the collector terminal and the emitter terminal of the second transistor Q2. The capacitor C2 is a resonant capacitor, and the capacitor C3 connected in series between the other end of the horizontal deflection coil H-DY connected to the collector terminal of the second transistor Q2 and the second ground is S-shaped. It is for correction.

그리고, 공진 콘덴서(C2)와 병렬로 접속되어 있는 다이오드(D1)는 댐핑 다이오드이다.The diode D1 connected in parallel with the resonant capacitor C2 is a damping diode.

상술한 바와 같이 본 발명에 따른 트랜지스터 회로의 스위칭속도 개선회로에 의하면, 변압기 출력신호를 베이스 단자로 인가 받아 구동되며 베이스 단자와 변압기의 출력단자 사이에 직렬로 스피드업 콘덴서가 접속되는 스위칭 회로에 있어서, 전압링잉을 감쇄시키는 저항을 스피드업 콘덴서의 앞단에 위치시킴으로써 트랜지스터의 오프동작시 시간지연을 일으키지 않으면서 전압링잉을 감쇄시켜줄 수 있는 한편, 스피드업 콘덴서 이후의 회로설계가 전압링잉을 감쇄시키는 저항과는 독립적으로 이루어질 수 있음으로써 각 회로 구성요소들의 값을 정하기가 용이해지며, 결과적으로 회로설계가 효과적으로 이루어질 수 있다는 효과가 있다.As described above, according to the switching speed improvement circuit of the transistor circuit according to the present invention, in a switching circuit in which a transformer output signal is driven by being applied to a base terminal and a speed-up capacitor is connected in series between the base terminal and the output terminal of the transformer. By placing a resistor to attenuate the voltage ringing at the front of the speed-up capacitor, it is possible to attenuate the voltage ringing without incurring a time delay during the off operation of the transistor, while the circuit design after the speed-up capacitor reduces the voltage ringing. Independent of and, it is easy to determine the value of each circuit component, as a result has the effect that the circuit design can be made effectively.

Claims (2)

펄스 입력신호에 의해 스위칭되는 제 1 트랜지스터의 출력단자에 접속된 변압기의 출력신호를 저항을 통해 베이스 단자로 인가 받아 제 2 트랜지스터가 스위칭되며, 제 2 트랜지스터의 스위칭속도를 개선하는 스피드업 콘덴서가 상기 저항과 병렬로 접속되어 있는 회로에 있어서,The second transistor is switched by receiving the output signal of the transformer connected to the output terminal of the first transistor switched by the pulse input signal to the base terminal through the resistor, and the speed-up capacitor for improving the switching speed of the second transistor is In a circuit connected in parallel with a resistor, 상기 변압기의 2차측 권선 양단에 병렬로 접속되어 제 2 트랜지스터의 스위칭시 발생하는 베이스 단자의 전압링잉을 감쇄시키는 저항성 소자를 포함하여 구성됨을 특징으로 하는 트랜지스터 회로의 스위칭속도 개선회로.And a resistive element connected in parallel to both ends of the secondary winding of the transformer to attenuate voltage ringing of the base terminal generated during switching of the second transistor. 수평 동기신호에 의해 스위칭되는 제 1 트랜지스터의 출력단자에 접속된 변압기의 출력신호를 저항을 통해 베이스 단자로 인가 받아 스위칭되는 제 2 트랜지스터가 디스플레이장치의 수평 편향코일에 흐르는 전류를 단속하며, 상기 제 2 트랜지스터의 스위칭속도를 개선하는 스피드업 콘덴서가 상기 저항과 병렬로 접속되어 있는 디스플레이장치의 수평 편향회로에 있어서,The second transistor switched by receiving the output signal of the transformer connected to the output terminal of the first transistor switched by the horizontal synchronizing signal to the base terminal through a resistor intercepts the current flowing through the horizontal deflection coil of the display device. In a horizontal deflection circuit of a display device, in which a speed-up capacitor for improving the switching speed of two transistors is connected in parallel with the resistor, 상기 변압기의 2차측 권선 양단에 병렬로 접속되어 제 2 트랜지스터의 스위칭시 발생하는 베이스 단자의 전압링잉을 감쇄시키는 저항성 소자를 포함하여 구성됨을 특징으로 하는 스위칭속도 개선회로를 구비한 수평 편향회로.And a resistive element connected in parallel to both ends of the secondary winding of the transformer to attenuate voltage ringing of the base terminal generated during switching of the second transistor.
KR1019980032216A 1998-08-07 1998-08-07 Transistor circuit with faster speed of switching KR20000013383A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980032216A KR20000013383A (en) 1998-08-07 1998-08-07 Transistor circuit with faster speed of switching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980032216A KR20000013383A (en) 1998-08-07 1998-08-07 Transistor circuit with faster speed of switching

Publications (1)

Publication Number Publication Date
KR20000013383A true KR20000013383A (en) 2000-03-06

Family

ID=19546714

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980032216A KR20000013383A (en) 1998-08-07 1998-08-07 Transistor circuit with faster speed of switching

Country Status (1)

Country Link
KR (1) KR20000013383A (en)

Similar Documents

Publication Publication Date Title
US4540933A (en) Circuit for simultaneous cut-off of two series connected high voltage power switches
RU2121751C1 (en) Switching circuit
KR20000013383A (en) Transistor circuit with faster speed of switching
US4182978A (en) Circuit for generating a sawtooth line deflection current
KR0146220B1 (en) The horizontal deflection circuit of monitor
JPS62269577A (en) Video crosstalk reduction circuit
KR970005027Y1 (en) Power - module synchronizing signal processing circuit for multi-s
US4286292A (en) Television receiver supply circuit
WO2002052533A2 (en) Monitor deflection circuit
JP3847415B2 (en) Horizontal linearity correction circuit
KR900009577Y1 (en) Horizontal deflecting protecting circuit
JPS6324698Y2 (en)
JPH0516763Y2 (en)
KR910003039Y1 (en) Contrast circuit for direct current level change
KR920006874Y1 (en) Automatic compensating circuit of horizontal deflection current
JPH0746430A (en) Blanking mask circuit
KR900008278Y1 (en) Automatic mode selecting circuit for tv/video
JP2822931B2 (en) Output circuit
JPS6138303Y2 (en)
JPH0429190A (en) Horizontal deflection driving circuit
KR20020052976A (en) Vertical ramp wave generating circuit
JPH05268536A (en) Video signal mute circuit for television receiver
KR20010020399A (en) Charge controlled raster correction circuit
KR20000008658A (en) Horizontal deflection protective circuit
JPH05153423A (en) Horizontal deflection circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application