KR20000012277A - Ａａｌ-2에서 다중 채널 ｃｐｓ 시스템 구현방법 - Google Patents

Abstract

광대역 정보통신망(B-ISDN)의 기본 프로토콜인 ATM 통신 방식에서 최근 활발히 연구되고 있는 AAL-2는 현재 사용되고 있는 cellular , PCS network 및 차세대 무선통신망인 IMT2000 network의 유선구간에서 효율적인 성능을 보이는 것으로 보고되고 있다. 그러나 AAL-2의 목표가 단순히 이러한 음성 서비스를 효율적으로 지원한다는 것만은 아니다. 궁극적인 AAL-2의 목표는 ATM 망에서의 음성 서비스와 데이터 서비스의 통합이며 현재 학계 및 정보통신업계에서 논의되고 있는 MPLS에의 적용도 그 가능성이 매우 높은 것으로 예상된다.

특히 단말기의 음성 압축 CODEC은 오디오 데이터를 짧고 가변적인 길이를 갖는 저속의 패킷으로 압축하여 전송할 수 있도록 연구개발 되고 있다. 이러한 저속의 짧고 가변적인 길이를 갖는 저속의 패킷을 고속의 데이터 통신망에서 효율적으로 지원 하는 것은 통신망 자원의 낭비적인 측면과 서비스 품질 간에 문제가 발생할 수 밖에 없고 이러한 문제를 효율적으로 해결하기위한 프로토콜로 ITU-T에서 AAL-2가 제안되었으며 본 특허에서는 AAL-2 프로토콜을 구현함에 있어서 multi VC(virtual channel)를 지원하는 AAL-2 시스템의 구조와 처리방식에 대한 새롭고 효율적인 방안을 제시한다.

본 특허에서 제시한 시스템 구조는 대표도와 같다. multi VC(virtual channel)를 제공하기 위하여 ITU-T에서 권고하는 CPS-PH(3 octet)에 1 octet의 VCID(virtual channel identify)를 추가하는 프로토콜 구조를 가지며 각 송신 및 수신 패킷 버퍼를 각 VC마다 segmentation 하고 복수의 카운터, 포인터, 패킷 전송 요구버퍼를 이용한 제어방식을 제안한다. 이러한 구조의 multi VC AAL-2는 송수신 CPS-packet뿐만 아니라 OAM cell의 interface를 지원 가능 하므로 IMT2000, PCS, cellular network의 기지국, 제어국, 교환국 등의 전송 시스템 및 교환 시스템에 적용 가능하다. 또한 ATM 통신방식에서 음성과 데이터를 통합하는 NIC에도 적용할 수 있다.

Description

ＡＡＬ-2에서 다중 채널 ＣＰＳ 시스템 구현방법{.}

다중 채널 CPS 시스템의 내부 구성은 도 2에 나타낸 바와 같이 송신부와 수신부, UTOPIA 셀 수신부로 구성되며, 각 부의 성능 검증을 위해 remote loop back과 local loop back 기능이 추가된다. 사용자가 AAL-2 CPS-Packet을 전송하고자 할 때는 도 3에 나타낸 형식의 CPS-Packet을 송신 버퍼에 써넣는다. 그러면 송신부에서 송신 버퍼의 CPS-Packet을 읽어 VCID에 따라 외부에 DPRAM(Dual-Port RAM)으로 구성된 송신 패킷 버퍼에 CPS-Packet을 저장한다. 그리고, 해당 VCID의 패킷 데이터가 1개의 셀을 구성할 수 있는지를 확인하여 셀을 구성할 수 있거나, 패킷이 입력된지 오래 되어 Timer가 expire 된 경우에는 해당 VCID의 패킷 데이터를 송신 패킷 버퍼로부터 읽어 셀을 구성하여 송신 ATM Cell 을 출력한다.

UTOPIA 수신부는 외부에서 셀 수신 통보를 받으면 셀 읽기 신호를 출력하여 외부 수신 셀 버퍼에서 셀을 읽어 내어 수신 다중화부로 전달한다. 수신 다중화부는 Local Loop back이 설정되어 있으면 송신 ATM 셀을 수신부에 전달하고,Local Loop back이 설정되어 있지 않으면 UTOPIA 수신부로부터 수신한 ATM 셀을 수신부로 전달한다. 수신부에서는 수신한 셀의 VPI/VCI를 이용하여 내부 CAM을 검색하여 VCID를 알아내거나 입력된 VPI/VCI중 일부 비트를 이용하여 VCID를 알아내고 해당 VCID의 수신 패킷 버퍼에 패킷을 저장한다. 이때 완성된 패킷이 있으면 이를 읽어내서 수신 CPS-Packet 버퍼에 저장하고 패킷을 수신하였음을 외부로 알려 수신 CPS-Packet을 읽어가게 한다. 수신 CPS-Packet의 형식은 도 3과 같다. 여기서 등록되지 않은 VCID의 셀이 입력되었을 때는 외부의 Raw Cell 버퍼로 ATM 셀을 그대로 출력한다.

본 발명은 차세대 무선통신망인 IMT2000의 서비스에 유선 구간에 적용할 수 있으며 특히 기지국, 제어국, 교환국에서 데이터 통신망을 이용한 음성 서비스에 중요한 역할을 할 수 있을 것으로 예상된다. 또한 TCP/IP와 ATM의 연동 효율을 증가할 수 있는 MPLS에 적용도 가능 하리라 판단된다. 본 발명과 같은 연구는 국내 뿐만 아니라 세계적인 연구동향이며 각 연구기관 마다 구현하는 방법과 규격에 차이가 있다. 구현 방법의 예를 들어보면 소프트웨어적 구현, DSP를 이용한 구현, firmware를 이용한 구현, ASIC을 통한 구현 등이 있다.

본 발명의 목적은 종래 기술의 문제점인 시스템의 복잡화를 해결하였으며 단순화 하면서 발생되는 메모리 access arbitration과 processing 속도의 저하를 해결할 수 있는 하드웨어의 구조와 제어 알고리즘의 제안이다.

도1은 다중 채널 CPS 시스템 구성도

도2는 다중 채널 CPS 시스템의 내부구성도

도 3은 송수신 CPS-packet format

도 4는 송신부의 구성

도5는 수신부의 구성

도6은 송신부 제어 알고리즘 흐름도

도7은 수신부 제어 알고리즘 흐름도

* 도면의 부호 및 약어 설명 *

CPS : Common Part Sublayer

VC : Virtual Channel

VP : Virtual Path

DPRAM : Dual Port RAM

OSF : Offset Field

SEQ : Sequence

VCID : Virtual Channel Identify

UUI : User-to-User Interface

Remote Loopback : 국부 궤환

Local Loopback : 지역 궤환

본 발명의 구성은 크게 송신부와 수신부로 나뉘어지며 각각의 구성 및 작용은 아래와 같다.

[송신부]

송신부의 구성은 도 4와 같이 패킷 저장부, 패킷 전송요구 버퍼, 셀 생성부, ATM 셀 버퍼, 셀 다중화부, 패킷 버퍼로 구성되며 송신 패킷 버퍼의 구성은 도 1과 같다. 송신부의 제어 알고리즘 흐름은 도6에 나타내었다. 패킷 저장부에 패킷이 입력되면 패킷의 VCID를 이용하여 패킷 버퍼에 저장된 해당 연결의 패킷 버퍼의 buffer front pointer에 VCID를 제외한 패킷 데이터를 저장하면서 buffer front pointer를 1씩 증가 시키고, 버퍼에 저장된 데이터의 양을 계수하기 위해 byte counter를 1씩 증가 시킨다. 이 때 바이트 카운터가 47이상이거나, 패킷의 마지막 바이트를 읽을 때 송신 요구가 설정되어 있으면 해당 VCID를 패킷 전송 요구 버퍼에 저장한다.

셀 생성부에서는 패킷 전송 요구 버퍼에 VCID가 입력되면 이를 읽어내어 해당 패킷 버퍼를 읽어 ATM셀을 구성하여 ATM 셀 버퍼에 저장한다. 이 때 byte counter는 감소되고,buffer rear pointer는 패킷을 읽어낼 때 1씩 증가되며 send cell counter와 send CPS-Packet counter도 증가한다. 한 편 셀 생성부에서는 주기적으로 패킷 버퍼의 타이머를 1씩 감소시켜 타이머가 0이되면 해당 버퍼를 읽어 셀을 생성하여 전송한다. 그리고, 외부의 마이크로프로세서가 패킷 버퍼를 등록하거나 조회할 수 있는 인터페이스를 제공한다.

셀 다중화부에서는 ATM 셀 버퍼와 Raw Cell 전송 버퍼에 셀이 입력되면 이를 읽어 셀을 출력한다.

패킷 버퍼는 외부에 DPRAM을 이용하여 구성하며, DPRAM의 용량은 최대 지원 가능한 VCID의 수에 따라 다르다. 패킷 버퍼에 저장되는 내용은 VCID 제어 데이터와 패킷 버퍼로 구성된다. 패킷 버퍼에 저장되는 데이터의 형식을 도 1에 나타내었다. 각 연결의 패킷 버퍼는 H'00번지에서 H'0f번지 까지는 해당 VCID의 제어 데이터이고, H'10부터 H'FF까지 패킷이 저장되는 패킷 버퍼로 사용된다.

[수신부]

수신부의 구성은 도5와 같이 연결 식별자 관리부, 패킷 전송요구 버퍼, CPS 전달부, CPS-packet 버퍼, 패킷 버퍼로 구성되어 있고 수신 패킷 버퍼의 구성은 도 1과 같다. 수신부의 제어 알고리즘 흐름은 도7에 나타내었다. 연결 식별자 관리부에서는 셀 수신 통보를 받으면 셀 읽기 신호를 출력하여 셀을 읽어 들이고 VPI/VCI를 이용하여 연결 식별자를 구분한다. 본 발명과 같은 구조에서의 연결 식별자 구분 방법은 내부 CAM(content Address Memory)을 이용하는 방법과, 내부 CAM을 이용하지 않고 VPI/VCI의 일부 비트를 이용하여 내부 식별자를 사용하는 방법을 적용할 수 있다. 내부 CAM을 이용하는 방법은 다중 채널 CPS 시스템 내부에 VPI/VCI를 저장할 수 있는 레지스터와 비교기로 구성된 연결 식별자 검색회로를 CAM과 동일하게 구성하여 VPI/VCI의 연결 식별자를 추출한다. VPI/VCI의 일부 비트를 이용한 내부 식별자를 사용하는 방법은 VPI와 VCI를 합쳐 총 8비트의 필드를 사용하여 256개의 연결 식별자로 관리하는 방식이다. 이와 같이 연결 식별자가 구해지면 해당 연결 식별자의 패킷 버퍼에 패킷을 저장한다. 이때 패킷이 완성되었을 경우에 패킷 전송요구 버퍼에 패킷 전송을 요구한다. VPI/VCI가 등록되어 있지 않은 연결의 셀인 경우에는 ATM 셀 자체를 그대로 출력하여 Raw 셀 버퍼에 저장한다.

CPS 전달부는 패킷 전송 요구 버퍼에 연결 식별자가 입력되면 이 연결 식별자를 읽어 패킷 버퍼로부터 해당 패킷을 읽어 CPS-Packet 버퍼에 저장하고 외부 인터페이스를 통하여 완성된 패킷을 전달한다.

패킷 버퍼는 외부에 DPRAM으로 구성되며 패킷 버퍼는 각 연결 식별자에 따라 제어 데이터와 패킷 데이터로 구성되고 제어방식은 byte counter, CPS packet counter, buffer front pointer, buffer rear pointer, receive cell counter, receive CPS packet counter를 이용한다. 수신 패킷 버퍼의 구성은 도 1에 나타내었다.

본 발명에서 제시한 다중 채널 CPS 시스템의 구성은 메모리(DPRAM)를 각 채널 별로 segmentation하여 사용하면서 각각의 segmentation memory block에 제어 정보, 통계정보, 패킷 데이터를 저장한다. 따라서 메모리(DPRAM) 인터페이스 시에 발생하는 access arbitration을 해결할 수 있고, 단순한 구조의 시스템을 구현할 수 있다. 또한 각 채널에 할당된 메모리를 byte counter, CPS packet counter, buffer front pointer, buffer rear pointer, send cell counter, send CPS packet counter 등을 이용하여 제어함으로써 고속 processing을 실현할 수 있다.

Claims (1)

1. 다중 채널 CPS 시스템에서 메모리에 제어정보, 통계정보, 패킷 데이터를 함께 구성하는 것은 메모리 access arbitration과 processing 속도에 문제가 발생하여 효율이 매우 떨어지게 된다.

   본 발명에서는 이러한 단점을 해결할 수 있는 방법으로 도 1과 같은 다중 채널 CPS 시스템을 구성하는 메모리 구조 및 도 6과 도 7과 같은 제어 알고리즘을 특허 청구한다. 본 발명에서의 메모리 구조 특징은 하나의 메모리(DPRAM)와 다중 채널 CPS 기능을 결합할 수 있는 구조로 제어정보, 통계정보, 패킷 데이터를 분리하여 메모리를 복수로 사용하지 않고 통합된 구조를 갖는다. 즉 하나의 메모리(DPRAM)를 송신단과 수신단 영역으로 분할 하고 각 단은 다시 각 채널별로 분할되어 각 채널별 제어 정보, 통계정보, 패킷 데이터가 저장된다. 이와 같은 하드웨어 구조와 결합되는 제어 알고리즘을 송신부와 수신부로 나누어 각각 도 6과 도 7에 나타내었다.