KR20000011134U - 스위칭전원회로의 동기신호 안정화장치 - Google Patents

Abstract

본 고안은 스위칭전원회로의 동기신호 안정화장치에 관한 것으로, 본 고안의 장치는 애노드단이 플라이백트랜스포머(FBT)로부터 펄스파의 AFC신호를 입력받는 제너다이오드(ZD11)와 ; 베이스단이 저항(R12)을 통해 상기 제너다이오드(ZD11)의 캐소드단에 연결되고 에미터단이 제 1 전원전압(Vcc1)을 공급받고 상기 베이스단이 저항(R13)을 통해 상기 에미터단에 연결되는 PNP형 제 1 트랜지스터(Q11) ; 베이스단이 저항(R14)을 통해 상기 제 1 트랜지스터(Q11)의 콜렉터단에 연결되고 콜렉터단이 저항(R15)을 통해 제 2 전원전압(Vcc2)을 공급받고 에미터단이 접지되어, 턴온되면 콜렉터전압을 OV로 떨어뜨리고 턴오프되면 콜렉터전압을 제 2 전원전압(Vcc2)으로 유지하여 구형파의 AFC신호를 생성하는 NPN형 제 2 트랜지스터(Q12) ; 및 1차측이 상기 제 2 트랜지스터(Q12)의 콜렉터단으로부터 구형파의 AFC신호를 입력받아 상기 1차측과 접지가 분리된 2차측으로부터 약 1/10배 증폭된 구형파의 AFC신호를 출력하는 동기신호용 트랜스포머(T1)로 구성되어 있어, 상기 동기용 트랜스포머(T1)의 2차측 출력신호를 제어 IC(4)의 동기신호( V_sync )로 공급하므로써, 불안정한 동기신호( V_sync )에 의해 발생하는 스위칭전원회로(SMPS)의 이상 동작을 방지한다는 데 그 효과가 있다.

Description

스위칭전원회로의 동기신호 안정화장치(An apparatus for stabilizing a synchronization signal in a SMPS)

본 고안은 스위칭전원회로의 동기신호 안정화 장치에 관한 것으로, 특히 플라이백트랜스포머로부터 공급되는 펄스파의 AFC신호를 구형파로 안정화시켜 제어 IC의 동기신호로 공급하도록 되어진 스위칭전원회로의 동기신호 안정화 장치에 관한 것이다.

일반적으로 전원회로는 모니터내의 각 부분에서 필요로 하는 전압을 적절히 공급해주는 역할을 하는데, 선형 전원회로(Linear Power Supply)보다 소형, 경량이면서 고효율적인 스위칭 전원회로(SMPS:Switched Mode Power Supply)에 관련된 기술이 최근 급속히 발전하고 있는 추세에 있다.

종래의 스위칭전원회로는 도 1 에 도시된 바와 같이, 직류전원 공급부(1)와, 변압기(2)와, 파워 트랜지스터(3)와, 제어 IC(4)와, 출력부(5)와, 전압 궤환부(6)와, 동기신호 입력부(7)로 구성되어 있다.

도 1 룰 참조하여 일반적인 스위칭전원회로(SMPS)의 동작을 살펴보면, 먼저 100V 혹은 220V의 상용 교류전압이 퓨우즈를 통하여 인가되면, 라인 필터(L1,L2)와 커패시터(C1,C2,C3)는 L·C 공진 작용에 의하여 상용 교류전압을 통해 유입되는 노이즈를 제거한다.

한편, 상기 라인 필터(L1,L2)와 커패시터(C1,C2,C3)를 통과한 상용 교류전압은 브리지 다이오드(D1)에서 정류되어 돌입 전류 방지용 저항(R1)을 통해 평활용 콘덴서(C4)에서 평활되어 직류전압( V_i )으로 변환된 후, 변압기(2)의 1차측 권선에 인가된다.

동시에 상기 브리지 다이오드(D1)에서 정류된 정류 전압은 제어 IC(4)의 V_cc 단에 저항(R2)을 통해 인가되어 제어 IC(4)를 동작시키게 되고, 상기 제어 IC(4)로부터 출력된 PWM 제어신호에 의해 상기 파워 트랜지스터(3)가 온/오프(ON/OFF)된다.

즉, 상기 직류전압( V_i )이 인가되면, 커패시터(C5)에 직류전압( V_i )이 충전됨에 따라 제어 IC(4)의 구동전원( V_cc )이 기동전압에 도달하게 되어, 상기 제어 IC(4)가 작동되어 PWM 제어신호를 발생하고, 이 PWM 제어신호에 의해 파워 트랜지스터(3)가 온/오프된다.

상기 파워 트랜지스터(3)가 상기 제어 IC(4)로부터 출력된 PWM 제어신호에 의해 온 상태를 유지하다 오프 상태로 변하면, 변압기(2)의 1차측 권선에서 2차측 권선으로 유기되는 유도 기전력이 발생하게 된다.

따라서 상기 변압기(2)는 상기 PWM 제어 신호에 의해 2차측 권선에서 요구되는 교류전압( V_s,V_sm,V_sn )을 출력하게 된다.

이와 같은 동작을 반복하여 상기 변압기(2)의 2차측 권선에서 출력된 교류전압( V_s,V_sm,V_sn )은 출력부(5)를 통하여 다시 직류전압( V_o,V_om,V_on )으로 변환된다.

즉, 상기 출력부(5)에 입력된 교류전압( V_s,V_sm,V_sn )은 정류 다이오드(D2,D3)와 평활 커패시터(C7,C8)에 의해서 직류전압( V_o,V_om,V_on )으로 변환되어, 모니터의 각 회로에 공급되어 회로를 동작시킨다.

그러나 출력부(5)를 통해 출력된 전원전압( V_o,V_om,V_on )이 기준 전압 이상으로 상승하게 되면 과전압에 의한 회로 소자의 파손이 발생하게 되어 전원 회로의 수명을 단축시킬 수 있기 때문에, 상기 출력부(5)의 출력 전압을 일정 전압으로 유지시키기 위해 스위칭전원회로(SMPS)에는 일반적으로 전압 궤환부(6)를 구비하고 있다.

보다 상세히 설명하면, 모니터의 각 회로로 공급되는 전원전압( V_o )은, 에러 앰프(EA)와 포토커플러(PC1,PC2)로 구성된 전압 궤환부(6)에 의해 감지되도록 되어 있으며, 상기 감지신호는 제어 IC(4)의 피드백단으로 입력된다.

예컨대, 상기 변압기(2)로부터 출력되는 전원전압( V_o )이 정상 동작시보다 클 경우, 상기 에러 앰프(EA)가 상기 과전압을 감지하여 상기 에러 앰프(EA)의 출력측 전압을 낮춘다. 이때 상기 에러 앰프(EA)의 출력측이 상기 포토커플러의 발광부(PC1)의 캐소드단과 연결되고, 상기 발광부(PC1)의 다른 한쪽단이 출력( V_om )단에 연결되어 있어, 상기 발광부(PC1)에 정상 동작시보다 많은 전류가 순간적으로 흘러 그 만큼 많은 빛을 발광한다.

이에 따라 상기 포토커플러의 수광부(PC2)에서는 상기 빛을 수광하여 상기 광신호를 전기적인 신호로 변환한 후 상기 제어 IC(4)의 피드백단으로 출력함으로써, 상기 제어 IC(4)의 피드백단에 입력되는 전류가 정상 동작시보다 증가하여, 상기 제어 IC(4)가 온타임이 짧은 PWM 제어신호를 발생하게 되고, 상기 PWM 제어신호에 의해 파워 트랜지스터(3)의 온타임이 짧아진다.

상기 파워 트랜지스터(3)의 온타임이 짧아짐에 따라 변압기(2)의 1차측 권선에서 2차측 권선으로 유기되는 유도 기전력( V_s,V_sm,V_sn )이 낮아져, 상기 스위칭전원회로(SMPS)로부터 출력되는 전원전압( V_o,V_om,V_on )을 일정 전압으로 유지시켜 모니터의 각 회로 등에 공급한다.

이때, 상기 제어 IC(4)는 플라이백트랜스포머(FBT)로부터 펄스파의 동기신호( V_sync )를 입력받아 PWM 제어신호를 생성 출력한다.

즉, 플라이백트랜스포머(FBT)로부터 출력되는 40V의 AFC신호(자동주파수 제어신호)를 동기신호용 트랜스포머(T1)를 통해 4-5V의 동기신호( V_sync )로 변환한 후 커패시터(C9,C10)와 저항(R6) 및 다이오드(D4,ZD5)를 통해 제어 IC(4)에 공급하면, 상기 제어 IC(4)는 입력된 펄스파의 동기신호( V_sync )에 의해 PWM 제어신호를 생성 출력한다.

상기한 바와 같이 종래의 제어 IC(4)는 플라이백트랜스포머(FBT)로부터 펄스파의 동기신호( V_sync )를 입력받아 PWM 제어신호를 생성 출력하여 파워 트랜지스터(3)를 스위칭 온/오프시키는 바, 초기 구동시나 모드 전환시 상기 플라이백트랜스포머(FBT)로부터 공급되는 동기신호( V_sync )가 불안정할 경우 제어 IC(4)가 이상 동작을 하게 된다는 문제점이 있었다.

이에 본 고안은 상기와 같은 문제점을 해결하기 위해 안출된 것으로, 플라이백트랜스포머로부터 공급되는 펄스파의 AFC신호를 구형파로 안정화시켜 제어 IC의 동기신호로 공급하도록 되어진 스위칭전원회로의 동기신호 안정화 장치를 제공하는 데 그 목적이 있다.

상기와 같은 목적을 달성하기 위한 본 고안에 따른 스위칭전원회로의 동기신호 안정화 장치는,

애노드단이 플라이백트랜스포머로부터 펄스파의 AFC신호를 입력받는 제너다이오드와 ;

베이스단이 저항을 통해 상기 제너다이오드의 캐소드단에 연결되고 에미터단이 제 1 전원전압을 공급받고 상기 베이스단이 저항을 통해 상기 에미터단에 연결되는 PNP형 제 1 트랜지스터 ;

베이스단이 저항을 통해 상기 제 1 트랜지스터의 콜렉터단에 연결되고 콜렉터단이 저항을 통해 제 2 전원전압을 공급받고 에미터단이 접지되어, 턴온되면 콜렉터전압을 OV로 떨어뜨리고 턴오프되면 콜렉터전압을 제 2 전원전압으로 유지하여 구형파의 AFC신호를 생성하는 NPN형 제 2 트랜지스터 ; 및

1차측이 상기 제 2 트랜지스터의 콜렉터단으로부터 구형파의 AFC신호를 입력받아 상기 1차측과 접지가 분리된 2차측으로부터 약 1/10배 증폭된 구형파의 AFC신호를 출력하는 동기신호용 트랜스포머로 구성되어 있어,

상기 동기용 트랜스포머의 2차측 출력신호를 제어 IC의 동기신호로 공급하는 것을 특징으로 한다.

도 1 은 일반적인 모니터의 스위칭전원회로를 도시한 회로도,

도 2 는 본 고안에 따른 스위칭전원회로의 동기신호 안정화 장치를 도시한 회로도,

도 3 은 본 고안에 따른 동기신호 안정화 장치의 각부 파형도이다.

* 도면의 주요 부분에 따른 부호의 명칭

4 : 제어 IC FBT : 플라이백트랜스포머

T1 : 동기신호용 트랜스포머 Q11,Q12 : 제 1,2 트랜지스터

ZD11 : 제너다이오드 C 11 : 커패시터

R 11,12,13,14,15 : 저항

이하 첨부된 도면을 참조하여 본 고안에 따른 실시예에 대하여 자세히 살펴보도록 한다.

도 2 는 본 고안에 따른 스위칭전원회로의 동기신호 안정화 장치를 도시한 회로도이다.

도 2 에 도시된 바와 같이 본 고안의 장치는, 애노드단이 플라이백트랜스포머(FBT)로부터 펄스파의 AFC신호를 입력받는 제너다이오드(ZD11)와 ; 베이스단이 저항(R12)을 통해 상기 제너다이오드(ZD11)의 캐소드단에 연결되고 에미터단이 제 1 전원전압(Vcc1)을 공급받고 상기 베이스단이 저항(R13)을 통해 상기 에미터단에 연결되는 PNP형 제 1 트랜지스터(Q11) ; 베이스단이 저항(R14)을 통해 상기 제 1 트랜지스터(Q11)의 콜렉터단에 연결되고 콜렉터단이 저항(R15)을 통해 제 2 전원전압(Vcc2)을 공급받고 에미터단이 접지되어, 턴온되면 콜렉터전압을 OV로 떨어뜨리고 턴오프되면 콜렉터전압을 제 2 전원전압(Vcc2)으로 유지하여 구형파의 AFC신호를 생성하는 NPN형 제 2 트랜지스터(Q12) ; 및 1차측이 상기 제 2 트랜지스터(Q12)의 콜렉터단으로부터 구형파의 AFC신호를 입력받아 상기 1차측과 접지가 분리된 2차측으로부터 약 1/10배 증폭된 구형파의 AFC신호를 출력하는 동기신호용 트랜스포머(T1)로 구성되어 있어, 상기 동기용 트랜스포머(T1)의 2차측 출력신호를 제어 IC(4)의 동기신호( V_sync )로 공급한다.

이어서 상기와 같이 구성된 본 고안에 따른 장치의 동작 및 효과를 도 3을 참조하여 살펴보면 다음과 같다.

플라이백트랜스포머(FBT)로부터 출력된 펄스파의 AFC신호가 도 3(a)에 도시된 바와 같이 불안정하더라도, 제너다이오드(ZD11)와 제 1,2 트랜지스터(Q11,Q12)에 의해 도 3(b)에 도시된 바와 같이 구형파의 AFC신호로 안정화된다.

좀저 자세히 살펴보면, 입력된 AFC신호의 전압이 소정전압 이하일 때 제 1 트랜지스터(Q11)가 턴오프되고, 소정전압 이상일 때 제 1 트랜지스터(Q11)가 턴온된다.

즉, 상기 제너다이오드의 제너전압과 제 1 트랜지스터의 베이스-에미터전압과 AFC신호의 전압의 합( V_ZD11+V_Q11.BE+V_AFC )이 제 1 전원전압(Vcc1)보다 작을 때는 제 1 트랜지스터(Q11)가 턴오프되고, 반대로 클 때는 제 1 트랜지스터(Q11)가 턴온된다.

상기 제 1 트랜지스터(Q11)가 턴오프되면 상기 제 2 트랜지스터(Q12)도 함께 턴오프되고 상기 제 1 트랜지스터(Q11)가 턴온되면 상기 제 2 트랜지스터(Q12)도 함께 턴온되므로, 턴온시 상기 제 2 트랜지스터(Q12)의 콜렉터전압이 OV로 떨어지고 반대로 턴오프시 제 2 트랜지스터(Q12)의 콜렉터전압이 제 2 전원전압(Vcc2)을 유지되므로써, 상기 제 2 트랜지스터(Q12)의 콜렉터단을 통해 도 3 (b)에 도시된 바와 같은 구형파의 AFC신호가 출력된다.

상기 제 2 트랜지스터(Q12)의 콜렉터단으로부터 출력된 구형파의 AFC신호는 동기신호용 트랜스포머(T1)의 1차측에 공급되고, 이에 따라 상기 동기신호용 트랜스포머(T1)의 2차측으로부터 약 1/10배 증폭된 구형파의 AFC신호가 출력된다.

상기 동기용 트랜스포머(T1)의 2차측 출력신호는 제어 IC(4)의 동기신호( V_sync )로 공급된다.

이때 상기 커패시터(C9)는 동기신호( V_sync )의 전압감쇄용이고, 저항(R6)은 상기 커패시터(C9)의 방전 루트를 제공하며, 다이오드(D4)는 펄스파 동기신호( V_sync )가 0.7V 이하로 떨어지는 것을 방지한다.

또한 커패시터(C10)는 동기신호( V_sync )의 DC(5V) 블로킹용이고, 저항(R7)은 상기 커패시터(C10)의 방전 루트를 제공하며, 제너다이오드(ZD5)는 이상 고압 동기신호( V_sync )로부터 제어 IC(4)를 보호한다.

이상에서 살펴본 바와 같이 본 고안의 장치는, 플라이백트랜스포머(FBT)로부터 출력되는 펄스파의 AFC신호를 구형파로 안정화시켜 상기 제어 IC(4)의 동기신호( V_sync )로 공급하므로써, 불안정한 동기신호( V_sync )에 의해 발생하는 스위칭전원회로(SMPS)의 이상 동작을 방지한다는 데 그 효과가 있다.

Claims (1)

1. 애노드단이 플라이백트랜스포머(FBT)로부터 펄스파의 AFC신호를 입력받는 제너다이오드(ZD11)와 ;

   베이스단이 저항(R12)을 통해 상기 제너다이오드(ZD11)의 캐소드단에 연결되고 에미터단이 제 1 전원전압(Vcc1)을 공급받고 상기 베이스단이 저항(R13)을 통해 상기 에미터단에 연결되는 PNP형 제 1 트랜지스터(Q11) ;

   베이스단이 저항(R14)을 통해 상기 제 1 트랜지스터(Q11)의 콜렉터단에 연결되고 콜렉터단이 저항(R15)을 통해 제 2 전원전압(Vcc2)을 공급받고 에미터단이 접지되어, 턴온되면 콜렉터전압을 OV로 떨어뜨리고 턴오프되면 콜렉터전압을 제 2 전원전압(Vcc2)으로 유지하여 구형파의 AFC신호를 생성하는 NPN형 제 2 트랜지스터(Q12) ; 및

   1차측이 상기 제 2 트랜지스터(Q12)의 콜렉터단으로부터 구형파의 AFC신호를 입력받아 상기 1차측과 접지가 분리된 2차측으로부터 약 1/10배 증폭된 구형파의 AFC신호를 출력하는 동기신호용 트랜스포머(T1)로 구성되어 있어,

   상기 동기용 트랜스포머(T1)의 2차측 출력신호를 제어 IC(4)의 동기신호( V_sync )로 공급하는 것을 특징으로 하는 스위칭전원회로의 동기신호 안정화장치.