KR20000008194A - 패시브 모드 mesfet를 이용한 유전체 공진기 vco - Google Patents

패시브 모드 mesfet를 이용한 유전체 공진기 vco Download PDF

Info

Publication number
KR20000008194A
KR20000008194A KR1019980027916A KR19980027916A KR20000008194A KR 20000008194 A KR20000008194 A KR 20000008194A KR 1019980027916 A KR1019980027916 A KR 1019980027916A KR 19980027916 A KR19980027916 A KR 19980027916A KR 20000008194 A KR20000008194 A KR 20000008194A
Authority
KR
South Korea
Prior art keywords
strip line
microwave strip
dielectric resonator
outside
component
Prior art date
Application number
KR1019980027916A
Other languages
English (en)
Other versions
KR100293365B1 (ko
Inventor
김대중
권순태
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980027916A priority Critical patent/KR100293365B1/ko
Publication of KR20000008194A publication Critical patent/KR20000008194A/ko
Application granted granted Critical
Publication of KR100293365B1 publication Critical patent/KR100293365B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P7/00—Resonators of the waveguide type
    • H01P7/10—Dielectric resonators
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P3/00—Waveguides; Transmission lines of the waveguide type
    • H01P3/02—Waveguides; Transmission lines of the waveguide type with two longitudinal conductors
    • H01P3/08—Microstrips; Strip lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)

Abstract

본 발명은 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ에 관한 것으로, 특히, 공진 주파수를 발생시켜 주는 유전체 공진부(100)와; 공진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주는 제 1 바이패스부(200)와; 공진 주파수를 입력하여 증폭시키는 액티브 모드 MESFET(300)와; 공진 주파수를 가변시켜 주는 패시브 모드 MESFET(400)와; 발진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주는 제 2 바이패스부(500)와; 발진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주는 제 3 바이패스부(600)와; 발진 주파수를 입력하여, 50Ω과 매칭시킴으로 최대 출력의 발진 주파수를 발생시켜 주는 출력 매칭부(700)와; 발진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주는 제 4 바이패스부(800)와; 최대 출력 발진 주파수를 입력한 후, 발진 주파수의 DC 성분을 차단시켜 줌으로써 발진 주파수의 AC 성분만을 출력하는 DC 블록 캐패시터(900)를 포함하여 구성된 것을 특징으로 하며, 이러한 본 발명은 유전체 공진부의 피드백단에 패시브 모드 MESFET를 장착하여 주파수 가변소자로 사용함으로써, 전압가변값이 0∼3[V]이하의 좁은 전압가변 범위에서 주파수를 가변시키는 패시브 모드 MESFET의 특성으로 인해 전력소모량이 적어지고, MMIC화 하는 구현상의 어려움이 없음으로 대량생산이 용이하여 제품단가가 낮아지는 효과가 있다.

Description

패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ
본 발명은 유전체 공진기 전압제어 발진기(Voltage Controlled Oscillator; 이하 ＶＣＯ라 칭함.)에 관한 것으로, 특히, 안정된 발진과 스퓨리어스(Spurious) 성분을 줄이기 위한 유전체 공진부의 피드백(Feedback)단에 패시브 모드(Passive mode) 금속 반도체 전계효과 트랜지스터(Metal Semiconductor Field Effect Transistor; 이하 MESFET라 칭함.)를 장착하여 주파수 가변소자로 사용함으로써, MMIC(Monolithic Microwave Integrated Circuit Technology; 이하 MMIC라 칭함.)화가 용이하도록 해주는 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ에 관한 것이다.
종래 바랙터 다이오드를 이용한 유전체 공진기 VCO는 도 1 에 도시한 바와 같이, 공진 주파수를 발생시켜 주는 유전체 공진부(1)와; 상기 유전체 공진부(1)의 하부 일측면에 접속되어, 상기 유전체 공진부(1)를 통해 발생한 공진 주파수를 가변시켜 주는 바랙터 다이오드(2)를 포함하여 구성된다.
즉, 종래 바랙터 다이오드를 이용한 유전체 공진기 VCO의 동작과정을 도 1 을 참조하여 설명하면, 먼저, 상기 유전체 공진부(1)는 공진 주파수를 발생시켜 주고, 상기 바랙터 다이오드(2)는 상기 유전체 공진부(1)를 통해 발생한 공진 주파수를 원하는 출력 주파수로 가변시켜 주게 되는 것이다.
그러나, 상기와 같은 종래 바랙터 다이오드를 이용한 유전체 공진기 VCO는 바랙터 다이오드를 주파수 가변소자로 사용하였는데, 바랙터 다이오드는 인가되는 전압가변값이 0∼15[V]의 넓은 전압가변 범위에서 주파수를 가변시키기 때문에 전력소모량이 많고, 유전체 공진부단에 위치시켜 접속하는데 높은 열이 발생함으로써 Q값이 낮아질 뿐만 아니라, MMIC화 하는 구현상의 어려움이 있기 때문에 대량생산이 용이하지 않아 가격이 상승하는 문제점이 있었다.
본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로, 안정된 발진과 스퓨리어스 성분을 줄이기 위한 유전체 공진부의 피드백단에 패시브 모드 MESFET를 장착하여 주파수 가변소자로 사용함으로써, MMIC화가 용이하도록 해주는 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ를 제공하는 데 있다.
상기와 같은 목적을 달성하기 위하여 본 발명 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ는, 공진 주파수를 발생시켜 주는 유전체 공진부와; 상기 유전체 공진부에 접속되어, 공진 주파수의 교류(Alternating Current; 이하 AC라 칭함.) 성분이 외부로 방출되지 않도록 차단시켜 주는 제 1 바이패스(By-pass)부와; 상기 유전체 공진부의 신호 출력단에 접속되어, 상기 유전체 공진부를 통해 발생한 공진 주파수를 입력하여 증폭시킨 후 출력하는 액티브 모드(Active mode) MESFET와; 상기 액티브 모드 MESFET의 소오스단에 게이트단이 접속되어, 상기 액티브 모드 MESFET를 통해 입력된 공진 주파수를 가변시킨 후 발진 주파수를 출력시켜 주는 패시브 모드 MESFET와; 상기 액티브 모드 MESFET의 소오스단 및 패시브 모드 MESFET의 게이트단에 접속되어, 발진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주는 제 2 바이패스부와; 상기 패시브 모드 MESFET에 접속되어, 발진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주는 제 3 바이패스부와; 상기 액티브 모드 MESFET의 드레인단에 접속되어, 상기 패시브 모드 MESFET를 통해 주파수 가변된 후 상기 액티브 모드 MESFET를 통해 증폭된 발진 주파수를 입력하여, 50Ω과 매칭(Matching)시킴으로 최대 출력의 발진 주파수를 발생시켜 주는 출력 매칭부(Output Matching)와; 상기 출력 매칭부와 접속되어, 발진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주는 제 4 바이패스부와; 상기 출력 매칭부의 신호 출력단에 접속되어, 상기 출력 매칭부에서 출력된 최대 출력 발진 주파수를 입력한 후, 발진 주파수의 직류(Direct Current; 이하 DC라 칭함.) 성분을 차단시켜 줌으로써 발진 주파수의 AC 성분만을 출력하는 DC 블록 캐패시터(Block Capacitor)를 포함하여 구성된 것을 특징으로 한다.
도 1 은 종래 바랙터 다이오드를 이용한 유전체 공진기 VCO의 구성을 나타낸 기능블록도,
도 2 는 본 발명의 일 실시예에 따른 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ의 구성을 나타낸 기능블록도,
도 3a 은 도 2 에 따른 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기ＶＣＯ의 유전체 공진부에서 제 2 마이크로스트립 라인과 유전체공진기가 자계결합된 상태를 나타낸 도면,
도 3b 는 도 3a 에 따른 유전체 공진부의 등가회로를 나타낸 회로도,
도 3c 는 도 3a 에 따른 유전체 공진부를 네트워크 분석기를 사용하여 측정한 결과값을 나타낸 그래프,
도 4a 는 도 2 에 따른 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기ＶＣＯ에서 패시브 모드 MESFET의 등가회로를 나타낸 회로도,
도 4b 는 도 2 에 따른 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기ＶＣＯ에서 패시브 모드 MESFET의 공핍영역 변환상태를 나타낸 도면이다.
<도면의 주요 부분에 대한 부호의 설명>
100 : 유전체 공진부 110 : 제 1 마이크로스트립 라인
120 : 제 2 마이크로스티립 라인 130 : 유전체 공진기
200 : 제 1 바이패스부 210 : 제 3 마이크로파스트립 라인
220 : 제 4 마이크로파스트립 라인 230 : 제 1 캐패시터칩
240 : 제 1 비어 홀 그라운드부 250 : 제 1 레지스터칩
300 : 액티브 모드 MESFET 400 : 패시브 모드 MESFET
500 : 제 2 바이패스부 510 : 제 5 마이크로파스트립 라인
520 : 제 6 마이크로파스트립 라인 530 : 제 2 캐패시터칩
540 : 제 2 비어 홀 그라운드부 550 : 450 : 제 2 레지스터칩
600 : 제 3 바이패스부 610 : 제 7 마이크로파스트립 라인
620 : 제 8 마이크로파스트립 라인 630 : 제 3 캐패시터칩
640 : 제 3 비어 홀 그라운드부 650 : 제 3 레지스터칩
700 : 출력 매칭부 710 : 제 9 마이크로파스트립 라인
720 : 제 10 마이크로파스트립 라인 800 : 제 4 바이패스부
810 : 제 11 마이크로파스트립 라인 820 : 제 12 마이크로파스트립 라인
830 : 제 4 캐패시터칩 840 : 제 4 비어 홀 그라운드부
850 : 제 4 레지스터칩 900 : DC 블록 캐패시터
910 : 제 13 마이크로파스트립 라인 920 : 제 14 마이크로파스트립 라인
이하, 상술한 내용을 본 발명에 따른 실시예를 통해 상세히 설명하면 다음과 같다.
본 발명은 도 2 에 도시한 바와 같이, 유전체 공진부(100)는 공진 주파수를 발생시켜 주고, 제 1 바이패스부(200)는 상기 유전체 공진부(100)에 장착되어 공진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주며, 액티브 모드 MESFET(300)는 상기 유전체 공진부(100)를 통해 발생한 공진 주파수를 입력하여 증폭시킨 후 출력하고, 상기 패시브 모드 MESFET(400)는 상기 액티브 모드 MESFET(300)를 통해 증폭된 공진 주파수를 입력하여 주파수를 가변시킨 후 가변된 발진 주파수를 출력 매칭부(700)로 출력한다.
또한, 제 2 바이패스(500)는 상기 액티브 모드 MESFET(300)의 소오스단 및 패시브 모드 MESFET(400)의 게이트단에 접속되어, 상기 액티브 모드 MESFET(300)를 통해 증폭된 발진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주고, 제 3 바이패스부(600)는 상기 패시브 모드 MESFET(400)에 접속되어, 상기 패시브 모드 MESFET(400)를 통해 가변된 발진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 준다.
한편, 상기 출력 매칭부(700)는 상기 액티브 모드 MESFET(300)를 통해 증폭된 후 상기 패시브 모드 MESFET(300)를 통해 주파수 가변된 발진 주파수를 입력하여, 50Ω과 매칭시킴으로 최대 출력의 발진 주파수를 DC 블록 캐패시터(900)로 출력시켜 준다.
한편, 제 4 바이패스부(800)는 상기 출력 매칭부(500)에 장착되어, 상기 출력 매칭부(700)를 통과하는 발진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주고, 상기 DC 블록 캐패시터(900)는 상기 출력 매칭부(700)에서 출력된 최대 출력 발진 주파수를 입력한 후, 발진 주파수의 DC 성분을 차단시켜 줌으로써 발진 주파수의 AC 성분만을 출력한다.
또한, 상기 유전체 공진부(100)내에 장착되어 있는 제 1 마이크로스트립 라인(110) 및 제 2 마이크로스트립 라인(Microstrip line)(120)은 마이크로파 전송선로이고, 상기 제 1 마이크로스트립 라인(110) 및 제 2 마이크로스트립 라인(120)은 소정거리 떨어진 지점에 평행하게 위치하며, 유전체 공진기(130)는 상기 제 1 마이크로스트립 라인(110) 및 제 2 마이크로스트립 라인(120) 사이에 자계결합으로 장착되어 있다.
한편, 상기 제 1 바이패스부(200)내에 장착되어 있는 제 3 마이크로파스트립 라인(210)은 상기 유전체 공진부(100)내에 장착된 상기 제 2 마이크로파스트립 라인(120)과 수직으로 접속되어 있고, 부채꼴 모양의 제 4 마이크로파스트립 라인(220)은 상기 제 3 마이크로파스트립 라인(210)의 중앙 우측면에 꼭지점이 접속되며, 제 1 캐패시터칩(Capacitor Chip)(230)는 상기 제 3 마이크로파스트립 라인(210)의 상측에 수직으로 장착되어 공진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주고, 제 1 비어 홀 그라운드(Via hole ground)부(240)는 상기 제 1 캐패시터칩(230)과 접속되어, 다수개의 비어홀이 뚫어져 있음으로 납땜공정시 납이 비어홀에 삽입되어 그라운드되도록 해주며, 제 1 레지스터칩(Resistor Chip)(250)는 상기 제 3 마이크로파스트립 라인(210)의 상측에 수평으로 장착되어 공진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 준다.
또한, 상기 제 2 바이패스부(500)내에 장착되어 있는 제 5 마이크로파스트립 라인(510)은 상기 액티브 모드 MESFET(300)의 소오스단 및 패시브 모드 MESFET(400)의 게이트단에 접속되어 있고, 부채꼴 모양의 제 6 마이크로파스트립 라인(520)은 상기 제 5 마이크로파스트립 라인(510)의 중앙 우측면에 꼭지점이 접속되며, 제 2 캐패시터칩(530)는 상기 제 5 마이크로파스트립 라인(510)의 상측에 수직으로 장착되어 발진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주고, 제 2 비어 홀 그라운드부(540)는 상기 제 2 캐패시터칩(530)과 접속되어, 다수개의 비어홀이 뚫어져 있음으로 납땜공정시 납이 비어홀에 삽입되어 그라운드되도록 해주며, 제 2 레지스터칩(550)는 상기 제 5 마이크로파스트립 라인(510)의 상측에 수평으로 장착되어 공진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 준다.
한편, 상기 제 3 바이패스부(600)내에 장착되어 있는 제 7 마이크로파스트립 라인(610)은 상기 패시브 모드 MESFET(400)에 접속되어 있고, 부채꼴 모양의 제 8 마이크로파스트립 라인(620)은 상기 제 7 마이크로파스트립 라인(610)의 중앙 우측면에 꼭지점이 접속되며, 제 3 캐패시터칩(630)는 상기 제 7 마이크로파스트립 라인(610)의 상측에 수직으로 장착되어 발진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주고, 제 3 비어 홀 그라운드부(640)는 상기 제 3 캐패시터칩(630)과 접속되어, 다수개의 비어홀이 뚫어져 있음으로 납땜공정시 납이 비어홀에 삽입되어 그라운드되도록 해주며, 제 3 레지스터칩(650)는 상기 제 7 마이크로파스트립 라인(610)의 상측에 수평으로 장착되어 공진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 준다.
또한, 상기 출력 매칭부(700)내에 장착되어 있는 제 9 마이크로파스트립 라인(710)은 상기 패시브 모드 MESFET(300)에 접속되어, 50Ω을 발생시키기 위해 레지스터 성분을 구현해 주고, 제 10 마이크로파스트립 라인(720)은 상기 제 9 마이크로파스트립 라인(710)의 우측끝단에 수직으로 장착되어, 50Ω을 발생시키기 위한 리액턴스 성분을 구현해 준다.
한편, 상기 제 4 바이패스부(800)내에 장착되어 있는 제 11 마이크로파스트립 라인(810)은 상기 출력 매칭부(700)내에 장착되어 있는 제 11 마이크로파스트립 라인(810)의 상측에서 부터 수직으로 장착되어 있고, 부채꼴 모양의 제 12 마이크로파스트립 라인(820)은 상기 제 11 마이크로파스트립 라인(810)의 중앙 우측면에 꼭지점이 접속되어 있으며, 제 4 캐패시터칩(830)은 상기 제 11 마이크로파스트립 라인(810)의 상측에 수직으로 장착되어 발진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주고, 제 4 비어 홀 그라운드부(840)는 상기 제 4 캐패시터칩(830)과 접속되어, 다수개의 비어홀이 뚫어져 있음으로 납땜공정시 납이 비어홀에 삽입되어 그라운드되도록 해주며, 제 4 레지스터칩(850)은 상기 제 11 마이크로파스트립 라인(810)의 상측에 수평으로 장착되어 공진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 준다.
또한, 상기 DC 블록 캐패시터(900)내에 장착되어 있는 제 13 마이크로파스트립 라인(910)은 상기 출력 매칭부(700)내에 장착되어 있는 제 9 마이크로파스트립 라인(710)의 우측 일측면에서 부터 소정길이 연장되어 있고, 제 14 마이크로파스트립 라인(920)은 상기 제 13 마이크로파스트립 라인(910) 하측에서 부터 소정거리 떨어진 지점에 평행하게 장착되어, 초고주파용 캐패시터를 구현해 줌으로써 본 실시예를 구성한다.
이하, 상기와 같이 구성된 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ의 동작과정을 도 2, 도 3a, 도 3b, 도 3c, 도 4a, 도 4b 를 참조하여 설명하면 다음과 같다.
먼저, 상기 유전체 공진부(100)는 마이크로파 전송선로인 상기 제 1 마이크로스트립 라인(110) 및 제 2 마이크로스트립 라인(120)과 유전체 공진기(130)를 자계결합시킴으로 구현한다.
또한, 상기 제 1 마이크로스트립 라인(110) 및 제 2 마이크로스트립 라인(120)을 소정거리 떨어진 지점에 평행하게 위치시키고, 상기 유전체 공진기(130)를 상기 제 1 마이크로스트립 라인(110) 및 제 2 마이크로스트립 라인(120) 사이에 자계결합으로 장착시킨다.
이때, 도 3a 에 도시한 바와 같이, 상기 유전체 공진부(100)내에 장착되어 있는 상기 제 2 마이크로스트립 라인(120)과 상기 유전체 공진기(130)를 자계결합시킬 때, 상기 제 2 마이크로스트립 라인(120)과 상기 유전체 공진기(130)와의 이격거리(d) 및 위치는 자계결합 계수(β)에 의해 구할 수 있다.
한편, 도 3b 는 도 3a 의 등가회로를 나타낸 것이고, 자계결합 계수(β)를 구하기 위해 네트워크 분석기를 사용하여 도 3c 와 같은 결과값을 얻는다.
이때, 상기 도 3c 에 도시한 바와 같은 결과값의 S12파형을 이용하여 QU값을 구하게 되는데, f1은 f0값에서 -3dB 떨어진 지점의 값이고, f2는 f0값에서 +3dB 떨어진 지점의 값을 나타낸다.
그리고, 상기에서 구한 주파수(f0, f1, f2)를 이용하여 의 식에 의해 QU를 구한다.
또한, 상기 도 3c 에 도시한 바와 같은 결과값의 S22파형을 이용하여 QL값을 구하게 되는데, f3는 f0값에서 -3dB 떨어진 지점의 값이고, f4는 f0값에서 +3dB 떨어진 지점의 값을 나타낸다.
한편, 상기에서 구한 주파수(f0, f3, f4)를 이용하여 의 식에 의해 QL을 구한다.
또한, 상기와 같이 QU및 QL을 구한 후, QU=QL(1+β)=Qexβ 식에 의해 자계결합 계수(β)를 구하고, 자계결합 계수(β)를 이용해 상기 제 1 마이크로스트립 라인(110) 및 제 2 마이크로스트립 라인(120)과 상기 유전체 공진기(130)와의 이격거리(d)를 구하며, 상기 제 1 마이크로스트립 라인 및 제 2 마이크로스트립 라인의 좌측에서 부터 λ/4 떨어진 지점에 상기 유전체 공진기를 위치시킴으로 자계결합한다.
한편, 상기와 같이 구현된 유전체 공진부(100)는 공진 주파수를 상기 액티브 모드 MESFET(300) 및 패시브 모드 MESFET(400)로 발생시켜 준다.
이때, 상기 유전체 공진부(100)내에 장착된 상기 제 2 마이크로파스트립 라인(120)과 수직으로 접속되어 있는 상기 제 1 바이패스부(200)내에 장착된 제 3 마이크로파스트립 라인(210)은 상기 유전체 공진부(100)를 통해 발생된 공진 주파수의 AC 성분이 외부로 방출되지 않도록 1차적으로 차단시켜 준다.
또한, 상기 제 3 마이크로파스트립 라인(210)은 길이를 λ/2로 설정해 줌으로써, 하이 임피던스를 갖도록 한다.
한편, 상기 제 1 바이패스부(200)내에 장착되어 있는 부채꼴 모양의 제 4 마이크로파스트립 라인(220)은 상기 제 3 마이크로파스트립 라인(210)의 중앙 우측면에 꼭지점이 접속되어, 상기 유전체 공진부(100)를 통해 발생된 공진 주파수의 AC 성분이 외부로 방출되지 않도록 2차적으로 차단시켜 준다.
이때, 부채꼴 모양의 상기 제 4 마이크로파스트립 라인(220)은 부채꼴의 반지름의 길이를 λ/4로 설정해 주고, 부채꼴의 현의 길이를 λ/4로 설정해 준다.
또한, 상기 제 1 바이패스부(200)내에 장착되어 있는 제 1 캐패시터칩(230)은 상기 제 3 마이크로파스트립 라인(210)의 상측에 수직으로 장착되어, 상기 제 3 마이크로파스트립 라인(210)에 의해 차단되지 못한 미미한 공진 주파수의 AC 성분을 외부로 방출되지 않도록 3차적으로 차단시켜 준다.
한편, 상기 제 1 바이패스부(200)내에 장착되어 있는 제 1 레지스터칩(250)은 상기 제 3 마이크로파스트립 라인(210)의 상측에 수평으로 장착되어, 상기 제 1 캐패시터칩(230)에 의해 차단되지 못한 미미한 공진 주파수의 AC 성분을 외부로 방출되지 않도록 4차적으로 차단시켜 준다.
또한, 상기 제 1 캐패시터칩(230)과 접속되어 있는 상기 제 1 바이패스부(200)내에 장착되어 있는 상기 제 1 비어 홀 그라운드부(240)는 다수개의 비어홀이 뚫어져 있음으로 납땜공정시 납이 비어홀에 삽입되어 그라운드가 용이하도록 해준다.
따라서, 상기 제 3 마이크로파스트립 라인(210), 제 4 마이크로파스트립 라인(220), 제 1 캐패시터칩(230), 제 1 비어 홀 그라운드부(240) 및 제 1 레지스터칩(250)으로 구성된 상기 제 1 바이패스부(200)에 의해 상기 유전체 공진부(100)에서 발생한 공진 주파수의 AC 성분이 외부로 방출되지 않도록 막아주는 것이다.
한편, 상기 유전체 공진부(100)의 피드백단에 장착되어 있는 상기 액티브 모드 MESFET(300)는 상기 유전체 공진부(100)를 통해 발생한 공진 주파수를 입력하여 증폭한 후 출력하고, 상기 패시브 모드 MESFET(400)는 상기 액티브 모드 MESFET(300)를 통해 증폭된 발진 주파수를 입력하여 주파수를 가변시킨 후 가변된 발진 주파수를 상기 출력 매칭부(700)로 출력시켜 준다.
또한, 상기 패시브 모드 MESFET(400)의 등가회로는 도 4a 에 도시한 바와 같이, MESFET가 패시브 모드로 동작하려면 Vds=0, Id=0, -Vgs의 조건이 필요하게 된다.
이때, 도 4a 에 도시한 바와 같이, Cgs, Cgd는 -Vgs에 의해 전하가 생성됨에 따라 성장된 감소폭(Depletion Width)이 게이트단을 중심으로 소오스단과 드레인단에 동일하게 분포하여 Cds는 훨씬 작아지게 되고, 이로인해 Cds에 흐르는 전류 Ids는 0이 되게 되는데 이때를 패시브 모드라 한다.
한편, 상기에서 패시브 모드로 동작하기 위한 조건이 Vgs=0, -Vgd 이므로 도 4b 에 도시한 바와 같이, 공핍영역이 게이트-드레인 끝단에서 더 깊어지고, 드레인단 공핍영역이 증가하여 도 4a 에 도시한 Cgs가 감소하며, 이로인해 Cgs가 일정하게 되어 Cgd가 지배적인 캐패시터로 작용하게 된다.
따라서, 캐패시터 의 식에 의해 주파수가 가변되게 되는 것이다.
이때, 상기 액티브 모드 MESFET(300)의 소오스단 및 패시브 모드 MESFET(400)의 게이트단에 접속되어 있는 상기 제 2 바이패스부(500)내에 장착되어 있는 제 5 마이크로파스트립 라인(510)은 상기 액티브 모드 MESFET(300)을 통해 증폭된 발진 주파수의 AC 성분이 외부로 방출되지 않도록 1차적으로 차단시켜 준다.
또한, 상기 제 5 마이크로파스트립 라인(510)은 길이를 λ/2로 설정해 줌으로써, 하이 임피던스를 갖도록 한다.
한편, 상기 제 2 바이패스부(500)내에 장착되어 있는 부채꼴 모양의 제 6 마이크로파스트립 라인(520)은 상기 제 5 마이크로파스트립 라인(510)의 중앙 우측면에 꼭지점이 접속되어, 상기 액티브 모드 MESFET(300)을 통해 증폭된 발진 주파수의 AC 성분이 외부로 방출되지 않도록 2차적으로 차단시켜 준다.
이때, 부채꼴 모양의 상기 제 6 마이크로파스트립 라인(520)은 부채꼴의 반지름의 길이를 λ/4로 설정해 주고, 부채꼴의 현의 길이를 λ/4로 설정해 준다.
또한, 상기 제 2 바이패스부(500)내에 장착되어 있는 제 2 캐패시터칩(530)은 상기 제 5 마이크로파스트립 라인(510)의 상측에 수직으로 장착되어, 상기 제 5 마이크로파스트립 라인(510)에 의해 차단되지 못한 미미한 공진 주파수의 AC 성분을 외부로 방출되지 않도록 3차적으로 차단시켜 준다.
한편, 상기 제 2 바이패스부(500)내에 장착되어 있는 제 2 레지스터칩(550)은 상기 제 5 마이크로파스트립 라인(510)의 상측에 수평으로 장착되어, 상기 제 2 캐패시터칩(530)에 의해 차단되지 못한 미미한 공진 주파수의 AC 성분을 외부로 방출되지 않도록 4차적으로 차단시켜 준다.
또한, 상기 제 2 캐패시터칩(530)과 접속되어 있는 상기 제 2 바이패스부(500)내에 장착되어 있는 상기 제 2 비어 홀 그라운드부(540)는 다수개의 비어홀이 뚫어져 있음으로 납땜공정시 납이 비어홀에 삽입되어 그라운드가 용이하도록 해준다.
따라서, 상기 제 5 마이크로파스트립 라인(510), 제 6 마이크로파스트립 라인(520), 제 2 캐패시터칩(530), 제 2 비어 홀 그라운드부(540) 및 제 2 레지스터칩(550)으로 구성된 상기 제 2 바이패스부(500)에 의해 상기 액티브 모드 MESFET(300)를 통과하는 발진 주파수의 AC 성분이 외부로 방출되지 않도록 막아주는 것이다.
이때, 상기 패티브 모드 MESFET(400)에 접속되어 있는 상기 제 3 바이패스부(600)내에 장착되어 있는 제 7 마이크로파스트립 라인(610)은 상기 패시브 모드 MESFET(400)를 통해 가변된 발진 주파수의 AC 성분이 외부로 방출되지 않도록 1차적으로 차단시켜 준다.
또한, 상기 제 7 마이크로파스트립 라인(610)은 길이를 λ/2로 설정해 줌으로써, 하이 임피던스를 갖도록 한다.
한편, 상기 제 3 바이패스부(600)내에 장착되어 있는 부채꼴 모양의 제 8 마이크로파스트립 라인(620)은 상기 제 7 마이크로파스트립 라인(610)의 중앙 우측면에 꼭지점이 접속되어, 상기 패시브 모드 MESFET(400)을 통해 가변된 발진 주파수의 AC 성분이 외부로 방출되지 않도록 2차적으로 차단시켜 준다.
이때, 부채꼴 모양의 상기 제 8 마이크로파스트립 라인(620)은 부채꼴의 반지름의 길이를 λ/4로 설정해 주고, 부채꼴의 현의 길이를 λ/4로 설정해 준다.
또한, 상기 제 3 바이패스부(600)내에 장착되어 있는 제 3 캐패시터칩(630)은 상기 제 7 마이크로파스트립 라인(610)의 상측에 수직으로 장착되어, 상기 제 7 마이크로파스트립 라인(610)에 의해 차단되지 못한 미미한 공진 주파수의 AC 성분을 외부로 방출되지 않도록 3차적으로 차단시켜 준다.
한편, 상기 제 3 바이패스부(600)내에 장착되어 있는 제 3 레지스터칩(650)은 상기 제 7 마이크로파스트립 라인(610)의 상측에 수평으로 장착되어, 상기 제 3 캐패시터칩(630)에 의해 차단되지 못한 미미한 공진 주파수의 AC 성분을 외부로 방출되지 않도록 4차적으로 차단시켜 준다.
또한, 상기 제 3 캐패시터칩(630)과 접속되어 있는 상기 제 3 바이패스부(600)내에 장착되어 있는 상기 제 3 비어 홀 그라운드부(640)는 다수개의 비어홀이 뚫어져 있음으로 납땜공정시 납이 비어홀에 삽입되어 그라운드가 용이하도록 해준다.
따라서, 상기 제 7 마이크로파스트립 라인(610), 제 8 마이크로파스트립 라인(620), 제 3 캐패시터칩(630), 제 3 비어 홀 그라운드부(640) 및 제 3 레지스터칩(650)으로 구성된 상기 제 3 바이패스부(600)에 의해 상기 패시브 모드 MESFET(400)를 통과하는 발진 주파수의 AC 성분이 외부로 방출되지 않도록 막아주는 것이다.
한편, 상기 출력 매칭부(700)는 상기 패시브 모드 MESFET(400)를 통해 가변되고 액티브 모드 MESFET(300)를 통해 증폭된 발진 주파수를 입력하여, 50Ω과 매칭시킴으로 최대 출력의 발진 주파수를 상기 DC 블록 캐패시터(900)로 출력시켜 준다.
또한, 상기 출력 매칭부(700)내에 장착되어 있는 제 9 마이크로파스트립 라인(710)은 상기 패시브 모드 MESFET(300)에 접속되어, 50Ω을 발생시키기 위해 레지스터 성분을 구현해 주고, 상기 제 10 마이크로파스트립 라인(720)은 상기 제 9 마이크로파스트립 라인(710)의 우측끝단에 수직으로 장착되어, 50Ω을 발생시키기 위한 리액턴스 성분을 구현해 준다.
이때, 상기 출력 매칭부(700)에 접속되어 있는 상기 제 4 바이패스부(800)내에 장착되어 있는 제 11 마이크로파스트립 라인(810)은 상기 출력 매칭부(700)를 통과하는 발진 주파수의 AC 성분이 외부로 방출되지 않도록 1차적으로 차단시켜 준다.
또한, 상기 제 11 마이크로파스트립 라인(810)은 길이를 λ/2로 설정해 줌으로써, 하이 임피던스를 갖도록 한다.
한편, 상기 제 4 바이패스부(800)내에 장착되어 있는 부채꼴 모양의 제 12 마이크로파스트립 라인(820)은 상기 제 11 마이크로파스트립 라인(810)의 중앙 우측면에 꼭지점이 접속되어, 상기 패시브 모드 MESFET(400)을 통해 가변된 발진 주파수의 AC 성분이 외부로 방출되지 않도록 2차적으로 차단시켜 준다.
이때, 부채꼴 모양의 상기 제 12 마이크로파스트립 라인(620)은 부채꼴의 반지름의 길이를 λ/4로 설정해 주고, 부채꼴의 현의 길이를 λ/4로 설정해 준다.
또한, 상기 제 4 바이패스부(800)내에 장착되어 있는 제 4 캐패시터칩(830)은 상기 제 11 마이크로파스트립 라인(810)의 상측에 수직으로 장착되어, 상기 제 11 마이크로파스트립 라인(810)에 의해 차단되지 못한 미미한 공진 주파수의 AC 성분을 외부로 방출되지 않도록 3차적으로 차단시켜 준다.
한편, 상기 제 4 바이패스부(800)내에 장착되어 있는 제 4 레지스터칩(850)은 상기 제 11 마이크로파스트립 라인(810)의 상측에 수평으로 장착되어, 상기 제 4 캐패시터칩(830)에 의해 차단되지 못한 미미한 공진 주파수의 AC 성분을 외부로 방출되지 않도록 4차적으로 차단시켜 준다.
또한, 상기 제 4 캐패시터칩(830)과 접속되어 있는 상기 제 4 바이패스부(800)내에 장착되어 있는 상기 제 4 비어 홀 그라운드부(840)는 다수개의 비어홀이 뚫어져 있음으로 납땜공정시 납이 비어홀에 삽입되어 그라운드가 용이하도록 해준다.
따라서, 상기 제 11 마이크로파스트립 라인(810), 제 12 마이크로파스트립 라인(820), 제 4 캐패시터칩(830), 제 4 비어 홀 그라운드부(840) 및 제 4 레지스터칩(850)으로 구성된 상기 제 4 바이패스부(800)에 의해 상기 패시브 모드 MESFET(400)를 통과하는 발진 주파수의 AC 성분이 외부로 방출되지 않도록 막아주는 것이다.
한편, 상기 DC 블록 캐패시터(900)는 상기 출력 매칭부(700)를 통해 출력된 최대 발진 주파수를 입력한 후 최대 발진 주파수의 DC 성분을 차단시켜 줌으로써 최대 발진 주파수의 AC 성분만을 출력시켜 준다.
또한, 상기 DC 블록 캐패시터(900)내에 장착되어 있는 제 13 마이크로파스트립 라인(910)은 상기 출력 매칭부(700)내에 장착되어 있는 제 9 마이크로파스트립 라인(710)의 우측 일측면에서 부터 소정길이 연장되어 있고, 제 14 마이크로파스트립 라인(920)은 상기 제 13 마이크로파스트립 라인(910) 하측에서 부터 소정거리 떨어진 지점에 평행하게 장착되어, 초고주파용 캐패시터를 구현한다.
이때, 상기 제 13 마이크로파스트립 라인(910) 및 제 14 마이크로파스트립 라인(920)의 길이는 λ/4 이다.
이상에서 살펴본 바와 같이 본 발명 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ는, 안정된 발진과 스퓨리어스 성분을 줄이기 위한 유전체 공진부의 피드백단에 패시브 모드 MESFET를 장착하여 주파수 가변소자로 사용함으로써, 인가되는 전압가변값이 0∼3[V]이하의 좁은 전압가변 범위에서 주파수를 가변시키는 패시브 모드 MESFET의 특성으로 인해 전력소모량이 적어지고, 유전체 공진부단의 피드백단에 패시브 모드 MESFET를 장착함으로 공긴기의 Q값을 높일 수 있을 뿐만 아니라, MMIC화 하는 구현상의 어려움이 없기 때문에 대량생산이 용이함으로 제품단가가 낮아지는 효과가 있다.

Claims (18)

  1. 공진 주파수를 발생시켜 주는 유전체 공진부와; 상기 유전체 공진부에 접속되어, 공진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주는 제 1 바이패스부와; 상기 유전체 공진부의 신호 출력단에 접속되어, 상기 유전체 공진부를 통해 발생한 공진 주파수를 입력하여 증폭시킨 후 출력하는 액티브 모드 MESFET와; 상기 액티브 모드 MESFET의 소오스단에 게이트단이 접속되어, 상기 액티브 모드 MESFET를 통해 입력된 공진 주파수를 가변시킨 후 발진 주파수를 출력시켜 주는 패시브 모드 MESFET와; 상기 액티브 모드 MESFET의 소오스단 및 패시브 모드 MESFET의 게이트단에 접속되어, 발진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주는 제 2 바이패스부와; 상기 패시브 모드 MESFET에 접속되어, 발진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주는 제 3 바이패스부와; 상기 액티브 모드 MESFET의 드레인단에 접속되어, 상기 패시브 모드 MESFET를 통해 주파수 가변된 후 상기 액티브 모드 MESFET를 통해 증폭된 발진 주파수를 입력하여, 50Ω과 매칭시킴으로 최대 출력의 발진 주파수를 발생시켜 주는 출력 매칭부와; 상기 출력 매칭부와 접속되어, 발진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주는 제 4 바이패스부와; 상기 출력 매칭부의 신호 출력단에 접속되어, 상기 출력 매칭부에서 출력된 최대 출력 발진 주파수를 입력한 후, 발진 주파수의 DC 성분을 차단시켜 줌으로써 발진 주파수의 AC 성분만을 출력하는 DC 블록 캐패시터를 포함하여 구성된 것을 특징으로 하는 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ.
  2. 제 1항에 있어서, 상기 유전체 공진부는, 마이크로파용 전송선로인 제 1 마이크로스트립 라인과; 상기 제 1 마이크로파스트립 라인과 수평으로 소정거리 떨어진 지점에 위치하고, 마이크로파용 전송선로인 제 2 마이크로스티립 라인과; 상기 제 1 마이크로스트립 라인 및 제 2 마이크로스트립 라인 사이에 자계결합으로 장착되는 유전체 공진기를 포함하여 구성된 것을 특징으로 하는 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ.
  3. 제 2항에 있어서, 상기 제 1 마이크로파스트립 라인 및 제 2 마이크로파스트립 라인과 상기 유전체 공진기와의 자계결합은, 네트워크 분석기를 이용해 QU및 QL을 구한 후, QU=QL(1+β)=Qexβ 식에 의해 자계결합 계수인 β를 구하고, 자계결합 계수 β를 이용해 상기 제 1 마이크로스트립 라인 및 제 2 마이크로스트립 라인의 좌측에서 부터 λ/4 떨어진 지점에 상기 유전체 공진기를 위치시킴으로 자계결합함을 특징으로 하는 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ.
  4. 제 1항에 있어서, 상기 제 1 바이패스부는, 상기 유전체 공진부내에 장착된 상기 제 2 마이크로파스트립 라인과 수직으로 접속되어 있는 제 3 마이크로파스트립 라인과; 상기 제 3 마이크로파스트립 라인의 중앙 우측면에 꼭지점이 접속되어 있는 부채꼴 모양의 제 4 마이크로파스트립 라인과; 상기 제 3 마이크로파스트립 라인의 상측에 수직으로 장착되어 공진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주는 제 1 캐패시터칩과; 상기 제 1 캐패시터칩과 접속되어, 다수개의 비어홀이 뚫어져 있음으로 납땜공정시 납이 비어홀에 삽입되어 그라운드되도록 해주는 제 1 비어 홀 그라운드부와; 상기 제 3 마이크로파스트립 라인의 상측에 수평으로 장착되어 공진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주는 제 1 레지스터칩을 포함하여 구성된 것을 특징으로 하는 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ.
  5. 제 4항에 있어서, 상기 제 3 마이크로파스트립 라인은, 최대의 임피던스값을 갖음으로 공진 주파수의 AC 성분이 외부로 방출되는 것을 차단시키도록 하기 위해 길이를 λ/2로 설정함을 특징으로 하는 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ.
  6. 제 4항에 있어서, 상기 제 4 마이크로파스트립 라인은, 최대의 임피던스값을 갖음으로 공진 주파수의 AC 성분이 외부로 방출되는 것을 차단시키도록 하기 위해 부채꼴 현의 길이를 λ/4로 설정하고, 부채꼴 반지름의 길이를 λ/4로 설정함을 특징으로 하는 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ.
  7. 제 1항에 있어서, 상기 제 2 바이패스부는, 상기 액티브 모드 MESFET의 소오스단 및 패시브 모드 MESFET의 게이트단에 접속되어 있는 제 5 마이크로파스트립 라인과; 상기 제 5 마이크로파스트립 라인의 중앙 우측면에 꼭지점이 접속되어 있는 부채꼴 모양의 제 6 마이크로파스트립 라인과; 상기 제 5 마이크로파스트립 라인의 상측에 수직으로 장착되어 발진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주는 제 2 캐패시터칩과; 상기 제 2 캐패시터칩과 접속되어, 다수개의 비어홀이 뚫어져 있음으로 납땜공정시 납이 비어홀에 삽입되어 그라운드되도록 해주는 제 2 비어 홀 그라운드부와; 상기 제 5 마이크로파스트립 라인의 상측에 수평으로 장착되어 공진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주는 제 2 레지스터칩을 포함하여 구성된 것을 특징으로 하는 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ.
  8. 제 7항에 있어서, 상기 제 5 마이크로파스트립 라인은, 최대의 임피던스값을 갖음으로 공진 주파수의 AC 성분이 외부로 방출되는 것을 차단시키도록 하기 위해 길이를 λ/2로 설정함을 특징으로 하는 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ.
  9. 제 7항에 있어서, 상기 제 6 마이크로파스트립 라인은, 최대의 임피던스값을 갖음으로 공진 주파수의 AC 성분이 외부로 방출되는 것을 차단시키도록 하기 위해 부채꼴 현의 길이를 λ/4로 설정하고, 부채꼴 반지름의 길이를 λ/4로 설정함을 특징으로 하는 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ.
  10. 제 1항에 있어서, 상기 제 3 바이패스부는, 상기 패시브 모드 MESFET에 접속되어 있는 제 7 마이크로파스트립 라인과; 상기 제 7 마이크로파스트립 라인의 중앙 우측면에 꼭지점이 접속되어 있는 부채꼴 모양의 제 8 마이크로파스트립 라인과; 상기 제 7 마이크로파스트립 라인의 상측에 수직으로 장착되어 발진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주는 제 3 캐패시터칩과; 상기 제 3 캐패시터칩과 접속되어, 다수개의 비어홀이 뚫어져 있음으로 납땜공정시 납이 비어홀에 삽입되어 그라운드되도록 해주는 제 3 비어 홀 그라운드부와; 상기 제 7 마이크로파스트립 라인의 상측에 수평으로 장착되어 공진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주는 제 3 레지스터칩을 포함하여 구성된 것을 특징으로 하는 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ.
  11. 제 10항에 있어서, 상기 제 7 마이크로파스트립 라인은, 최대의 임피던스값을 갖음으로 공진 주파수의 AC 성분이 외부로 방출되는 것을 차단시키도록 하기 위해 길이를 λ/2로 설정함을 특징으로 하는 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ.
  12. 제 10항에 있어서, 상기 제 8 마이크로파스트립 라인은, 최대의 임피던스값을 갖음으로 공진 주파수의 AC 성분이 외부로 방출되는 것을 차단시키도록 하기 위해 부채꼴 현의 길이를 λ/4로 설정하고, 부채꼴 반지름의 길이를 λ/4로 설정함을 특징으로 하는 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ.
  13. 제 1항에 있어서, 상기 출력 매칭부는, 상기 패시브 모드 MESFET에 접속되어, 50Ω을 발생시키기 위해 레지스터 성분을 구현해 주는 제 9 마이크로파스트립 라인과; 상기 제 9 마이크로파스트립 라인의 우측끝단에 수직으로 장착되어, 50Ω을 발생시키기 위한 리액턴스 성분을 구현해 주는 제 10 마이크로파스트립 라인을 포함하여 구성된 것을 특징으로 하는 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ.
  14. 제 1항에 있어서, 상기 제 4 바이패스부는, 상기 출력 매칭부내에 장착되어 있는 제 9 마이크로파스트립 라인의 상측에서 부터 수직으로 장착되어 있는 제 11 마이크로파스트립 라인과; 상기 제 11 마이크로파스트립 라인의 중앙 우측면에 꼭지점이 접속되어 있는 부채꼴 모양의 제 12 마이크로파스트립 라인과; 상기 제 11 마이크로파스트립 라인의 상측에 수직으로 장착되어 발진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주는 제 4 캐패시터칩과; 상기 제 4 캐패시터칩과 접속되어, 다수개의 비어홀이 뚫어져 있음으로 납땜공정시 납이 비어홀에 삽입되어 그라운드되도록 해주는 제 4 비어 홀 그라운드부와; 상기 제 11 마이크로파스트립 라인의 상측에 수평으로 장착되어 공진 주파수의 AC 성분이 외부로 방출되지 않도록 차단시켜 주는 제 4 레지스터칩을 포함하여 구성된 것을 특징으로 하는 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ.
  15. 제 14항에 있어서, 상기 제 11 마이크로파스트립 라인은, 최대의 임피던스값을 갖음으로 공진 주파수의 AC 성분이 외부로 방출되는 것을 차단시키도록 하기 위해 길이를 λ/2로 설정함을 특징으로 하는 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ.
  16. 제 14항에 있어서, 상기 제 12 마이크로파스트립 라인은, 최대의 임피던스값을 갖음으로 공진 주파수의 AC 성분이 외부로 방출되는 것을 차단시키도록 하기 위해 부채꼴 현의 길이를 λ/4로 설정하고, 부채꼴 반지름의 길이를 λ/4로 설정함을 특징으로 하는 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ.
  17. 제 1항에 있어서, 상기 DC 블록 캐패시터는, 상기 출력 매칭부내에 장착되어 있는 제 9 마이크로파스트립 라인의 우측 일측면에서 부터 소정길이 연장된 제 13 마이크로파스트립 라인과; 상기 제 13 마이크로파스트립 라인 하측에서 부터 소정거리 떨어진 지점에 평행하게 장착되어, 초고주파용 캐패시터를 구현해 주는 제 14 마이크로파스트립 라인을 포함하여 구성된 것을 특징으로 하는 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ.
  18. 제 17항에 있어서, 상기 제 13 마이크로파스트립 라인 및 제 14 마이크로파스트립 라인은, 초고주파용 캐패시터를 구현하기 위해 길이를 λ/4로 함을 특징으로 하는 패시브 모드 ＭＥＳＦＥＴ를 이용한 유전체 공진기 ＶＣＯ.
KR1019980027916A 1998-07-10 1998-07-10 패시브모드mesfet를이용한유전체공진기vco KR100293365B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980027916A KR100293365B1 (ko) 1998-07-10 1998-07-10 패시브모드mesfet를이용한유전체공진기vco

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980027916A KR100293365B1 (ko) 1998-07-10 1998-07-10 패시브모드mesfet를이용한유전체공진기vco

Publications (2)

Publication Number Publication Date
KR20000008194A true KR20000008194A (ko) 2000-02-07
KR100293365B1 KR100293365B1 (ko) 2001-07-12

Family

ID=19543780

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980027916A KR100293365B1 (ko) 1998-07-10 1998-07-10 패시브모드mesfet를이용한유전체공진기vco

Country Status (1)

Country Link
KR (1) KR100293365B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030044502A (ko) * 2001-11-30 2003-06-09 (주)마이크로라인 비제이티를 이용한 위상고정 유전체공진발진기
KR101159470B1 (ko) * 2010-11-22 2012-06-25 숭실대학교산학협력단 저지 대역을 가지는 초광대역 대역 통과 여파기

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030044502A (ko) * 2001-11-30 2003-06-09 (주)마이크로라인 비제이티를 이용한 위상고정 유전체공진발진기
KR101159470B1 (ko) * 2010-11-22 2012-06-25 숭실대학교산학협력단 저지 대역을 가지는 초광대역 대역 통과 여파기

Also Published As

Publication number Publication date
KR100293365B1 (ko) 2001-07-12

Similar Documents

Publication Publication Date Title
EP1885056B1 (en) Electronic circuit device
US5942950A (en) Varactor tuned strip line resonator and VCO using same
US4783638A (en) Frequency doubling oscillator working at ultra-high frequencies
US6239663B1 (en) High-frequency oscillator using FETs and transmission lines
Prigent et al. Phase noise reduction in FET oscillators by low-frequency loading and feedback circuitry optimization
EP0202652B2 (en) Microwave oscillator
DK0634066T3 (da) Oscillator for en frekvens fra 1,6 til 3 GHz
US4737737A (en) Transmission injection-locked dielectric resonator oscillator
JPS6343001B2 (ko)
US6278097B2 (en) Burn-in apparatus for burning-in microwave transistors
KR20000008194A (ko) 패시브 모드 mesfet를 이용한 유전체 공진기 vco
Smith et al. 25-42 GHz GaAs heterojunction bipolar transistor low phase noise push-push VCOs
Pavio et al. Push-push dielectric resonator oscillator
Gitsevich et al. Solid-state high power RF oscillator
Mahyuddin et al. Modeling of a 10GHz dielectric resonator oscillator in ADS
Heyboer et al. YIG-tuned GaAs FET oscillators
US3416099A (en) Bulk-effect negative-resistance microwave device employing a half wave open circuit resonator structure
JP3610692B2 (ja) 電圧制御発振器
Collinson et al. A novel technique for measuring small signal S-parameters of an RF/microwave transistor, power amplifying stage for use in power amplifier stability analysis
Artal et al. Oscillators, Frequency Synthesisers and PLL Techniques
KR20230073861A (ko) 바이어스 회로 및 이를 갖는 초고주파 증폭기
KR950002960B1 (ko) 마이크로파 주파수 발진기
Koster et al. An experimental low-voltage I-band oscillator assembled with only five SMD-components
Wojtasiak et al. A 300W S-band solid-state transmitter
JP2002171130A (ja) 電圧制御発振回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20070329

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee