KR20000001268U

KR20000001268U - Memory module with multiple output buffers

Info

Publication number: KR20000001268U
Application number: KR2019980010934U
Authority: KR
Inventors: 김영철; 임두용; 최순주
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1998-06-23
Filing date: 1998-06-23
Publication date: 2000-01-25

Abstract

본 고안은 다중 출력 기능의 버퍼를 가지는 메모리 모듈에 관한 것으로서, 특히 다수개의 메모리소자들중 소정 개수의 단위로 그룹화된 메모리소자들의 입출력단자들을 그룹별로 공통 연결한 멀티 출력형 버퍼를 구비하는 것을 특징으로 한다. 따라서, 본 고안은 메모리 모듈의 성능을 최대로 하면서도 속도의 손실이 없고, 제품의 속도안정성을 높여 데이터 충돌율을 낮출수 있다.The present invention relates to a memory module having a buffer having a multi-output function, and more particularly, to a multi-output buffer in which input / output terminals of memory elements grouped in a predetermined number of units among a plurality of memory elements are commonly connected for each group. It is done. Therefore, the present invention maximizes the performance of the memory module, there is no loss of speed, and the data collision rate can be lowered by increasing the speed stability of the product.

Description

Memory module with multiple output buffers

본 고안은 메모리 모듈에 관한 것으로 특히, PCB상에서 CPU 등의 제어에 의해 억세스되는 메모리소자의 데이터 송수신에 따른 대기시간을 단축할 수 있는 다중 출력 기능의 버퍼를 가지는 메모리 모듈에 관한 것이다.The present invention relates to a memory module, and more particularly, to a memory module having a buffer of a multi-output function that can reduce the waiting time according to the data transmission and reception of the memory device accessed by the control of the CPU and the like on the PCB.

일반적으로, 다수개의 메모리소자들은 하나의 PCB에 안착되어지며, 동일한 입출력단자를 통해 데이터의 송수신을 수행하는 경우에는 데이터의 충돌을 방지하기 위하여 입출력단 또는 각 메모리소자의 인에이블신호단에 버퍼를 장착하고 있다.In general, a plurality of memory devices are mounted on a single PCB. When data is transmitted and received through the same I / O terminal, a buffer is provided at an I / O terminal or an enable signal terminal of each memory element to prevent data collision. I wear it.

즉, 일정 크기의 PCB에 다수개의 메모리소자들이 안착되어지는 경우 각 메모리소자는 CPU로부터 전달받은 인에이블신호(칩 선택신호)에 의해 엑세스상태가 되며 그 이후 어드레스 입력단을 통해 입력되는 어드레스 번지에 대응한 엑세스상태를 대기한다.That is, when a plurality of memory devices are placed on a PCB of a certain size, each memory device is accessed by an enable signal (chip selection signal) received from the CPU and then corresponds to an address address input through the address input terminal. Wait for one access state.

이때, 다수개의 메모리소자들을 모듈화시키는 경우 메모리 모듈은 메모리소자의 수가 늘어나면 늘어날수록 로딩(Loading)이 증가하게 된다. 이렇게 증가된 로딩은 데이터의 입출력시 데이터 충돌이 발생될 확률이 매우 높아지며 메모리소자들간의 속도차를 발생하는 원인으로 작용한다. 이러한 문제를 해결하기 위하여 메모리 모듈은 통상적으로 버퍼를 장착하게 된다.In this case, in the case of modularizing a plurality of memory devices, as the number of memory devices increases, loading increases. This increased loading increases the probability of data collision during data input / output and causes the speed difference between memory elements. In order to solve this problem, the memory module is usually equipped with a buffer.

이러한 예는 첨부한 도 1에 도시되어 있는 바와 같으며, 이 모듈은 다수개의 메모리소자들(M1∼M9)과, 메모리소자들의 입출력단자들을 해당 기능의 외부 입출력 단자간로 연결하기 위하여 상기 입출력단자들을 기능에 따라 함께 연결하며 로우어드레스스트로우브신호(RAS2) 및 칼럼어드레스스트로우브신호(CAS0)와 인에이블 신호(OE) 등에 응답하여 외부 소자와 메모리 소자간의 데이터를 상호 전송하는 버퍼(10)로 구성된다.This example is illustrated in the accompanying FIG. 1, and the module is configured to connect a plurality of memory elements M1 to M9 and input / output terminals of the memory devices to external input / output terminals of a corresponding function. To the buffer 10 for mutually transmitting data between the external device and the memory device in response to the low address strobe signal RAS2 and the column address strobe signal CAS0 and the enable signal OE. It is composed.

이때, 첨부한 도 1에서는 버퍼가 1개만 도시되어 있으나, 실제로는 다수개로 이루어진 경우가 대부분이다.In this case, in FIG. 1, only one buffer is illustrated, but in most cases, a plurality of buffers are used.

상기와 같이 구성된 종래의 PCB는 속도가 빠르지 않은 경우에 큰 문제가 발생되지 않으나 속도가 빨라질수록 버퍼(10)의 동작 특성상 및 PCB 구조의 구성상 특정 메모리소자를 동작시키는 경우 다른 메모리소자를 원할하게 통작시킬 수 없어 그 동작상의 속도를 높이는데 한계성이 드러나게 된다.The conventional PCB structured as described above does not cause a big problem when the speed is not fast, but as the speed increases, other memory devices are desired when operating a specific memory device due to the operation characteristics of the buffer 10 and the configuration of the PCB structure. It can't be controlled, which limits its speed.

상기와 같은 문제점을 해결하기 위한 본 고안의 목적은 CPU 등의 제어에 의해 억세스되는 메모리의 데이터 송수신에 따른 대기시간을 단축할 수 있는 멀티 출력 기능의 버퍼를 가지는 메모리 모듈을 제공하는 데 있다.An object of the present invention for solving the above problems is to provide a memory module having a buffer of a multi-output function that can reduce the waiting time according to the data transmission and reception of the memory accessed by the control of the CPU and the like.

도 1은 종래 PCB 모듈화되어진 메모리 모듈에서의 구성 예시도,1 is an exemplary configuration diagram of a memory module that is conventionally modularized PCB;

도 2는 다중 출력 기능의 버퍼를 가지는 본 고안에 따른 PCB모듈의 구성 예시도이다.2 is an exemplary configuration diagram of a PCB module according to the present invention having a buffer of a multiple output function.

*도면의 주요 부분에 대한 부호의 설명** Description of the symbols for the main parts of the drawings *

20: 멀티 출력형 버퍼20: multi output buffer

M1,M2,M3,M4: A 그룹의 메모리소자들M1, M2, M3, M4: memory elements of group A

M5,M6,M7,M8,M9: B 그룹의 메모리소자들M5, M6, M7, M8, M9: Group B memory elements

상기 목적을 달성하기 위한 본 고안의 특징은 다수개의 메모리소자들을 구비하고 메모리소자의 입출력단자마다 해당 기능의 외부 입출력단자를 1:1로 상호 연결하는 버퍼가 구비되어 있는 메모리 모듈에 있어서, 상기 다수개의 메모리소자들중 소정 개수의 단위로 그룹화된 메모리소자들의 입출력단자들을 그룹별로 공통 연결한 멀티 출력형 버퍼를 구비하는데 있다.A feature of the present invention for achieving the above object is a memory module having a plurality of memory devices and a buffer for interconnecting the external input and output terminals of the corresponding function 1: 1 for each input and output terminal of the memory device, the plurality The present invention provides a multi-output buffer in which input / output terminals of memory devices grouped by a predetermined number of memory devices are commonly connected for each group.

이하, 첨부한 도면을 참조하여 본 고안에 따른 바람직한 실시예를 상세히 설명한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings.

도 2는 다중 출력 기능의 버퍼를 가지는 본 고안에 따른 PCB모듈의 구성 예시도로서, 다수개의 메모리소자들(M1∼M9)과, 다수개의 메모리소자들(M1∼M9)이 소정 갯수의 단위로 그룹화된 메모리소자들의 입출력단자들을 그룹별로 공통 연결하며, 로우어드레스스트로우브신호(RAS2) 및 칼럼어드레스스트로우브신호(CAS0)와 인에이블 신호(OE) 등에 응답하여 외부 소자와 메모리소자들간의 데이터를 상호 전송하는 멀티 출력형 버퍼(20)로 구성된다.2 is an exemplary configuration diagram of a PCB module according to the present invention having a buffer having a multi-output function, in which a plurality of memory elements M1 to M9 and a plurality of memory elements M1 to M9 are provided in units of a predetermined number. The I / O terminals of the grouped memory devices are commonly connected by group, and data between the external device and the memory devices is connected in response to the low address strobe signal RAS2 and the column address strobe signal CAS0 and the enable signal OE. It consists of a multi-output buffer 20 for mutual transmission.

상기와 같이 구성된 본 고안에 따른 메모리모듈의 동작을 살펴보면, 상기 버퍼(20)는 1:2의 입력:출력 기능을 가지며, 구동펄스의 상승에지상태와 하강에지상태에서 모두 동작가능하다고 정의한다. 또한 메모리모듈은 메모리소자들(M1∼M9)을 두 개의 그룹(A와 B)으로 구분하여 그룹화된 메모리소자들간(M1,M2,M3,M4)(M5,M6,M7,M8,M9)의 입출력단자들을 상호 분리해서 상기 버퍼(20)에 연결하는 라인들(R00,R01,C20,C21)을 가지고 있다. 이에따라 각 그룹(A,B)에서의 동작 또는 데이터의 송수신은 서로 다른 시점에서 이루어지기 때문에 데이터의 충돌없이 약 50%의 로딩 절감을 가져올 수 있게 된다.Looking at the operation of the memory module according to the present invention configured as described above, the buffer 20 is defined as having an input: output function of 1: 2, it is possible to operate in both the rising edge state and the falling edge state of the driving pulse. In addition, the memory module divides the memory elements (M1 to M9) into two groups (A and B) so that the memory elements (M1, M2, M3, M4) of the grouped memory elements (M5, M6, M7, M8, M9) are separated. I / O terminals have lines R00, R01, C20, and C21 that are separated from each other and connect to the buffer 20. As a result, the operation or transmission and reception of data in each group A and B is performed at different points in time, resulting in about 50% loading reduction without data collision.

상기와 같이 동작하는 본 고안에 따르면, 기존의 메모리 모듈의 성능을 최대로 하면서도 속도의 손실이 없으며, 제품의 속도 안정성을 높여서 데이터 충돌율을 낮출수 있다는 효과가 있다.According to the present invention operating as described above, there is no loss of speed while maximizing the performance of the existing memory module, it is possible to reduce the data collision rate by increasing the speed stability of the product.

Claims

In the memory module having a plurality of memory elements and a buffer for interconnecting the external input and output terminals of the corresponding function 1: 1 for each input and output terminal of the memory device,

And a multi-output buffer comprising a multi-output buffer in which I / O terminals of the memory devices grouped by a predetermined number of the plurality of memory devices are commonly connected for each group.