KR19990079366A - Tifty liquid crystal display element - Google Patents
Tifty liquid crystal display element Download PDFInfo
- Publication number
- KR19990079366A KR19990079366A KR1019980011919A KR19980011919A KR19990079366A KR 19990079366 A KR19990079366 A KR 19990079366A KR 1019980011919 A KR1019980011919 A KR 1019980011919A KR 19980011919 A KR19980011919 A KR 19980011919A KR 19990079366 A KR19990079366 A KR 19990079366A
- Authority
- KR
- South Korea
- Prior art keywords
- common electrode
- liquid crystal
- voltage
- floating
- electrode
- Prior art date
Links
Landscapes
- Liquid Crystal (AREA)
Abstract
본발명은 플로팅되는 공통전극(1O)을 쓰는 TFT 액정표시소자에서, 플로팅되는 공통전극이 인접 신호선(20)이나 주사선(21) 그리고 다른 플로팅공통전극들과 생기는 전기용량을 최소한 줄여 크로스토크와 플리커를 없애 화질을 좋게한 것이다. 본발명에서는 금속블랙매트릭스 대신에 수지(resin)로된 블랙매트릭스를 써서 플로팅된 공통전극과 블랙매트릭스 사이에 생기는 전기용량을 없앴고, 그리고 플로팅된 공통전극의 면적을 화소전극보다 작게하여 플로팅된 공통전극과 신호선과의 결합용량과, 플로팅된 공통전극과 주사선 사이의 결합용량을 최소로 하였다. 또한 플로팅된 공통전극의 저항과 플로팅된 공통전극과 주위 배선과의 전기용량의 곱인 시정수를 주사선의 시정수보다 크게하여 하강전압을 모든 화소에서 작게하였다.In the TFT liquid crystal display device using the common electrode 10 to be floated, the capacitance of the floating common electrode with respect to the adjacent signal line 20, the scanning line 21, and other floating common electrodes is minimized, To improve image quality. In the present invention, the capacitance generated between the common electrode and the black matrix floating by using a black matrix made of a resin instead of the metal black matrix is eliminated, and the area of the floating common electrode is made smaller than the pixel electrode, The coupling capacitance between the electrode and the signal line and the coupling capacitance between the floating common electrode and the scanning line are minimized. In addition, the time constant which is the product of the resistance of the floating common electrode and the capacitance of the floating common electrode and the peripheral wiring is made larger than the time constant of the scanning line, so that the falling voltage is reduced in all the pixels.
Description
본발명은 플로팅되는 공통전극(10)을 갖는 TFT 액정표시소자에서, 플로팅되는 공통전극이 인접 신호선(20)이나 주사선(21) 그리고 다른 플로팅공통전극들과 생기는 전기용량을 최소한 줄여 하강전압(feed-through Ⅴol tage, leⅤel shift Ⅴoltage)이 작아, 그결과로 크로스토크와 플리커를 없애 화질을 좋게한 TFT의 액정표시소자에 관한 것이다.In the TFT liquid crystal display device having the common electrode 10 to be floated, the capacitance of the common electrode to be floated with the adjacent signal line 20, the scanning line 21, and other floating common electrodes is minimized, -through voltage and leakage shift voltage) is small, and as a result, crosstalk and flicker are eliminated to improve the image quality.
제1도는 TFT의 단면도이다. TFT의 게이트전극(2)은 주사선(21)에, 소스전극(8)은 신호선(20)에, 드레인전극(9)은 화소전극(5)에 연결되어 있다. 화소전극(5)과 보전전기용량의 공통전극(5) 사이의 전기용량이 보전전기용량으로 선택주기에 액정층에 걸린 전압을 유지하고, 또한 주사선이 on에서 off로 되었을 때의 액정층의 하강전압을 줄인다.1 is a cross-sectional view of a TFT. The gate electrode 2 of the TFT is connected to the scanning line 21, the source electrode 8 is connected to the signal line 20, and the drain electrode 9 is connected to the pixel electrode 5. The capacitance between the pixel electrode 5 and the common electrode 5 of the storage capacitance maintains the voltage applied to the liquid crystal layer in the selection period due to the storage capacitance and the falling of the liquid crystal layer when the scanning line is turned from on to off Reduce the voltage.
TFT기판에 대향되는 칼라필터 유리기판(110)에 특정 전압이 걸리는 공통전극을 두어, 화소전극과 공통전극 사이에 걸리는 전압으로 화소에 정보를 나타낸다.A color filter glass substrate 110 opposed to the TFT substrate is provided with a common electrode to which a specific voltage is applied so that information is displayed on the pixel with a voltage applied between the pixel electrode and the common electrode.
제2도는 종래 TFT 액정표시소자의 동작을 설명하기 위한 등가회로이다. TFT는 보통 n채널이다. 선택기간에는 주사선에 연결된 게이트전극에 신호선보다 1OⅤ 이상의 높은 전압이 걸려 드레인전극과 소스전극 사이의 채널(channel)의 저항이 작아져서, 신호선에 걸린 전압이 화소전극을 통해 액정층에 걸린다. 비선택기간에는 주사선에 연결된 게이트전극에 신호선보다 5∼10Ⅴ 낮은 전압이 걸려 드레인전극과 소스전극은 전기적으로 단절되어 선택기간 동안 액정층(CLC)에 축적된 전하가 유지된다. 주사선을 차례로 on 전압을 걸어주면서 신호선을 통하여 각 화소의 액정층에 전압을 걸어준다. 화소전극과 공통전극 사이의 액정층에 걸린 rms전압을 조절하면 편광판을 지나 선편광된 빛이 액정층을 지나면서 편광상태가 변하고, 이 빛을 검광판이 선택투과 시켜서 화소의 밝기로서 정보를 표시한다. 신호선과 공통전극에 걸리는 전압의 파형을 조절하여 액정층에 걸린 전압의 극성을 매 주기(frame)마다 바꿔 액정분자의 전기화학반응을 막는다.FIG. 2 is an equivalent circuit for explaining the operation of the conventional TFT liquid crystal display device. The TFT is usually n-channel. During the selection period, a voltage higher than 10 V is applied to the gate electrode connected to the scanning line, so that the resistance of the channel between the drain electrode and the source electrode is reduced, so that the voltage across the signal line is caught in the liquid crystal layer through the pixel electrode. During the non-selection period, a voltage 5 to 10 V lower than the signal line is applied to the gate electrode connected to the scanning line, so that the drain electrode and the source electrode are electrically disconnected to maintain the charge accumulated in the liquid crystal layer C LC during the selection period. Voltage is applied to the liquid crystal layer of each pixel through the signal line while sequentially applying the on voltage to the scanning lines. When the rms voltage applied to the liquid crystal layer between the pixel electrode and the common electrode is adjusted, the linearly polarized light passing through the polarizing plate passes through the liquid crystal layer to change the polarization state. The light is selectively transmitted through the plate to display information as brightness of the pixel. The polarity of the voltage applied to the liquid crystal layer is changed every frame to prevent the electrochemical reaction of the liquid crystal molecules by adjusting the waveform of the voltage applied to the signal line and the common electrode.
제2도와 같은 TFT 액정표시소자에서 가장 큰 문제는 주사선의 전압이 off되면서 채널의 전하가 화소로 들어와 생기는 하강전압(feedthrough Ⅴoltage)로, 이 전압 때문에 액정층에 잔류 DC가 걸려 플리커나 잔상등으로 화질이 떨어졌다.The biggest problem in the TFT liquid crystal display device as shown in FIG. 2 is a feedthrough voltage generated when the voltage of the scanning line is turned off and the charge of the channel enters the pixel. Residual DC is caught in the liquid crystal layer due to this voltage, The picture quality has dropped.
제3도는 주사선구동파형과 신호전압과 액정층에 걸리는 전압파형이 나와있다. 충전율이 100%라면 TFT가 off되기 직전에 액정층의 전압 ⅤLC(T)는 신호선에 걸린 전압 ⅤD이다. 게이트전극의 전압이 Ⅴgh에서 Ⅴgl로 바뀌면서 TFT는 off 상태로 바뀌고, 그 순간 TFT의 게이트전극(2)과 드레인전극(9) 사이의 기생용량 Cgs 때문에 액정층에 걸린 전압 ⅤLC(t)는 아래 식과 같이 변한다.Fig. 3 shows the scanning line drive waveform, the signal voltage, and the voltage waveform across the liquid crystal layer. If the filling rate is 100%, the voltage V LC (T) of the liquid crystal layer immediately before the TFT is turned off is the voltage V D across the signal line. The voltage V LC (t) applied to the liquid crystal layer due to the parasitic capacitance Cgs between the gate electrode 2 and the drain electrode 9 of the TFT changes to the off state as the voltage of the gate electrode changes from Vgh to Vgl, It changes like a formula.
액정층에는 전압의 극성을 매 프레임마다 교대로 걸어주는데, 하강전압
하강전압을 줄이는 새로운 구조가 제안되었다. TFT기판의 변화가 없이, 칼라필터기판(110)에 제6도처럼 주사선에 나란히 주사선 수 만큼 플로팅된 공통전극(10)을 둔다. 종래의 공통전극을 주사선의 화소들과 평행하게 주사선 수만큼 나누어 분할된 공통전극을 만들어 전기적으로 단절된 플로팅(floating, high impedance) 상태로 둔다. 즉 외부 구동회로와 연결하지하지 않고 그대로 두면 플로팅(floating)이 된다.A new structure is proposed to reduce the falling voltage. The common electrode 10 floated by the number of scanning lines is placed on the color filter substrate 110 on the sixth scanning line without changing the TFT substrate. A conventional common electrode is divided in parallel to the pixels of the scanning line by the number of scanning lines to form a divided common electrode and is placed in a floating (high) impedance state. That is, if left unconnected to the external driving circuit, it becomes floating.
제4도는 플로팅된 공통전극을 둔 TFT액정표시소자의 등가회로도이다. 신호선에 걸어주는 전압의 극성을 조절하여 플로팅된 공통전극에 전압을 유도한다. 제5도는 플로팅된 공통전극에 OⅤ가 유도되는 것을 보여주는 그림이다. 주사선이 on 되었을 때의, 동일 주사선의 같은 계조를 두 분류로 나누어 홀수번째는 +전압을 짝수번째는 -전압을 걸어준다. 같은 계조의 두 화소만 고려하면 제5도의 오른쪽 그림과같이 되어 플로팅된 공통전극에는 OⅤ가 유도된다. 플로팅된 공통전극에 유도되는 전압은 Kichhoff 법칙으로 구할 수 있다. n번째 신호선에 걸어준 전압을 Ⅴs(n)이고, 액정층의 전기용량을CLC(n)이고, 선택기간 동안에 분할된 공통전극에 유도된 전압을 ⅤM이라면, 액정층에 걸리는 전압은 Ⅴs(n) - ⅤM이다. ⅤM은 Kichhoff의 법칙으로부터 알아낼 수 있다. 분할된 공통전극에 들어오고 나가는 전류의 합은 O이므로 다음 식과 같이 쓸 수 있다.4 is an equivalent circuit diagram of a TFT liquid crystal display element having a floating common electrode. The polarity of the voltage applied to the signal line is adjusted to induce the voltage to the floating common electrode. FIG. 5 is a view showing that OV is induced in the floating common electrode. FIG. When the scanning line is turned on, the same gradation of the same scanning line is divided into two grades, and the odd and even voltages are applied with + voltage and - voltage, respectively. Considering only two pixels of the same gray level, OV is induced in the floating common electrode as shown in the right figure of FIG. The voltage induced in the floating common electrode can be obtained by Kichhoff's law. If the voltage applied to the n-th signal line is V s (n), the capacitance of the liquid crystal layer is C LC (n), and the voltage induced in the common electrode divided during the selection period is V M , V s (n) - V M. V M can be found from Kichhoff's law. The sum of the incoming and outgoing currents to the divided common electrode is O, so we can write as follows.
TN형 액정표시소자의 반응시간은 보통 20-40ms로 느리기 때문에
주사선이 on되었을 때의, 같은 계조를 두 분류로 나누어 홀수번째는 +전압을 짝수번째는 -전압을 걸어주면,(3)식에서 ⅤM은 0Ⅴ가 유도된다. (3)식에서 모든 신호선에공통으로 더해지는 파형의 전압을 Ⅴ'라면, n번째 신호선에 걸리는 전압은 ⅤS(n)'는 아래식과 같다., The odd-th gray scale by dividing the same into two categories at the time when the scanning line on the even-numbered voltage is the + - give a voltage is applied, (3) where M is a Ⅴ 0Ⅴ is derived. If the voltage of the waveform added in common to all the signal lines in the equation (3) is V ', then the voltage applied to the n-th signal line is V s (n)'.
ⅤS(n)' = ⅤS(n) +Ⅴ' (4)V S (n) '= V S (n) + V' (4)
(4)식을 (3)식에 넣어 대입하면 공통전극에 유도되는 전압은 ⅤM' 아래식과 같다.(4) is substituted into equation (3), the voltage induced on the common electrode is given by V M '.
따라서 액정층에 걸리는 전압은 종래와 같다. 즉 모든 화소에 공통으로 들어오는 전압에 액정은 반응하지 않는다. 따라서 이러한 논리로 주사선이 on에서 off로 변할 때의 플로팅된 공통전극의 구조를 갖는 화소는 주사선의 전압변화 Ⅴgh-Ⅴgl에 영향을 받지 않는다. 따라서 하강전압은 거의 무시할 수 있다.Therefore, the voltage applied to the liquid crystal layer is the same as the conventional one. That is, the liquid crystal does not react to a voltage that is common to all the pixels. Thus, the pixel having the structure of the floating common electrode when the scan line changes from the on to off in this logic is not affected by the voltage change of the scan line gh Ⅴ -Ⅴ gl. Therefore, the falling voltage is almost negligible.
제6도는 플로팅 공통전극을 써서 하강전압을 없앤 종래 칼라필터의 단면도이다.칼라필터 유리기판(110) 위에 주로 Cr 또는 반사율을 낮추기 위하여 Cr과 Cr산화물등으로 다중막처리된 금속블랙마트릭스(15)가 피막되어있고, 빨강(11), 초록(12), 파랑(13)색 칼라필터가 있다. 보통 폴리이미드나 아크릴로된 유기물을 스핀코팅(spin coating)하여 평탄화막(14)을 만든다. 평탄화막 위에 분할된 공통전극(10)을 둔다. 금속블랙마트릭스는 화소와 화소 사이에 측면전기장으로 액정분자 배열을 조절할 수 없어 빛이 새는 부분이나, a-Si충으로 들어가는 빛을 가려준다.6 is a cross-sectional view of a conventional color filter which removes a falling voltage by using a floating common electrode. The color filter glass substrate 110 is mainly made of chromium (Cr) or a metal black matrix 15 , And red (11), green (12), and blue (13) color filters. A planarizing film 14 is formed by spin coating an organic material usually composed of polyimide or acrylic. The common electrode 10 is placed on the planarizing film. The metal black matrix can not control the alignment of the liquid crystal molecules between the pixels and the pixels due to the lateral electric field, thereby blocking the light leakage or the light entering the a-Si layer.
제16도는 금속블랙마트릭스의 평면도로 모두 연결된 상태이다. 금속블랙마트릭스도 플로팅시키는데, 인접 신호선이나 주사선과 금속블랙마트릭스 사이의 전기용량 때문에 특정 전압이 유도되어 제4도와 같은 이상적인 등가회로가 되지 않는다. 제7도는 종래의 플로팅 공통전극을 쓴 TFT 액정표시소자의 주사선이 off였을 때의 등가회로이다. 신호선과 플로팅된 공통전극은 TFT의 off저항으로 연결되어있고, 플로팅된 공통전극과 BM사이의 전기용량이 CFLOAT-BM이고, 금속블랙매트릭스가 주사선과 신호선과의 전기용량이 각각 CBM-SCAN과 CBM-DATA이다. 이처럼 여러 종류의 금속블랙마트릭스와 결합된 전기용량 때문에 플로팅된 공통전극에 유도되는 전압을 잘 조절할 수 없다. (4)식에서와 같이 모든화소에 일정하게 더해지는 전압을 Ⅴ'라면 플로팅된 공통전극에 유도되는 전압은 ⅤM'는 (5)식이 아니라 매우 복잡한 식이 된다. 따라서 주사선이 on에서 off로 변할 때의 주사선의 전압변화 Ⅴgh-Ⅴgl에 액정층에 전압변화가 생긴다.FIG. 16 is a plan view of the metal black matrix. The metal black matrix is also floated, because the capacitance between the adjacent signal lines and the scan line and the metal black matrix results in a specific voltage being not an ideal equivalent circuit of the fourth aspect. 7 is an equivalent circuit when the scanning line of the TFT liquid crystal display element using the conventional floating common electrode is off. The signal line and the floating common electrode are connected by the off resistance of the TFT, the capacitance between the floating common electrode and the BM is C FLOAT-BM , the capacitance of the scanning line and the signal line of the metal black matrix is C BM-SCAN And C BM-DATA . As a result of the capacitance coupled with the various types of metal black matrixes, the voltage induced in the floating common electrode can not be well controlled. If the voltage that is constantly added to all the pixels is V 'as in Equation (4), then the voltage induced in the floating common electrode is a very complicated equation, not a formula of V M '. Therefore, a voltage change occurs in the liquid crystal layer in the voltage change V gh- V gl of the scanning line when the scanning line changes from on to off.
본발명은 금속블랙매트릭스(15) 대신에 수지(resin)로된 블랙마트릭스(16) 써서 플로팅된 공통전극과 블랙마트릭스 사이에 생기는 전기용량을 없애, 플로팅된 공통전극에 유도되는 전압을 일정하게 하였다. 그리고 플로팅된 공통전극(10)의 모양(pattern)을 조절하여 플로팅된 공통전극과 신호선과의 결합용량과, 플로팅된 공통전극과 주사선 사이의 결합용량을 최소로 하면서 개구율을 크게 하였다. 또한 플로팅된 공통전극의 저항과 플로팅된 공통전극과 주위 배선과의 전기용량의 곱인 시정수에 따라서 액정층에 유도되는 전압을 컴퓨터 시뮬레이션하여 최적 조건을 정하였다.The present invention eliminates the capacitance between the common electrode and the black matrix by using a black matrix 16 made of a resin instead of the metal black matrix 15, . By adjusting the pattern of the floating common electrode 10, the coupling capacitance between the floating common electrode and the signal line and the coupling capacitance between the floating common electrode and the scanning line are minimized, and the aperture ratio is increased. In addition, the optimum condition was determined by computer simulation of the voltage induced in the liquid crystal layer according to the time constant which is the product of the resistance of the floating common electrode and the capacitance of the floating common electrode and the peripheral wiring.
제8도는 본발명의 프로팅 공통전극을 쓴 TFT 액정표시소자의 칼라필터의 구조이다. 근본구조는 제6도와 같다. 칼라필터 유리기판(110) 위에 수지로된 블랙마트릭스(16)가 피막되어있고, 빨강(11), 초록(12), 파랑(13)색 칼라필터가 있다. 보통 폴리이미드나 아크릴로된 유기물을 스핀코팅(spin coating)하여 평탄화막을 만든다. 평탄화막위에 분활된 공통전극(10)을 둔다. 수지블랙마트릭스(16)는 화소와 화소 사이에 측면전기장으로 액정분자 배열을 조절할 수 없어 빛이 새는 부분이나, a-Si충으로 들어가는 빛을 가려준다. 수지 블랙마트릭스는 폴리이미드계열에 검은색 안료나 염료를 넣은 것이다. 수지블랙마트릭스는 빛을 흡수하여 차단하고 금속블랙마트릭스는 빛을 반사하여 차단한다. 따라서 수지블랙마트릭스는 반사율이 낮지만 빛을 완전히 흡수하려면 보통 2∼3㎛정도 두꺼워야한다.FIG. 8 is a structure of a color filter of a TFT liquid crystal display element using a common electrode for light of the present invention. The underlying structure is the same as in Fig. 6. A black matrix 16 made of resin is coated on the color filter glass substrate 110 and there are red 11, green 12, and blue 13 color filters. Spin coating of organic materials usually made of polyimide or acrylic makes a planarizing film. The common electrode 10 is placed on the flattening film. The resin black matrix 16 can not adjust the alignment of the liquid crystal molecules between the pixel and the pixel due to the lateral electric field, thereby blocking the light leakage or the light entering the a-Si layer. Resin Black Matrix is a polyimide series containing black pigment or dye. Resin Black Matrix absorbs and blocks light, and metal black matrix reflects and blocks light. Therefore, the resin black matrix has a low reflectance, but it usually has to be thicker by 2 to 3 탆 in order to absorb light completely.
수지로된 블랙마트릭스를 쓰면, 제7도에서 CFLOAT-BM이 0이므로, 플로팅된 공통전극을 쓴 TFT액정표시소자는 제4도와 같은 등가회로가 된다.제11도는 플로팅된 공통전극의 모양(pattern)이다. 플로팅된 공통전극은 화소전극과 겹치는 부분의 표시부(101)와 신호선과 겹치는 이음부(12)로 구별할 수 있다. 제9도는 플로팅되 공통전극을 갖는 TFT 액정표시소자의 화소 평면도로, 신호선과 화소전극 그리고 플로팅된 공통전극의 상대위치를 나타낸다. TFT기판에는 주사선(21), 드레인전극(9), a-Si충(7), 신호선(20)이 있고, 공통전극기판(칼라필터기판)에는 플로팅된 공통전극이있다. 플로팅된 공통전극(10)의 표시부위(101)가 화소전극(5)안 부분에 있다. 제10도는 제도의 상세도이다. 상하방향(A,D)에서 화소전극과 플로팅된 공통전극이 겹치는 길이를 d1, 좌우방향(B,C)에서 화소전극과 플로팅된 공통전극이 겹치는 길이를 d3, TFT기판의 신호선과 화소전극 사이의 떨어진 거리를 d2와 주사선과 화소전극 사이의 떨어진 거리를 d4라고 표기했다.In the case of using a black matrix made of a resin, since the C FLOAT-BM is 0 in FIG. 7, the TFT liquid crystal display element using the floating common electrode is equivalent to the fourth circuit. (pattern). The floating common electrode can be distinguished by the display portion 101 overlapping the pixel electrode and the joint portion 12 overlapping the signal line. FIG. 9 is a pixel plan view of a TFT liquid crystal display element having a floating common electrode, and shows relative positions of a signal line, a pixel electrode, and a floating common electrode. The TFT substrate has a scanning line 21, a drain electrode 9, an a-Si filler 7, and a signal line 20, and a common electrode floated on the common electrode substrate (color filter substrate). The display region 101 of the floating common electrode 10 is located inside the pixel electrode 5. [ Figure 10 is a detailed view of the scheme. A length d1 in which the pixel electrode overlaps with the floating common electrode in the vertical directions A and D is denoted by d1 and a length of overlapping of the pixel electrode and the floating common electrode in the horizontal direction B and C is d3 between the signal line and the pixel electrode of the TFT substrate And the distance between the scanning line and the pixel electrode is d4.
d2와 d4는 TFT공정능력에 따라 정하는 설계항목이다.d2와 d4가 작으면 개구율은 높아지지만 화소전극과 신호선과 주사선 사이에서 접속(short)된 확율이 커져 수율이 떨어진다. d2와 d3는 제조회사마다 차이가 있지만 보통 3∼6㎛이다.If d2 and d4 are small, the aperture ratio becomes high, but the probability of short connection between the pixel electrode, the signal line, and the scanning line increases, and the yield decreases. d2 and d3 vary from manufacturer to manufacturer, but usually from 3 to 6 microns.
d2와 d3의 공차는 주로 포토마스크의 정렬오차로 1∼2μm 이내이다. d1과 d3는 TFT기판과 공통전극기판의 합착공차에 따라서 달라지는데 이를 고려하여 설계한다. 현재 350x470 공장이나 550x650공장에서 만드는 12∼15"급 TFT 액정표시소자의 합착공차는 약 4㎛ 정도이다. 플로팅된 공통전극의 이음부의 선폭(W)이 작으면 플로팅된 공통전극과 신호선 사이에 결합전기용량이 작아져 화질이 좋아지나, 단락으로 수율이 떨어진다.The tolerances of d2 and d3 are usually within 1 to 2 μm due to the misalignment of the photomask. d1 and d3 depend on the adhesion tolerance between the TFT substrate and the common electrode substrate. If the line width (W) of the joint portion of the floating common electrode is small, the joint between the floating common electrode and the signal line can be suppressed. The electric capacity is reduced and the image quality is improved, but the yield is reduced due to short circuit.
d1과 d3를 합착공차보다 크게해야 빛이 새지 않는다. d1과 d3를 합착공자보다 작게하더라도 합착공차만큼 수지블랙마트릭스로 가려야하므로, d1과 d3는 보통 합착공차에서 2∼6㎛ 정도 더한 값으로 설계한다. 합작공차가 2㎛라면 d1과d3는 4∼8㎛ 정도로 둔다. 이 경우 플로팅된 공통전극의 선폭은 화소전극의 선폭에 비하여 8~16㎛ 정도로 좁다. 플로팅된 공통전극의 선폭은 합착공차에 따라서 많이 달라진다.If d1 and d3 are larger than the cementation tolerance, the light does not leak. Even if d1 and d3 are smaller than the cementation confinement, the resin black matrix should be covered by the cementation tolerance. Therefore, d1 and d3 should be designed to be 2 to 6 μm more than the cementation tolerance. If the joint tolerance is 2 탆, d 1 and d 3 are set to about 4 to 8 탆. In this case, the line width of the floating common electrode is as narrow as 8 to 16 탆 compared with the line width of the pixel electrode. The line width of the floating common electrode varies greatly depending on the cementing tolerance.
신호선과 플로팅된 공통전극 사이의 결합용량(coupling capacitance)은 플로팅공통전극의 표시부와 신호선 사이의 측면전기장으로 연결되는 전기용량과 플로팅된 공통전극의 이음부와 신호선 사이의 수직전기장에 의한 전기용량으로 구별할 수 있다.신호선과 플로팅된 공통전극 사이의 결합용량을 Csc라하고, 화소의 보전전기용량(storage capacitance)를 CST라고하면, 주사선이 off되었을 때의 화소의 등가회로는 제17도와 같다. 하강전압은 아래 식과 같다.The coupling capacitance between the signal line and the floating common electrode is a function of the capacitance connected to the side electric field between the display portion of the floating common electrode and the signal line and the capacitance due to the vertical electric field between the signal line and the junction of the floating common electrode Assuming that the coupling capacitance between the signal line and the floating common electrode is C sc and the storage capacitance of the pixel is C ST , the equivalent circuit of the pixel when the scanning line is off corresponds to the seventeenth same. The falling voltage is given by the following equation.
보전전기용량(CST)을 기생용량(CGD)보다 약 10배정도 크게 만들고, 폴로팅공통전극과 신호선이 이루는 전기용량(CDC)을 액정층의 전기용량(CLC)보다 약 1/30배 정도로 만들면 하강전압은 주사선의 전압의 변화폭에 약 1/300이 된다. 종래의 경우에는 보전전기용량(CST)을 기생용량(CGD)보다 약 20∼30배정도 만들어 개구율이 떨어졌는데, 본발명에서는 종래에 비하여 1/2정도면 된다. 보통 주사선의 전압의 변화폭이 약 30Ⅴ 근방이므로 (6)식으로 계산한 하강전압은 0.1Ⅴ 정도이다.Conservation capacitance (C ST) and the parasitic capacitance (C GD) to create larger than about 10 times, polo putting the common electrode and the capacitance signal line is forming (C DC) to the capacitance of the liquid crystal layer (C LC) of less than about 1/30 The voltage drop is about 1/300 of the variation of the voltage of the scanning line. In the conventional case, the storage capacitance C ST is made about 20 to 30 times the parasitic capacitance C GD , and the aperture ratio is lowered. Since the variation range of the voltage of the scanning line is about 30 V, the lowering voltage calculated by equation (6) is about 0.1 V.
CDC와 CLC의 비를 1:30정도로 하려면, 플로팅공통전극의 표시부와 신호선이 이루는 전기용량이 60:1, 플로팅공통전극의 이음부와 신호선이 이루는 전기용량이 60:1 정도가 되어야한다. 제12도는 화소전극과 플로팅공통전극의 표시부의 거리에 따라 유한요소법(finite e1ement method)으로 컴퓨터로 계산한 CDC와 CLC의 비를 나타낸 것이다.If the ratio of C DC to C LC is about 1:30, the capacitance between the display portion of the floating common electrode and the signal line is 60: 1, and the capacitance between the joint portion of the floating common electrode and the signal line is about 60: 1 . 12 shows the ratio of C DC and C LC computed by a finite element method according to the distance between the pixel electrode and the display portion of the floating common electrode.
화소전극과 신호선의 거리를 2,4,6㎛일 경우를 따로 계산해보았는데 도면에서 보는 것처럼 화소전극과 신호선의 간격은 CDC와 CLC의 비에 크게 영향을 주지 않음을 알 수 있다. 신호선의 폭은 6㎛었고,화소전극은 폭과 길이가 각각 70과 220㎛였고, 액정은 독일 머크(Merck)사 ZLI-4792였다. 플로팅공통전극의 표시부와 신호선의 전기용량 CDC와 CLC의 비를 1:60으로 할려면, 제12도에서 보인 것처럼 화소전극과 공통전극이 약 4μm이상 떨어져야한다. 플로팅공통전극의 이음부와 신호선의 전기용량 CDC와 CLC의 비를 1:60으로 하기 위한 조건은 아래 평행판 전기용량의 식으로부터 쉽게 구할 수 있다.The distance between the pixel electrode and the signal line is 2, 4, and 6 μm. As shown in the figure, the distance between the pixel electrode and the signal line does not greatly affect the ratio of C DC and C LC . The width of the signal line was 6 mu m, the width and length of the pixel electrode were 70 mu m and 220 mu m, respectively, and the liquid crystal was ZLI-4792 manufactured by Merck, Germany. In order to set the ratio of the capacitance C DC and C LC of the display portion of the floating common electrode to the capacitance C DC of the signal line to 1:60, the pixel electrode and the common electrode must be separated by about 4 μm or more as shown in FIG. The condition for setting the ratio of the capacitance C DC and C LC of the signal line to the joint of the floating common electrode to 1:60 can be easily obtained from the formula of the parallel plate capacitance described below.
평행판 전기용량의 면적을 A, 전극거리 d, 유전체의 유전율을 ε일때의 전기용량 C는 다음과 같다.The area of the parallel plate electric capacity is A, the electrode distance is d, and the electric capacity C when the dielectric constant of the dielectric is ε is as follows.
이음부에서 신호선과 겹치는 부분의 면적과 화소전극과 표시부의 겹치는 부분의 면적이 1:60이상이면 된다. 노트북을 TFT 액정표시소자을 기준으로 플로팅 전극의 이음부의 폭이 약 40㎛ 정도이면 플로팅전극의 이음부와 화소전극의 전기용량 CDC와 CLC의 비를 1:60보다 크게 할 수 있다. 신호선의 폭은 7㎛이고, 플로팅된 공통전극의 이음부의 폭은 약 40㎛이므로 면적은 약 280㎛2이다. 화소전극의 폭은 약 70㎛이고 길이는 약 240㎛이므로 면적은 16,800㎛2이다. 이 경우 면적비는 약 1 : 70이다.The area of the portion overlapping the signal line in the joint portion and the overlapping portion of the pixel electrode and the display portion may be 1:60 or more. The ratio of the capacitances C DC and C LC of the pixel electrode to the joint of the floating electrode can be made larger than 1:60 if the width of the joint portion of the floating electrode is about 40 μm based on the TFT liquid crystal display element. The width of the signal line is 7 占 퐉, and the width of the joint portion of the floating common electrode is about 40 占 퐉, so that the area is about 280 占 퐉 2 . Since the width of the pixel electrode is about 70 mu m and the length is about 240 mu m, the area is 16,800 mu m 2 . In this case, the area ratio is about 1: 70.
주사선과 플로팅공통전극이 서로 겹치는 부분이 없고, 주사선 방향으로 화소전극의 선폭이 작으므로, 주사선과 플로팅공통전극 사이의 전기용량은 신호선과 플로팅공통전극 사이의 전기용량에 비하여 약 1/4이하가 되어, 플로팅공통전극의 모양은 신호선에 적용한 설계법을 따르면 된다.Since the scanning line and the floating common electrode do not overlap each other and the line width of the pixel electrode in the scanning line direction is small, the capacitance between the scanning line and the floating common electrode is about 1/4 or less of the capacitance between the signal line and the floating common electrode Thus, the shape of the floating common electrode can be applied to a signal line.
플로팅된 공통전극의 저항과 플로팅된 공통전극과 주위 배선과의 전기용량에 따라서 액정층에 유도되는 전압이 달라지는데, 이를 고려하여 플로팅전극의 저항을 정해야한다. 제13도는 시뮬레이션에서 쏜 모뎀이다. 주사선의 저항(R)과 전기용량(C)에 때문에 주사선의 신호지연이 생긴다. 이 신호지연은 TFT의 하강전압에 많은 영향을 준다. 하강전압은 게이트선의 신호지연에 따라 다르다. 제17도는 시정수가 0.05㎲와 3.0㎲이고 진폭이 30Ⅴ인 게이트 펄스파형을 나타낸 것이다.The voltage induced in the liquid crystal layer varies depending on the resistance of the floating common electrode and the electric capacitance between the floating common electrode and the peripheral wiring. In consideration of this, the resistance of the floating electrode must be determined. Figure 13 is a modem shot in a simulation. The signal delay of the scanning line occurs due to the resistance R and the capacitance C of the scanning line. This signal delay greatly affects the falling voltage of the TFT. The falling voltage depends on the signal delay of the gate line. FIG. 17 shows a gate pulse waveform having a time constant of 0.05 μs and 3.0 μs and an amplitude of 30 V. FIG.
제17도에서 주사선의 시정수(RC)가 0.05㎲인 게이트 전극의 파형은 게이트 전압이 on에서 off로 변환 시간이 매우 짧아 주사선이 on였을 때의 채널의 전하가 신호선과 화소로 기생용량의 비만큼 나누어 들어간다. 그러나 시정수가 3.0㎲인 주사선 신호 파정은 0n에서 off로 변환 시간이 매우 완만하여, 주사선의 전압이 on에서 off로 바뀔때, 채널의 전하가 평형상태에서 어느 정도 신호선으로 빠져나가고 남은 전자가 기생용량의 비만큼 화소로 들어간다. 주사선의 시정수보다 플로팅된 공통전극의 시정수가 커야 하강전압이 없이 액정층에 안정된 전압이 걸린다.In FIG. 17, the waveform of the gate electrode having a time constant (RC) of the scanning line (RC) of 0.05 s is very short because the conversion time from the gate voltage to the on-time is very short, so that the charge of the channel when the scanning line is on is proportional to the parasitic capacitance ratio . However, in the scanning line signal parasitic with a time constant of 3.0 μs, the conversion time from 0n to off is very gentle, and when the voltage of the scanning line is changed from on to off, the charge of the channel escapes to the signal line to some extent from the equilibrium state, To the pixel. The time constant of the floating common electrode is larger than the time constant of the scanning line, so that a stable voltage is applied to the liquid crystal layer without a falling voltage.
플로팅된 공통전극의 시정수가 주사선의 시정수보다 빠르면, 플로팅된 공통전극에서 주사선의 off파형이 플로팅되는 공통전극의 위치마다 다르게 반응하여 서로 피드백(feed back) 영향을 준다. 제14도는 제13도의 플로팅된 공통전극의 시정수(RC)를 다르게하여 주사선이 off된 다음, 액정층의 전압을 살펴본 것이다.If the time constant of the floating common electrode is faster than the time constant of the scanning line, the off waveform of the scanning line in the floating common electrode reacts differently depending on the position of the floating common electrode and feed back each other. FIG. 14 shows the voltage of the liquid crystal layer after the scanning line is turned off by varying the time constant RC of the floating common electrode of FIG. 13.
이때 주사선의 시정수는 주사선의 패드(pad) 부분에서는 O㎲, 패드에서 떨어진 부분은 2㎲로 주고 시뮬레이션하였다.At this time, the time constant of the scanning line was simulated by giving a value of O μs in the pad portion of the scanning line and 2 μs in the portion apart from the pad.
플로팅된 공통전극의 시정수가 2㎲ 이상이 되어야 액정층의 전압이 안정되는 것을 알 수 있다. 제15도는 +전압과 -전압을 걸었을 때 생기는 액정층의 전압의 차이인 잔류DC전압을 나타내는 것으로 플로팅된 공통전극의 시정수가 1.0㎲ 이상이어야 어느 정도 안정이 되고, 3.0㎲ 이상인 경우 잔류 DC가 0Ⅴ에 접근함을 알 수 있다.It can be seen that the voltage of the liquid crystal layer is stabilized when the time constant of the floating common electrode is 2 mu sec or more. 15 shows the residual DC voltage which is a difference between the voltages of the liquid crystal layer generated when the positive voltage and the negative voltage are applied. When the time constant of the floating common electrode is 1.0 mu sec or more, it is stable to some extent. 0V. ≪ / RTI >
플로팅된 공통전극은 ITO이므로 ITO의 면저항이 1O00Ω/□되게 박막을 입힌다. 플로팅공통전극의 폭과 길이가 약 0.3mm와 20cm라고 하면, 플로팅전극의 단면 방향으로 저항은 약 7kΩ이다. 화소의 최소 전기용량을 0.1pF이라면 3000개 화소가 있으므로, 총 전기용량은 0.3nF이다. 이 경우 플로팅된 공통전극의 시정수는 약 2㎲이다. 플로팅된 공통전극의 시정수는 주로 화소전극의 재질인 ITO의 면저항으로 조절한다. 시정수를 크게할려면 화소전극의 두께를 얇게 해 저항을 높인다.Since the floating common electrode is ITO, the surface resistance of ITO is thinned to 10000 Ω / □. Assuming that the width and length of the floating common electrode are about 0.3 mm and 20 cm, the resistance in the cross-sectional direction of the floating electrode is about 7 k ?. If the minimum capacitance of a pixel is 0.1 pF, there are 3000 pixels, so the total capacitance is 0.3 nF. In this case, the time constant of the floating common electrode is about 2 mu s. The time constant of the floating common electrode is controlled mainly by the sheet resistance of the ITO which is the material of the pixel electrode. To increase the time constant, the thickness of the pixel electrode is reduced to increase the resistance.
본발명은 플로팅되는 공통전극이 인접 신호선(20)이나 주사선(21) 그리고 다른 플로팅공통전극들과 생기는 전기용량을 최소한 줄여 크로스토크와 플리커를 없에 화질을 좋게하였다. 또한 플로팅된 공통전극의 시정수를 주사선의 시정수보다 크게하여 주사선이 off되었을 때의 하강전압이 화소마다 차이가 나서 생기는 피드백 효과를 줄였다. 본발명의 TFT 액정표시소자는 보전전기용량의 면적을 줄여서 개구율이 높아 밝은 화면을 실현할 수 있다.The present invention minimizes the capacitance generated by the floating common electrode with the adjacent signal line (20), the scanning line (21), and other floating common electrodes, thereby improving the image quality without crosstalk and flicker. In addition, the time constant of the floating common electrode is made larger than the time constant of the scanning line, thereby reducing the feedback effect caused by the difference in the falling voltage between the pixels when the scanning line is off. The TFT liquid crystal display element of the present invention can reduce the area of the storage capacitance, thereby realizing a bright screen because of high aperture ratio.
상기의 식별자가 없습니다.The above identifier is missing.
제1도 TFT의 단면도Sectional view of the first-degree TFT
제2도 종래 TFT 액정표시소자의 등가회로2, the equivalent circuit of the conventional TFT liquid crystal display device
제3도 종래 TFT 액정표시소자의 하강전압3 is a graph showing a relationship between a falling voltage
제4도 플로팅된 공통전극을 갖는 TFT 액정표시소자의 등가회로4 is an equivalent circuit of a TFT liquid crystal display element having a floating common electrode;
제5도 플로팅된 공통전극에 일정한 전압이 유도되는 방법In the fifth method, a constant voltage is induced to the floating common electrode
제6도 플로팅된 공통전극을 갖는 TFT 액정표시소자의 종래 칼라필터의 단면도6 is a cross-sectional view of a conventional color filter of a TFT liquid crystal display element having a floating common electrode;
제7도 금속블랙마트릭스를 쓴 플로팅 공통전극을 갖는 TFT 액정표시소자의 등가회로Seventh Embodiment An equivalent circuit of a TFT liquid crystal display element having a floating common electrode using a metal black matrix
제8도 본발명의 플로팅된 공통전극을 갖는 TFT 액정표시소자의 칼라필터의 단면도8 is a sectional view of a color filter of a TFT liquid crystal display element having a floating common electrode of the present invention
제9도 플로팅된 공통전극을 갖는 TFT 액정표시소자의 화소의 평면도9 is a plan view of a pixel of a TFT liquid crystal display element having a common electrode floated
제10도 제9도의 상세도10 shows the details of FIG. 9
제11도 플로팅된 공통전극의 모양11 shows the shape of the floating common electrode
제12도 플로팅된 공통전극과 신호선 사이의 전기용량과 화소의 전기용량의 비12 shows the relationship between the capacitance between the floating common electrode and the signal line and the capacitance of the pixel
제13도 플로팅된 공통전극의 RC 등가회로13 shows the RC equivalent circuit of the floating common electrode
제14도 플로팅된 공통전극의 시정수를 달리했을 때의 액정층의 전압변화14 shows the voltage variation of the liquid crystal layer when the time constant of the common electrode is varied
제15도 플로팅된 공통전극의 시정수를 달리했을 때의 액정층의 잔류 DC전압변화15 shows the change in residual DC voltage of the liquid crystal layer when the time constant of the common electrode is varied
제16도 제6도의 블랙마트릭스의 평면도16 shows a top view of the black matrix of FIG. 6
제17도 플로팅된 공통전극을 갖는 TFT 액정표시소자의 단위 화소의 등가회로17 shows an equivalent circuit of a unit pixel of a TFT liquid crystal display element having a floating common electrode
제18도 주사선의 신호지연Signal delay of the 18th degree scanning line
※ 도면의 주요 부분에 대한 부호의 설명[Description of Drawings]
1 TFT 유리기판 2 게이트전극 3 게이트 절연막1 TFT Glass substrate 2 Gate electrode 3 Gate insulating film
4 보전용량공통전극 5 화소전극 6 n+4 Capacitance common electrode 5 Pixel electrode 6 n +
7 a-Si 8 소스전극 9 드레인전극7 a-Si 8 source electrode 9 drain electrode
10 플로팅된 공통전극 11 빨간색 칼라필터 12 초록색 칼라필터10 Floating common electrode 11 Red color filter 12 Green color filter
13 파란색 칼라필터 14 평탄화막 15 금속블랙매트릭스13 blue color filter 14 planarization film 15 metal black matrix
16 수지블랙매트릭스 20 신호선 21 주사선16 Resin Black matrix 20 Signal line 21 Scanning line
101 플로팅된 공통전극의 표시부101 Display of the floating common electrode
102 플로팅된 공통전극의 이음부102 Joint of floating common electrode
110 칼라필터 유리기판110 Color filter glass substrate
상기의 식별자가 없습니다.The above identifier is missing.
상기의 식별자가 없습니다.The above identifier is missing.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980011919A KR19990079366A (en) | 1998-04-04 | 1998-04-04 | Tifty liquid crystal display element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980011919A KR19990079366A (en) | 1998-04-04 | 1998-04-04 | Tifty liquid crystal display element |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990079366A true KR19990079366A (en) | 1999-11-05 |
Family
ID=65860678
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980011919A KR19990079366A (en) | 1998-04-04 | 1998-04-04 | Tifty liquid crystal display element |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990079366A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100905383B1 (en) * | 2002-12-31 | 2009-06-30 | 엘지디스플레이 주식회사 | Liquid Crystal Display Device and fabrication method of thereof |
KR101475299B1 (en) * | 2008-08-20 | 2014-12-23 | 삼성디스플레이 주식회사 | Liquid crystal display and method of fabricating the same |
-
1998
- 1998-04-04 KR KR1019980011919A patent/KR19990079366A/en not_active Application Discontinuation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100905383B1 (en) * | 2002-12-31 | 2009-06-30 | 엘지디스플레이 주식회사 | Liquid Crystal Display Device and fabrication method of thereof |
KR101475299B1 (en) * | 2008-08-20 | 2014-12-23 | 삼성디스플레이 주식회사 | Liquid crystal display and method of fabricating the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100788392B1 (en) | Method for driving In-Plane Switching mode Liquid Crystal Display Device | |
US7319448B2 (en) | Liquid crystal display device and method for driving the same | |
KR100741894B1 (en) | Method for driving In-Plane Switching mode Liquid Crystal Display Device | |
KR100472718B1 (en) | Display unit and drive method therefor | |
JP3639830B2 (en) | Liquid crystal display | |
JP3723747B2 (en) | Display device and driving method thereof | |
US5923310A (en) | Liquid crystal display devices with increased viewing angle capability and methods of operating same | |
US7864149B2 (en) | Display panel | |
US8248336B2 (en) | Liquid crystal display device and operating method thereof | |
US7916108B2 (en) | Liquid crystal display panel with color washout improvement and applications of same | |
US7898607B2 (en) | Liquid crystal display and driving method thereof | |
US8643578B2 (en) | Method of driving a display panel and display apparatus having the display panel | |
KR20110064114A (en) | Liquid crystal display | |
KR0172881B1 (en) | Structure and driving method of liquid crystal display device | |
KR101590945B1 (en) | Liquid crystal display | |
US6850289B2 (en) | Array substrate for liquid crystal display device | |
KR100394402B1 (en) | Liquid crystal display device having stabilized pixel electrode potentials | |
US8766888B2 (en) | In plane switching mode liquid crystal display device | |
KR19990079366A (en) | Tifty liquid crystal display element | |
KR20070002221A (en) | Multi-domain liquid crystal display device | |
KR100710161B1 (en) | In-Plane Switching Mode Liquid Crystal Display Device | |
KR100640995B1 (en) | In-Plane Switching mode Liquid Crystal Display Device | |
KR101036687B1 (en) | Liquid crystal display device and method for driving the same | |
KR100879214B1 (en) | Liquid crystal display device | |
JPH11231343A (en) | Active matrix liquid crystal display device and its driving method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |