KR19990076889A - 다채널 수신기 시스템의 채널 트레이닝 - Google Patents
다채널 수신기 시스템의 채널 트레이닝 Download PDFInfo
- Publication number
- KR19990076889A KR19990076889A KR1019980705016A KR19980705016A KR19990076889A KR 19990076889 A KR19990076889 A KR 19990076889A KR 1019980705016 A KR1019980705016 A KR 1019980705016A KR 19980705016 A KR19980705016 A KR 19980705016A KR 19990076889 A KR19990076889 A KR 19990076889A
- Authority
- KR
- South Korea
- Prior art keywords
- output
- receiver
- channel
- input
- receiver channel
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/06—Receivers
- H04B1/10—Means associated with receiver for limiting or suppressing noise or interference
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
- H04L25/03006—Arrangements for removing intersymbol interference
- H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
- H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
- H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Power Engineering (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Noise Elimination (AREA)
- Dc Digital Transmission (AREA)
Abstract
본 발명을 사용하는 다채널 수신기 시스템(100)에서는, 활성 상태이며 데이터 신호를 전파하는 "트레이닝된" 수신기 채널이 임의의 다른 수신기 채널의 트레이닝에 사용될 수 있다. 시스템의 각 수신기 채널은 입력(105)과 출력(123)을 가지며, 각 입력은 원래 데이터 신호의 다른 부분을 수신한다. 각 수신기 채널은 그 입력과 출력 사이에 결합되어 입력에서 수신된 신호를 출력으로 전파하는 적응성 필터 소자(10)를 포함한다. 본 발명에 따라, 제 1 트레이닝된 수신기 채널은, 제 1 수신기 채널의 출력을 제 2 수신기 채널의 출력에 결합시켜 제 2 수신기 채널의 적응성 필터 소자를 트레이닝함으로써 제 2 수신기 채널을 트레이닝하는 데 사용된다. 제 2 수신기의 트레이닝은 제 1 및 제 2 수신기 채널에 동일한 데이터를 전송함으로써 완료된다.
Description
예컨대, 비트 전송 속도가 높은 디지털 가입자 회선(high bit rate digital subscriber line : HDSL) 시스템에서는, 전송되는 고속 데이터 스트림을 두 개의 부분으로 분할하여 효율이 더 높은 전송 속도를 달성하는 것이 바람직하다. 전송되는 원래의 단일 데이터 스트림은 우선 송신기에서 두 개의 부분으로 분할된다. 다음에, 송신기는 한 부분을 제 1 전송 채널(예컨대 채널 A)을 통해 전송하고, 다른 부분은 제 2 전송 채널(예컨대 채널 B)을 통해 전송한다. 여기서 사용되는 "전송 채널" 또는 "통신 채널"은 송신기로부터 수신기에 이르는 경로 또는 루프로 정의된다. 그러나, 수신기에 의해 수신된 신호의 두 개의 다른 전송 부분은 수신기에서 재결합되어야 한다. 수신된 두 개의 부분을 재결합하여 원래의 고속 데이터 스트림 신호를 재구성하는 것은 두 개의 전송 채널의 특성이 상당히 다를 수도 있기 때문에 문제시된다.
특히, 한 채널을 통해 수신된 데이터는 다른 채널을 통해 수신된 데이터에 비해 지연될 수 있으므로, 두 개의 수신기 채널에 의해 수신된 두 개의 다른 부분은 원래의 단일 데이터 스트림에 대응하는 단일 고속 데이터 시스템으로 적절히 재구성되도록 동조 및 동기화되어야 한다.
설명의 편의를 위해, 두 개의 수신기 채널을 가지며, 데이터 신호의 한 부분이 전송 채널 A를 통해 대응하는 "수신기 채널 A"로 전송되고, 데이터 신호의 다른 부분이 전송 채널 B를 통해 대응하는 "수신기 채널 B"로 전송되는 HDSL 시스템을 가정한다. 여기서 사용되는 "수신기 채널"이란 용어는, 전송된 신호가 입력되는 입력 단자로부터, 그 출력이 수신기의 다양한 채널을 결합시키는 병합 회로에 공급되는 등화기 회로의 출력으로 확장되는 수신기 채널 부분을 의미한다. 각 수신기는 두 개의 다른 데이터 부분을 서로에 대해 동조 및 동기화시켜 원래의 단일 데이터 스트림을 재구성하기 위해 수신된 데이터를 처리하는 회로를 포함한다. 전송 채널 왜곡을 보상하는 수신기 채널의 처리 및 조절과, 그 수신기 채널을 다른 수신기 채널에 동조시기는 것은 본 명세서와 청구범위에서 주로 수신기 채널의 "트레이닝"으로 언급된다. 따라서, 송신기와 그 관련 수신기 사이에 통신을 개설할 때에는 "통신" 또는 "실제 데이터 전송" 상태에 앞서 "시동" 또는 "트레이닝" 상태가 존재한다.
이중 채널 HDSL 시스템을 트레이닝하는 현재 공지된 기술은 시동 기간중에 두 개의 수신기 채널에 동시에 특수 트레이닝 시퀀스를 인가하는 수단을 포함한다. 이 시퀀스는 수신기 채널과 송신기 시퀀스를 조절하는 정확한 "타임 스탬프(time-stamp)" 및 트레이닝 신호를 포함한다. 두 개의 수신기 채널이 트레이닝되면, 고객 데이터가 송신기에서 두 개의 수신기 채널로 전송된다.
어떤 채널이 실격될 경우, "트레이닝"에 이어서, 그 채널은 서비스를 위해 복원되기 전에 "리트레이닝"되어야 한다. 기존의 트레이닝 기구에서의 문제점은 두 개의 채널 중 하나가 실격될 경우, 양 채널(즉, 실격된 채널과 여전히 유효한 채널) 모두 "해제(taken down)"되고, 송신기-수신기의 완전한 회복 전에 리트레이닝된 두 개의 채널이 개설될 수 있다는 것이다. 이것은 유효한 채널의 동작을 차단하고, 양 채널의 리트레이닝에 기인하여 시스템의 동작 속도가 느려진다는 점에서 불리하다.
본 발명은 데이터 통신 시스템, 특히, 송신된 데이터 신호의 여러 다른 부분들을 다른 채널을 통해 수신하고 그 다른 부분들을 재결합하여 원래의 데이터 신호를 재구성하는 시스템에 관한 것이다.
도 1A는 본 발명을 사용하는 수신기 시스템의 일부에 대한 블록도.
도 1B는 본 발명을 사용하는 송신기의 블록도.
도 2는 두 개의 수신기 채널 사이에서 신호를 결합시키는 다중화 장치의 블록도.
도 3은 트레이닝중에 형성된 수신기 채널의 적응성 등화기의 일부에 대한 블록도.
도 4는 고객 데이터 전송중에 형성된 수신기 채널의 적응성 등화기의 일부에 대한 블록도.
도 5는 본 발명에 따라 다른 수신기 채널에 의해 트레이닝되는 한 수신기 채널의 적응성 필터에 대한 블록도.
본 발명을 사용하는 다채널 수신기 시스템에서는, "트레이닝된" 수신기 채널이 다른 수신기 채널을 트레이닝하는 데 사용될 수 있다. 본 발명에 따라, 트레이닝된 수신기 채널은 서비스를 위해 배치되거나 복원된 다른 수신기 채널을 트레이닝하는데 사용되는 동안 계속 동작하여 데이터를 전파할 수 있다. 이것은 다른 채널이 트레이닝되고 있을 때, 종래 기술에서처럼 유효한 수신기 채널을 두절시킬 필요가 없다. 또한, 이미 트레이닝된 유효한 수신기 채널을 사용하여 다른 수신기 채널을 트레이닝하면, 종래 기술에 비해 트레이닝 시퀀스가 더 간단해 지므로(예컨대 "타임 스탬프" 시퀀스가 불필요할 수 있다), 필요한 트레이닝 시간이 단축된다.
본 발명을 사용하는 수신기는 적어도 두 개의 수신 채널을 포함하며, 각 수신 채널은 원래의 데이터 신호의 다른 부분을 수신하는 입력과, 출력을 갖는다. 수신 채널의 출력은 수신된 데이터의 다른 부분을 결합시켜 원래의 데이터 신호를 재구성하는 병합 회로에 접속된다. 각 수신 채널은 입력과 출력 사이에 결합되어 입력에서 수신된 신호를 출력으로 전파하는 적응성 필터 수단을 포함한다. 각 적응성 필터 수단은 관련 전송 채널을 따라 생성된 왜곡 및 지연을 보상하도록 조절될 수 있다. 본 발명에 따라, 이미 "트레이닝된" 제 1 수신기 채널은 제 1 수신기 채널의 출력을 제 2 수신기 채널에 결합시켜 제 2 수신기 채널의 적응성 필터 수단을 트레이닝함으로써 제 2 수신기 채널을 트레이닝하는 데 사용된다. 제 2 수신기 채널의 트레이닝을 완성하기 위해, 제 1 수신기 채널에 전송되고 있는 것과 동일한 데이터 신호가 제 2 수신기 채널의 입력에 전송된다.
본 발명의 한 실시예에서, 수신기는 "트레이닝된" 수신기 채널의 출력을 "트레이닝될" 수신기 채널에 결합시키는 스위칭 장치를 포함한다. 관련 송신기는 동일한 데이터 신호를 트레이닝된 수신기 채널과 트레이닝될 수신기 채널에 전송하는 스위칭 장치를 포함한다.
본 발명의 실시예에서, 각 수신기 채널은 적응성 피드포워드(feed-forward) 필터(FF)와 적응성 피드백 필터(FB)를 포함하고, FF의 입력은 수신기 채널의 입력에 결합되고, FB의 입력은 수신기 채널의 출력에 접속된다. FF와 FB의 출력은 슬라이서 회로의 입력에 인가되는 차 신호를 생성하는 가산기에 공급된다. 슬라이서 회로의 출력은 수신기 채널이 데이터 전송 상태에 있을 때 수신기 채널의 출력에 접속된다. 수신기 채널이 트레이닝 상태에 있을 때, 슬라이서 채널은 수신기 채널 출력으로부터 단절되며, 대신 트레이닝 신호가 인가된다. 트레이닝된 활성 상태인 제 1 수신기 채널(즉, 이 채널은 데이터 신호를 수신하고 있으며, 그 슬라이서 회로의 출력이 수신기 채널 출력에 접속된다)은, 제 1 수신기 채널의 출력을 제 2 수신기 채널의 출력에 접속함으로써 트레이닝 모드에 있는 제 2 수신기(즉, 그 슬라이서 출력이 채널 출력으로부터 단절된다)를 트레이닝하는 데 사용될 수 있다. 동시에, 제 1 수신기 채널에 전송되고 있는 데이터가 제 2 수신기 채널에도 전송된다.
본 발명을 사용하는 수신기 채널에서, 슬라이서 회로에 대한 입력과 수신기 채널 출력은, (a) 피드포워드(FF) 필터를 적응화하는 데 사용되는 출력을 갖는 제 1 증배기와, (b) 피드백(FB) 필터를 적응화하는 데 사용되는 출력을 갖는 제 2 증배기에 인가되는 에러 신호를 생성하는 가산기에 인가된다.
도 1A는 예시적 이중 듀플렉스 시스템용으로 적합한 본 발명을 사용하는 이중 듀플렉스 수신기(100)의 일부를 도시하며, 도 1B는 수신기(100)와 함께 사용되는, 본 발명을 사용하는 송신기를 도시한다. 도 1A에서, 수신기 채널 A 데이터는 도선(102)을 통해 수신된다. 도선(101 및 102)상의 신호는, 도선(105a 및 105b)상에 입력 샘플 A 및 B를 각각 형성하는 아나로그-디지털(A/D) 변환기(103a 및 103b)에 각각 결합된다. A/D 변환기(103a 및 103b)는 각각 타이밍 회복 발생기(107)에 의해 회선(1071)상에 공급된 공통 샘플링 클록 신호에 의해 스트로브(strobe)된다. 마스터 클록 소스 및 타이밍 회복 회로를 포함할 수 있는 타이밍 발생기(107)는 A/D(103a, 103b)와 수신기 채널 A 및 B에 동일한 샘플링 클록 신호를 제공한다. A/D 변환기(103a 및 103b)에 공급된 샘플링 클록 신호의 속도는 이들 변환기 각각이 초당 n/T 샘플로 회선 샘플을 발생시키도록 한다(여기서 n은 1 이상의 소정 정수이다). 회선(105a)상의 채널 A 입력 신호 샘플은 타임 스탬프 검출기(180), 캐리어 검출기(CDA) 및, 관련 적응성 필터(10a)의 입력(FF1A)에 인가된다. 회선(105b)상의 채널 B 입력 신호 샘플은 타임 스탬프 검출기(180), 캐리어 검출기(CDB) 및, 관련 적응성 필터(10b)의 입력(FF1B)에 인가된다.
공지된 것처럼, 정도의 차이는 있지만, 데이터 통신 시스템에는 심벌간 간섭(ISI)이 항상 존재한다. ISI는 통신 채널의 전송 특성, 즉, "채널 응답"의 결과로서, 일반적으로, 전송 시퀀스에서 이웃하는 데이터 심벌이 퍼져서 서로 간섭하도록 한다.
도 1A에서, 적응성 필터(10a, 10b)는 각각, 데이터 전송중에, 수신기의 ISI를 제거하는 기능을 하는 적응성 결정 피드백 등화기(DFE)를 형성하도록 구성된다. 필터(10a 및 10b)는 각각 적응성 피드포워드 필터부(FFA, FFB), 결정 회로(DECA, DECB), 적응성 피드백 필터부(FBA, FBB), 제 1 가산기(15a, 15b), 제 2 가산기(16a, 16b)를 포함한다.
각 피드포워드 필터는 각 심벌 간격에 대해 n개의 입력을 수신하여 처리하므로, 각 등화기는 부분적으로 이격된 등화기, 특히 각각이 심벌 간격당 n개의 샘플을 수신하여 처리하므로 T/n 형의 부분적으로 이격된 등화기로 언급될 수 있다. 필터(FFA 및 FFB)의 출력은 심벌 간격당 한 번씩 발생되어 각각 결정 회로(DECA 및 DECB)를 통해 결합된다.
결정 회로(DECA 및 DECB) 각각은, 결합된 등화기 출력을 다수의 허용되는 전송된 신호 레벨중 가장 근접한 레벨로 양자화하는 기능을 하는 다수의 "슬라이서" 회로 중 임의의 한 회로가 될 수 있다. 따라서, 결정 회로(DECA 및 DECB)는 본 명세서 및 첨부된 청구범위에서 슬라이서로도 언급된다.
피드포워드(FFA, FFB) 및 피드백(FBA, FBB) 필터 각각은 ISI의 일부를 제거하는 경향이 있다. 이들 필터 각각은 전송 채널 A 및 B의 왜곡을 각각 보상하기 위해 다수의 조절 가능한 계수를 포함한다. 전송 채널의 왜곡은 시간에 따라 변하므로, 이들 필터는 자동 또는 적응성 변형체인 것이 양호하며 그 계수는 변할 수 있는 값을 갖는다.
각 피드포워드 필터의 출력(AO1, BO1)은 관련 제 1 가산기(15a, 15b)의 제 1 입력에 인가된다. 각 피드백 필터(FBA, FBB)의 출력(AO3 및 BO3)은 관련 제 1 가산기(15a, 15b)의 제 2 입력에 인가된다. 각각의 제 1 가산기(15a, 15b)의 출력(E1a, E1b)은 대응하는 결정회로(DECA, DECB)의 입력 및 대응하는 제 2 가산기(16a, 16b)의 입력에 인가된다.
수신기 채널 A에서, 결정 회로(DECA)의 출력(AO2)은 단자(117)에 접속된다. 가산기(16a)의 제 2 입력 및 피드백 필터(FBA)의 입력은 스위치(S1A)의 와이퍼 암(wiper arm)에 접속된다. 수신기 채널 B에서, 결정 회로(DECB)의 출력(BO2)은 단자(118)에 접속된다. 가산기(16b)의 제 2 입력(16b) 및 피드백 필터(FBB)에 대한 입력은 스위치(S1B)의 와이퍼 암에 접속된다.
출력 회선(117, 118, 119)은 스위치(S1A)를 통해 회선(123a)에 선택적으로 결합되고, 회선(123a)을 통해 가산기(16a)의 제 2 입력과 FBA의 입력에 결합된다. 마찬가지로, 출력 회선(117, 118, 119)은 스위치(S1B)를 통해 회선(123b)에 선택적으로 결합되고, 회선(123b)를 통해 가산기(16b)의 제 2 입력과 FBB의 입력에 결합된다. 스위치(S1A 및 S1B)는, 수신기의 제어기(예컨대, 도시되지 않은 마이크로 프로세서 또는 다른 제어국)에 의해 발생된 제어 신호(SCI)에 응답하는 제어 회로(140)에 의해 다양한 위치(회선 117, 118, 119)로 스위칭된다. 신호(SCI)는 다양한 동작 상태동안 수신기 채널의 단절 및 구성을 결정한다.
채널 A에 대해, 그 고객 데이터가 처리될 때, 스위치(S1A)는 단자(117)에 접속되고, DECA의 슬라이서 출력은 가산기(16a)의 제 2 입력과 FBA의 입력에 인가된다. 채널 B에 대해, 그 고객 데이터가 처리될 때, 스위치(S1B)는 단자(118)에 접속되고, DECB의 슬라이서 출력은 가산기(16b)의 제 2 입력과 FBB의 입력에 인가된다. 고객 데이터 전송중에, 각 등화기(10a, 10b)는 도 4와 같이 구성된다.
이상 기준 발생기(182)를 사용하여 채널 A 및 B가 트레이닝될 때, 스위치(S1A 및 S1B)는 회선(119)에 접속된다. 트레이닝 상태동안 등화기(10a, 10b)의 결과적인 구성은 도 3에 도시된다.
이하 설명되는 것처럼, 본 발명에 따라, 채널 A가 채널 B를 사용하여 트레이닝될 때는 스위치(S1A)가 회선(118)에 접속되고, 채널 B가 채널 A를 사용하여 트레이닝될 때는 스위치(S1B)가 회선(117)에 접속된다. 한 수신기 채널(예컨대 B)의 등화기가 다른 수신기 채널(예컨대 A)에 의해 트레이닝될 때의 결과적인 구성이 도 5에 도시되어 있다. 스위치(S1A 및 S1B)는 원하는 스위칭 기능을 제공하는 다중화 게이트 또는 임의의 적절한 논리 게이트 장치를 사용하여 구현될 수 있다. 종래의 구현이 제 2에 도시되어 있는데, 여기서 S1A 및 S1B는 3 입력 다중화기(MUXA, MUXB)에 의해 구현되는 것으로 도시되어 있다.
도 1A를 참조하면, 가산기(16a)는 도선(127a)상의 비교기(15a) 출력(E1a)으로부터 도선(123a)상의 신호(REFA)를 감산하여 도선(129a)상에 에러-A(eA) 신호를 생성하는 기능을 한다. 에러-A 신호는 필터(FFA 및 FBA)를 적응화(즉, 계수를 갱신하여 조절)하는 데 사용된다. 마찬가지 형태로, 가산기(16b)는 도선(127b)상의 비교기(15b) 출력(E1b)으로부터 도선(123b)상의 신호(REFB)를 감산하여 도선(129b)상에 에러-B(eB) 신호를 생성하는 기능을 한다. 에러-B 신호는 필터(FFB 및 FBB)를 적응화(즉, 계수를 갱신하여 조절)하는 데 사용된다.
도 1A에서, 에러 신호(eA)는 증배기(111a)에 인가되고, 회선(136a)상에 제공된 결과적인 신호가 FFA의 적응화에 사용된다. 에러 신호(eB)는 증배기(111b)에 인가되고, 회선(136b)상에 제공된 결과적인 신호가 FFB의 적응화에 사용된다. 증배기(111a 및 111b, 131a 및 131b)는 각각의 에러 신호에 상수 또는 스텝 사이즈(a1, a2)를 곱한다. 보통 적응화 필터의 "트레이닝"을 가속화하는 것이 양호하다. 이것은 정확성을 희생시켜 보다 높은 속도를 제공하는 큰 스텝의 사용을 수반한다. 보통, 데이터 전송중에는 감소된 속도로 더 큰 정확성을 제공하는 것이 양호하다. 따라서, 트레이닝 상태동안, a1과 a2의 스텝 사이즈는 회로가 더 빨리(덜 정확하게) 응답하여 피드포워드 및 피드백 필터(FFA, FFB, FBA, FBB)의 계수를 조절할 수 있도록 선택된다. 고객 데이터 전송 동작 상태동안, a1과 a2의 스텝 사이즈는, 응답 속도가 감소되지만 정확성이 증가되어 에러 레벨이 0에 가까워지도록, 작은 스텝을 제공하도록 선택된다.
회선(105a, 105b)상의 타임 스탬프 관련 샘플 신호는 타임 스탬프 검출기(180)에 공급되고, 타임 스탬프 검출기(180)는 타임 스탬프가 검출될 때 그것을 트레이닝 시퀀스를 초기화하는 이상적 기준(IDR) 발생기(182)에 공급한다. START 신호에 응답하여, IDR 발생기(182)는 적응성 등화기(10a 및 10b)의 트레이닝에 사용되는 IDR 신호를 회선(119)상에 발생시킨다. START 신호는 또한 송신기(200)에 의한 IDR 신호의 발생 및 전송과 동시에 IDR 발생기가 그 동작을 개시할 수 있도록 하는 기능을 한다. IDR 발생기(182)는 송신기에 의해 발생된 신호 시퀀스와 유사한 신호 시퀀스("이상적"으로 언급됨)를 생성하는 기능을 하는 의사 랜덤 심벌 발생기가 될 수 있다. 송신된 IDR 신호 및 수신기에서 발생된 IDR 신호는 수신기 채널들에 공급되어 표준 트레이닝 사이클 동안 적응성 등화기의 계수를 트레이닝한다.
DECA 및 DECB에 의해 각각 발생된 회선(123a 및 123b)상의 데이터 출력은, 상기 출력을 결합시켜 두 개의 전송 채널을 통해 분할 전송되기 전에 존재했던 원래의 데이터를 회선(192)상에 재구성하는 기능을 하는 데이터 병합 회로(190)에 공급된다.
도 1B를 참조하면, 송신기(200)는 소정의 전송 속도에서 고속 디지털 데이터 비트 스트림(기저대 도는 통과대 신호로 구성됨)을 발생시키고 그 스트림을 두 개의 부분 즉, 부분 "A" 또는 고객 데이터-A와 부분 "B" 또는 고객 데이터-B로 분할하는 데이터 베이스(201)를 포함한다. 부분 A 및 B는 데이터를 스크램블링하여 심벌로 변환하고 그것을 매핑하는 기능을 하는 각각의 회로(202a, 202b)로 공급된다.
수신기로 전송될 고객 데이터-A(CDA)를 형성하는 회로(202a)의 출력은 전송 스위치(STA 및 STB)의 단자(p1)에 공급된다. 마찬가지로, 고객 데이터-B(CDB)를 형성하는 회로(202b)의 출력은 스위치(STA 및 STB)의 단자(p2)에 공급된다. 이상적인 기준 발생기(204)는 스위치(STA 및 STB)의 단자(p3)에 공급되는 기준 신호를 발생시킨다. 타임 스탬프 발생기(206)는 스위치(STA 및 STB)의 단자(p4)에 공급되는 타임 스탬프를 생성한다. 또한 캐리어 신호 발생기(208)는 캐리어 표시 신호를 스위치(STA 및 STB)의 단자(p5)에 공급한다.
스위치(STA 및 STB)는 p1 내지 p5에 존재하는 신호중 임의의 한 신호를 선택하기에 적합한 다수의 논리 게이트 또는 다중화기 중 임의의 것이 될 수 있다. 스위치(STA 및 STB) 각각은 대응하는 p1 내지 p5 입력 단자 중 임의의 한 단자에 선택적으로 결합되는(또는 접촉되는) 출력 회선(210a, 210b)을 갖는 것으로 도시되어 있다. STA 및 STB는 어떤 입력 단자가 스위치의 출력 단자(210a, 210b)에 접속될지를 결정하는 송신기 스위치 제어 회로(209)에 의해 제어된다. 각 스위치(STA, STB)의 출력(210a, 210b)은 송신기 필터(212a, 212b)에 접속되고, 각 송신기 필터의 출력은 디지털-아날로그 변환기(D/A)(214a, 214b)에 공급된다. D/A(214a)의 출력은 전송 채널 A를 통해 수신기 채널 A로 전송되고, D/A(214b)의 출력은 전송 채널 B를 통해 수신기 채널 B로 전송된다. 송신기(200)를 수신기(100)에 연결시키는 전송 채널 A 및 B는 데이터 전송에 사용되는 임의의 공지된 형태의 루프 또는 링크가 될 수 있다.
전송 채널 A 및 B 각각은 통상 양방향성이지만, 편의를 위해 이어지는 설명에서는 하나의 전송 방향으로 처리되는 신호만을 논한다. 전송 채널 각각은, 일반적으로 다른 채널과 다르며 시간에 따라 변하는 관련 신호 전파 지연 및 위상 시프트를 갖는다.
본 발명은 기저대 시스템뿐 아니라, 다수의 적절한 변조 기구중 임의의 기구를 사용하는 전송 시스템에 적용될 수 있으며 사실상 임의의 보드 또는 비트 속도를 사용하는 시스템에 사용될 수 있다는 것이 이해되어야 한다.
각 전송 채널을 통해 전송된 신호는 초당 1/T 심벌의 속도로 전송된 연속 데이터 심벌을 나타낸다.
도 1B에 도시된 송신기는 중앙 교환국(central office : CO) 내에 위치할 것이고, 도 1A에 도시된 수신기는 고객의 단말(customer's premises : CP) 또는 송신기로부터 떨어진 임의의 장소에 위치할 것이다. 송신기와 수신기 사이의 통신은 송신기 스위치(STA 및 STB)를 위치(p5)에 설정하고 송신기의 캐리어 신호 발생기(208)로부터 채널 A 및 B를 통해 수신기 채널 A 및 b로 캐리어 신호(CSG)(예컨대, 의사 랜덤 특수 신호 시퀀스가 될 수도 있다)를 이송함으로써 초기화된다. 캐리어 신호는 캐리어 검출기(CDA 및 CDB)에 의해 수신기에서 검출된다. 캐리어 신호의 검출시에, 캐리어 검출기(CDA 및 CDB)는 수신기 채널 A 및 B가 준비되어 있다는 것을 나타내는 신호를 송신기로 다시 이송하고, 다음에 송신기와 수신기 사이에 접속이 이루어진다("핸드셰이킹"이 발생한다). 송신기와 수신기 사이의 접속 개설에 이어서, 그들 사이에는 AGC 및 타이밍 회로(도시안됨)를 통해 타이밍 회복 및 적절한 신호 레벨 진폭을 제공하는 신호가 전송된다.
다음에, 수신기 채널의 트레이닝은 전송 채널의 "왜곡" (즉, 전파 지연의 차이, 위상 시프트 및 노이즈)을 보상하도록 시행된다. 스위치(STA 및 STB)는 위치(p4)로 설정되고, 송신기 타임 스탬프 발생기(26)에 의해 생성된 타임 스탬프 신호는 전송 채널 A 및 B를 통해 수신기 채널 A 및 B로 전송된다. 수신기 타임 스탬프 검출기(180)는 타임 스탬프 신호의 수신을 감지할 경우 수신기 IDR 발생기(182)에 인가되는 START 신호를 생성한다.
START 신호의 발생과 동시에, 수신기 스위치(S1A 및 S1B)는 수신기 IDR 발생기(182)에 의해 발생된 IDR 신호를 가산기(16a, 16b) 및 피드백 필터(FBA, FBB)에 결합시키기 위해 도선(119)과 접촉한다.
수신기 IDR 발생기(182)에서 START 신호의 발생과 동시에, 송신기 스위치(STA 및 STB)는 IDR 발생기(204)에 의해 발생된 IDR 신호 심벌 시퀀스가 송신 채널 A 및 B를 통해 수신기 채널 A 및 B에 전송될 수 있도록 설정된다. START 신호의 의도는, IDR 발생기(182)로 하여금 IDR 발생기(204)에 의해 전송되는 심벌 시퀀스와 거의 동일하게 의도된 심벌 시퀀스를 발생시키도록 하고, 이들 두 시퀀스가 거의 동시에 발생할 수 있도록 하는 것이다. 따라서, 수신기에서 발생되는 것과 유사한 신호 시퀀스가 채널 A 및 B로 전송되어 가산기(16a, 16b) 및 피드백 필터에 인가된다.
수신기 채널 A 입력에서 수신된 전송된 IDR 심벌은 A/D 변환기(103a) 및 FFA를 통해 가산기(15a)에 결합되고, 수신기 채널 B 입력에서 수신된 전송된 IDR 심벌은 A/D 변환기(103b) 및 FFB를 통해 가산기(15b)에 결합된다. 동시에, 수신기에서 발생된 IDR 신호는 스위치(S1A)와 회선(123a)을 통해 가산기(16a)와 피드백 필터(FBA)에 결합되고, 스위치(S1B) 및 회선(123b)을 통해 가산기(16b)와 피드백 필터(FBB)에 결합된다. 전송된 IDR 신호는 FFA 및 FFB의 입력에 인가되고, 수신기에서 발생된 IDR 신호는 FBA 및 FBB의 입력과 가산기(16a 및 16b)의 입력에 인가된다. 이 상태에서 등화기(10a 및 10b)의 구성이 도 3에 도시되어 있다. 수신기 채널 A에 대해, 수신기 채널 A의 입력에서 수신된 전송된 IDR 신호와 수신기에서 발생된 IDR 신호에 응답하는 FBA의 출력은 제 1 가산기(15a)에 인가되어, 제 1 차 신호(E1a)가 발생된다. E1a 및 수신기에서 발생된 IDR 신호는 가산기(16a)에 인가되어 에러-A(eA) 신호가 발생된다. eA 신호는 피드포워드 및 피드백 필터(FFA 및 FBA)의 계수를 갱신하고 조절하여 전송 채널 A의 왜곡을 보상하는 데 사용된다. 마찬가지로, 수신기 채널 B에서, 수신기 채널 B의 입력에서 수신된 전송된 IDR 신호와 수신기에서 발생된 IDR 신호에 응답하는 FBB의 출력은 가산기(15b)에 인가되어, 차신호(E1b)가 발생된다. E1b 및 수신기에서 발생된 IDR 신호는 가산기(16b)에 인가되어 에러-B(eB) 신호가 발생된다. eB 신호는 피드포워드 및 피드백 필터(FFB 및 FBB)의 계수를 갱신하고 조절하여 전송 채널 B의 왜곡을 보상하는 데 사용된다. 따라서, 전송된 IDR 신호와 수신기에서 발생된 IDR 신호는 시스템을 "트레이닝"하는 데 사용된다. 공지된 신호 시퀀스를 수신기 A 및 B에 전송하고, "공지된" 송신기 신호와 수신기에 의해 발생된 유사한("이상적") 신호 시퀀스를 비교함으로써, 적응성 필터(FFA, FFB, FBA, FBB)의 계수는 두 개의 다른 전송 채널의 왜곡 및 손상을 보상할 수 있도록 갱신된다. 트레이닝 구간 중에, 증배기(111 및 131)의 스텝 사이즈는 필터 계수의 갱신 속도를 증가 또는 감소시키기 위해 더 커질 수도 더 작아질 수도 있지만, 속도를 증가시키면 정확성이 떨어진다.
시간이 경과되었다는 것에 동의한 후, 적응성 필터(10a, 10b)의 "트레이닝"은 완료될 것이고, 시스템은 고객 데이터를 송신하여 수신할 준비를 하고 실제 데이터 전송이 시작된다. [대안적으로, 에러-A 및 에러-B 신호의 레벨이 모니터될 수 있으며, 에러 레벨이 어떤 값 이하이면, 트레이닝은 완료된 것으로 간주된다.]
수신기 채널이 "트레이닝"되면, 스위치(S1A)는, DECA의 슬라이서 출력(AO2)을 회선(123a) 및 데이터 병합 회로(190)에 접속시키고 또한 회선(123a)을 통해 가산기(16a)의 입력 및 피드백 필터(FBA)의 입력에 접속시키는 기능을 하는 도선(117)에 접속된다. 마찬가지로, 스위치(S1B)는, DECB의 슬라이서 출력(BO2)을 회선(123b) 및 데이터 병합 회로(190)에 접속시키고 또한 회선(123b)을 통해 가산기(16b)의 입력 및 피드백 필터(FBB)의 입력에 접속시키는 기능을 하는 도선(118)에 접속된다. 적응성 결정 피드백 등화기(DFE)를 형성하는 이들 성분의 구성 및 상호 접속은 도 4에 도시되어 있다. 이 동작에 이어서, 송신기 스위치(STA)는 위치(p1)에 접속되어 전송 채널 A를 통해 고객 데이터-A를 전송하고, 스위치(STB)는 위치(p2)에 접속되어 전송 채널 B를 통해 고객 데이터-B를 전송한다.
데이터 전송 상태 동안, 스위치(S1A)는 도선(117)에 접속되어 DECA의 슬라이서 출력(AO2)을 회선(123a)에 결합시키고, 스위치(S1B)는 도선(118)에 접속되어 DECB의 슬라이서 출력(BO2)을 회선(123b)에 결합시킨다. 회선(123a 및 123b)상의 결정 회로(DECA, DECB)의 출력은 두 개의 수신기 채널 출력을 하나의 동기화된 정돈된 데이터 스트림으로 회선(192)상에서 재결합시키는 기능을 하는 데이터 병합 회로(190)에 공급된다.
전술된 설명으로부터 명백하듯이, 수신기 채널 A 및 그 적응성 필터(10a)는 구조 채널 B와 그 적응성 필터(10b)와 유사하다. 따라서, 이들 각각의 구조 및 기능은, 접두어 또는 접미어 "A" 또는 "a"가 채널 A의 성분 및 기능을 나타내고, 접두어 또는 접미어 "B" 또는 "b"가 채널 B의 성분 및 기능을 나타낸다는 같은 기준 특성으로 동일시된다.
등화기(10a, 10b)의 동작을 보다 잘 이해하려면, 도 4를 참조하기 바란다.
도 4에서, 피드포워드 필터(FF)로부터의 출력 신호는, 이론적으로 피드백 필터 FB에 의해 제거된 ISI의 남은 부분을 FF의 출력 신호에서 감산하는 가산기(15)에 인가된다. 가산기(15)는 가산기(16) 및 슬라이서(DEC)에 인가되는 신호를 회선(127)상에 공급한다. 슬라이서(DEC)는 데이터 심벌의 소정 콘스텔레이션(도시안됨)내의 한 점에 대한 회선(127)상의 신호의 매핑에 따라 특정 데이터 심벌을 선택한다. 슬라이서(DEC)는 T초 마다 데이터 심벌을 제공하는데, 여기서, 1/T는 데이터 심벌 비율이다. 이 데이터 심벌은 수신된 심벌의 추정치로서, 슬라이서(DEC)에 의해 회선(123)상에 제공되어 다른 수신기 회로(도시안됨)에 의해 처리됨으로써, 이 경우 트레이닝 신호를 나타내는 데이터인 실제 전송된 데이터를 회복시킨다.
슬라이서(DEC)의 출력은 또한 (ISI) 피드백 필터(FB) 및 가산기(16)에도 제공된다. 피드백 필터(FB)는 수신된 신호에 존재하는 ISI의 양을 예측하여 ISI 예측 신호를 회선(126)을 통해 가산기(15)에 제공한다. 전술된 것처럼, 가산기(15)는 피드포워드 필터(FF)의 출력 신호에서 ISI 예측 신호를 감산함으로써 수신된 신호에서 남은 ISI 부분을 제거한다.
가산기(16)는 회선(127)상에 존재하는 ISI가 감소된 신호로부터 슬라이서(DEC)에 의해 제공된 추정된 데이터 심벌을 감산하여 회선(129)상에 ERROR 신호를 제공한다. ERROR 신호는 피드포워드 필터(FF) 또는 피드백 필터(FB)의 동작에 의해 보정될 수 없었던 ISI 에러 및 채널 노이즈의 양을 나타낸다. ERROR 신호는 증배기(111 및 131)를 통해 피드포워드 필터(FF)와 피드백 필터(FB)를 적응화하는 데 사용된다. 공지된 것처럼, 피드포워드 및 피드백 필터의 적응화 알고리즘(도시안됨)은 최소 제곱 평균 에러(MMSE), 제로 강제화(zero forcing), 또는 그 변화에 따르는 것으로 가정된다. 증배기(111)는 ERROR 신호에 상수 또는 스텝 사이즈(a1)를 곱한다. 회선(136)상에 제공된 결과적인 신호는 피드포워드 필터(FF)를 적응화하는 데 사용된다. 또한, 회선(129)상의 ERROR 신호는 ERROR 신호에 스텝 사이즈(a2)를 효과적으로 곱하는 증배기(131)에 제공된다. 회선(141)상에 제공된 결과적인 신호는 피드백 필터(FB)를 적응화하는 데 사용된다.
종래 기술의 시스템에서는, 두 개의 전송 채널 중 하나가 어떤 이유(예컨대, 회선 파손, 또는 과도한 노이즈)에서 실격될 경우, 실격된 채널의 동작을 재개할 때에 두 채널 모두를 리트레이닝하여 재동조하기 위해 계속 활성인 채널의 동작이 차단된다.
본 발명을 사용하는 시스템에서는, 계속 활성 상태인 트레이닝된 채널이 다른 채널(들)의 트레이닝에 사용되거나 또는 실격된 채널을 리트레이닝하여 서비스에 복귀시키는 데 사용될 수 있다. 본 발명에 따른 시스템의 동작이 이하 설명된다. 예컨대, 도 5에 도시된 것처럼, 수신기 채널 A가 트레이닝되어 유효하고, 수신기 채널 A가 수신기 채널 B의 트레이닝에 사용된다고 가정한다. 본 발명의 기술에 따라, 고객 데이터는 체널 A에 계속 전송되고 수신기 채널 B가 채널 A에 의해 트레이닝되고 있는 기간 내내 수신기 채널 A를 통해 처리된다고 가정한다.
채널 B의 트레이닝을 완료하기 위해, 송신기 및 수신기 시스템은 다음과 같이 동작 및/또는 기능한다.
전송 채널 A를 통해 전송되고 있는 것과 동일한 고객 데이터는 송신 채널 B를 통해서도 전송되고 있다. 즉, 송신기 스위치(STB)가 위치(p1)로 설정됨으로써, 채널 A를 통해 전파되고 있는 고객 데이터는 전송 채널 B를 통해 수신기 채널 B에도 전송된다. 수신기 채널 A는 전과 같이 계속 동작한다. 그러나, 트레이닝 및 동조 사이클은 고객 데이터 A와 수신기 채널 a의 슬라이서 A에서 결정된 출력(AO2)을 사용하여 채널 B에 대해 수행될 것이다. 채널 B의 트레이닝을 위해, 채널 A 고객 데이터 A는 회선(102)을 통해 송신되어 수신된다. 동시에, 도 5에 도시된 것처럼, 스위치(S1B)가 도선(117)에 접속됨으로써, 채널 A 결정 회로(DECA)의 슬라이서 출력(AO2)은 피드백 필터(FBB) 및 가산기(16b)의 입력에 인가된다. 양호하게는, 채널 B는, 증배기 소자(111b 및 131b)가 수신기 채널 A에 의해 생성된 "트레이닝" 신호에 대한 채널 B의 피드포워드 및 피드백 필터의 고속 응답을 허용하는 트레이닝 모드로 스위칭된다. 따라서 DECA의 출력에서의 채널 A 데이터는 채널 B의 16b 및 FBB에 대한 기준 입력 신호로서 기능하여 FFB 및 FBB의 계수를 적응화(조절)한다.
전술된 STB 및 S1B의 상태 동안, 전송 채널 A를 통해 전송되고 있는 채널 A 고객 데이터는 전송 채널 B를 통해서도 전송된다. 채널 A 데이터는 102에서 수신되고 A/D(103b)에서의 변환 후 FFB의 입력에 공급된다. FFb의 출력은 FBB의 출력과 비교된다. 이제 전송된 채널 A 데이터에 응답하는 FFB의 출력은, 가산기(15b)에서, 전술된 것처럼 등화되어 조절된 데이터에 의해 구동되는 FFB의 출력으로부터 감산되어, 채널 A의 회로를 통해 보정된 전송된 채널 A 데이터를 나타낸다. 가산기(15b)의 출력(E1b)은 가산기(16b)에서 AO2 데이터와도 비교되어, FFB 및 FBB의 계수 및 파라미터를 갱신하여 조절하기 위해 회선(136b 및 141b)에 결합되는 에러-B 신호를 생성한다. 이렇게 하여 FFB 및 FBB의 계수는 전송 채널 B의 왜곡 및 채널 A의 지연을 보상하도록 설정된다.
다른 채널(예컨대 A)에 의한 수신기 채널(예컨대 B)의 트레이닝 상태는 선정된 기간이 경과한 후에 완료될 것이다. 대안적으로, 트레이닝되고 있는 수신기 채널의 에러 신호(예컨대 B)는 에러 레벨이 소정의 수용가능한 레벨 이하가 될 때까지 모니터될 수 있다.
트레이닝 상태동안 트레이닝되고 있는 수신기 채널의 슬라이서 회로의 출력인 그 수신기 채널 출력(즉, 회선(123))으로부터 단절된다는 점에 유의해야 한다. 대신, (a) 수신기에서 발생된(또는 기초된) IDR 트레이닝 신호가 수신기 채널 출력에 인가되거나(도 3 참조), (b) 도 5에 도시된 것처럼 다른 활성 수신기 채널(예컨대 A)의 수신기 채널 출력(예컨대 AO2)이 수신기 채널(예컨대 B)의 출력(123b)에 인가된다.
그 채널 출력에 접속되는 슬라이서 출력을 갖는 이미 트레이닝된 활성 수신기 채널(예컨대 A)을 사용하여 다른 수신기 채널을 트레이닝하는 기준 신호를 제공하는 것(예컨대 슬라이서 B 출력을 회선(123b)으로부터 단절시키고 AO2를 회선(123b)에 인가하는 것)의 중요한 이점은, 다른 수신기 채널(예컨대 B)의 전송시의 왜곡을 보상하도록 다른 수신기 채널의 피드포워드 및 피드백 필터(예컨대 FFB 및 FBB)를 적응화(조절)하는 것 외에, 다른 수신기 채널(예컨대 B)의 적응성 필터(FFB, FBB)가 트레이닝된 채널(예컨대 A)의 전반적인 지연을 보상한다는 것이다. 채널 A의 지연을 보상하기 위해, 부분적으로 이격된 등화기(FFB)는, 채널 B의 필터 응답 위치가 채널 지연량에 대해 조절될 수 있도록 충분히 긴 지연 회선 및 충분한 계수를 가져야 한다. 채널 A(트레이닝을 행하는) 필터 응답은 그 지연 회선에 집중되므로, 피드포워드 필터 크기는 최적 피드포워드 필터(FF) 길이 및 수신기 채널간의 최대 지연 차이를 수용할 수 있도록 설정되어야 한다.
채널 B가 재동조되고 리트레이닝되면, 수신기 스위치(S1B)가 도선(118)에 접촉함으로써(스위치(S1A)는 계속 도선(117)과 접촉한다), 결정 회로 B의 출력은 FBB의 입력과 가산기(16b)에 다시 공급된다. 동시에, 송신기에서, 스위치(STB)는 접촉 위치(p2)로 스위칭되어 고객 데이터 B를 송신 채널 B를 통해 이송한다.
활성 채널 수신기의 에러가 낮아지므로 채널 B의 동조에 고객 데이터 A를 사용하는 것이 유효하다.
따라서, 본 발명에 따라, 송신 채널이 실격될 때, 대응하는 수신기 채널은 동작의 중단없이, 트레이닝된 활성 수신기 채널을 사용하여 트레이닝되어 서비스할 수 있게 된다. 신호 채널의 트레이닝은 이상적인 기준 시간 스탬프 또는 타이밍 회복 트레이닝을 필요로하지 않으므로 종래의 기구에 비해 훨씬 더 빠르다.
본 발명은 두 개의 채널(A, B)을 사용하여 설명되었다. 그러나, 본 발명을 사용하는 시스템에는 두 개 이상의 전송 채널과 두 개 이상의 수신 채널이 사용될 수 있음이 명백하다. 즉, "N(N은 1보다 큰 정수)"개의 채널이 존재할 수 있다.
또한, 본 발명은 특정 형태의 DFE를 사용하는 것으로 설명되었지만, 임의의 적합한 필터 장치가 대신 사용될 수 있음이 명백하다.
Claims (20)
- 입력과 출력을 각각 가지며, 상기 입력에서, 다양한 부분들로부터 재구성될 원래 신호의 여러 다른 부분을 수신하도록 되어 있는 N(N은 1보다 큰 정수) 개의 수신기 채널과;상기 N 개의 수신기 채널의 출력을, 수신된 신호의 상기 다른 부분들을 결합시켜 원래 전송된 신호를 재구성하는 병합 회로에 결합시키는 수단을 구비하고;상기 N 개의 수신기 채널 각각은, 수신기 채널의 입력과 출력 사이에 결합되어 신호가 전파되고, 수신기 채널 입력에서 수신된 신호의 왜곡을 보상하도록 조절되는 적응성 필터 수단을 포함하며;각각의 수신기 채널은, 수신기 채널을, 트레이닝 상태 동안에는 제 1 필터 어댑터 구성으로, 데이터 전송 상태 동안에는 제 2 데이터 처리 및 전파 구성으로 선택적으로 스위칭하는 스위칭 수단을 포함하고;상기 제 2 구성으로 스위칭된 수신기 채널의 출력을 상기 제 1 구성으로 스위칭된 다른 수신기 채널의 출력에 선택적으로 결합시키는 수단을 또한 구비하는 결합체.
- 제 1 항에 있어서, 각 수신기 채널의 적응성 필터 수단은 적응성 피드포워드 필터, 적응성 피드백 필터, 슬라이서 회로, 제 1 및 제 2 가산기를 포함하고;상기 피드포워드 필터는 수신기 채널의 입력에 결합된 입력과, 상기 제 1 가산기의 입력에 결합된 출력을 가지며;상기 피드백 필터는 수신기 채널의 출력에 결합된 입력과 상기 제 1 가산기의 다른 입력에 결합된 출력을 가지며;상기 제 1 가산기는 상기 슬라이서 회로의 입력과 상기 제 2 가산기의 입력에 결합되어 차 신호를 발생시키는 출력을 가지며;상기 수신기 채널의 출력은 제 2 가산기의 입력에 결합되며;수신기 채널의 슬라이서 회로의 출력은 수신기 채널의 출력에 접속되어 상기 제 2 구성을 형성하고, 수신기 채널의 출력으로부터 단절되어 상기 제 1 구성을 형성하는 결합체.
- 제 2 항에 있어서, 각 수신기 채널의 상기 제 2 가산기는 에러 신호를 발생시키고, 상기 에러 신호는, (a) 제 1 증배기를 통해 수신기 채널의 피드포워드 필터에 결합되어 그 필터를 조절하고, (b) 제 2 증배기를 통해 수신기 채널의 피드백 필터에 결합되어 그 필터를 조절하는 결합체.
- 제 3 항에 있어서, N이 2인 결합체.
- 제 1 항에 있어서, 각 적응성 필터 수단이 결정 피드백 등화기(DFE)인 결합체.
- 제 1 항에 있어서, 상기 제 1 구성으로 스위칭된 수신기 채널의 출력에 수신기에서 발생된 트레이닝 신호를 선택적으로 결합시키는 수단을 더 구비하는 결합체.
- 입력과 출력을 각각 가지며, 상기 입력에서, 다양한 부분들로부터 재구성될 원래 신호의 여러 다른 부분을 수신하도록 되어 있는 N(N은 1보다 큰 정수) 개의 수신기 채널과;상기 N 개의 수신기 채널의 출력을, 수신된 신호의 상기 다른 부분들을 결합시켜 원래 전송된 신호를 재구성하는 병합 회로에 결합시키는 수단을 구비하고;상기 N 개의 수신기 채널 각각은, 수신기 채널의 입력과 출력 사이에 결합되어 신호가 전파되고, 수신기 채널 입력에서 수신된 신호의 왜곡을 보상하도록 조절되는 적응성 필터 수단을 포함하며;상기 N 개의 수신기 채널 중 제 1 채널의 출력을 상기 N 개의 수신기 채널 중 제 2 채널에 선택적으로 결합시켜 상기 N 개의 수신기 채널 중 상기 제 2 채널의 적응성 필터 수단을 조절하는 수단을 또한 구비하는 결합체.
- 제 7 항에 있어서, 각 수신기 채널의 적응성 필터 수단은 적응성 피드포워드 필터, 적응성 피드백 필터, 슬라이서 회로, 제 1 및 제 2 가산기를 포함하고, 각각 입력 및 출력과, 두 개의 입력과 하나의 출력을 갖는 제 1 및 제 2 가산기를 가지며;상기 피드포워드 필터는 입력에서 수신기 채널 입력에 결합되고 출력에서 제 1 가산기의 입력에 결합되며, 상기 피드백 필터는 입력에서 수신기 채널 출력에 결합되고 출력에서 상기 제 1 가산기의 다른 입력에 결합되며;상기 제 1 가산기의 출력은 상기 슬라이서 회로의 입력과 상기 제 2 가산기의 입력에 접속되며;상기 수신기 채널의 출력은 상기 제 2 가산기의 다른 입력에 접속되는 결합체.
- 제 8 항에 있어서, 상기 N 개의 수신기 채널 중 제 1 채널의 출력을 상기 N 개의 수신기 채널 중 제 2 채널에 선택적으로 결합시키는 수단은, 상기 N 개의 수신기 채널 중 제 1 채널의 출력을 상기 N 개의 수신기 채널 중 제 2 채널의 출력에 선택적으로 결합시키는 수단을 포함하는 결합체.
- 제 8 항에 있어서, 각 수신기 채널의 출력은, 그 채널 출력을 (a) 슬라이서 회로 출력, (b) 트레이닝 신호를 발생시키는 수신기에 근거한 발생기의 출력, (c) 다른 수신기 채널의 출력, 중 하나에 선택적으로 결합시키는 스위칭 수단을 포함하는 결합체.
- 제 10 항에 있어서, N 은 2이고, 상기 제 1 수신기 채널의 출력은 상기 제 2 수신기 채널의 출력에 선택적으로 인가되어 상기 제 2 수신기 채널을 트레이닝하는 결합체.
- 제 10 항에 있어서, 각 적응성 피드포워드 필터는 부분적으로 이격된 등화기인 결합체.
- 입력과 출력을 각각 가지며, 상기 입력에서, 다양한 부분들로부터 재구성될 원래 신호의 여러 다른 부분을 수신하도록 되어 있는 N(N은 1보다 큰 정수) 개의 수신기 채널과;상기 N 개의 수신기 채널의 출력을, 수신된 신호의 상기 다른 부분들을 결합시켜 원래 전송된 신호를 재구성하는 병합 회로에 접속시키는 수단을 구비하고;상기 N 개의 수신기 채널 각각은, 그 입력과 출력 사이에 결합된 적응성 필터 수단으로서,(a) 수신기 채널의 입력에 결합된 입력과 가산 수단에 결합된 출력을 갖는 피드포워드 필터와,(b) 수신기 채널의 출력에 결합된 입력과 상기 가산 수단에 결합된 출력을 갖는 피드백 필터와,(c) 입력과 출력을 갖는 슬라이서 회로와,(d) 상기 피드포워드 필터 출력과 피드백 필터 출력의 차의 함수인 제 1 차 신호를 상기 슬라이서 회로의 입력에 공급하는 상기 가산 수단,을 포함하는 적응성 필터 수단을 포함하며;상기 N 개의 수신기 채널 각각은, 수신기 채널 출력을, (a) 그 슬라이서 회로의 출력, (b) 다른 수신기 채널의 슬라이서 회로 출력, (c) 트레이닝 신호 발생기의 출력, 중 하나에 선택적으로 결합시키는 스위칭 수단을 포함하는 결합체.
- 제 13 항에 있어서, 상기 적응성 필터 수단 각각은,(a) 그 수신기 출력의 신호와 상기 제 1 차 신호 사이의 차를 나타내는 에러 신호를 발생시키는 추가 가산기 수단과;(b) 상기 에러 신호에 선정된 제 1 상수를 곱하여, 상기 피드포워드 필터의 계수를 조절하도록 상기 피드포워드 필터에 결합되는 출력 신호를 발생시키는 제 1 증배기와;(c) 상기 에러 신호에 선정된 제 2 상수를 곱하여, 상기 피드백 필터의 계수를 조절하도록 상기 피드백 필터에 결합되는 출력 신호를 발생시키는 제 2 증배기를 포함하는 결합체.
- 제 13 항에 있어서, 하나의 수신기 채널의 스위칭 수단은 그 수신기 채널의 출력을 다른 수신기 채널의 출력에 결합시켜, 다른 채널의 출력이 상기 하나의 수신기 채널의 적응성 필터 수단에 인가되어 상기 하나의 수신기 채널의 적응성 필터 수단을 트레이닝할 수 있도록 하는 결합체.
- 제 1의 이미 트레이닝된 활성 수신기 채널을 사용하여 제 2 수신기 채널을 트레이닝하는 방법으로서, 각 수신기 채널이 입력과 출력을 가지며 그 입력과 출력사이에 접속되어 수신기 채널의 전송 채널의 왜곡을 보상하는 적응성 필터 수단을 포함하는 방법에 있어서,(a) 상기 제 1 수신기 채널의 출력을 상기 제 2 수신기 채널의 출력에 인가하는 단계와,(b) 상기 제 1 및 제 2 수신기 채널에 동일한 데이터 신호를 전송하는 단계를 구비하는 방법.
- 제 16 항에 있어서, 상기 제 1 및 제 2 수신기 채널에 동일한 데이터 신호를 전송하는 단계는, 상기 제 1 수신기 채널에 전송되는 것과 동일한 데이터를 상기 제 2 수신기 채널에 전송하도록 송신기를 설정하는 단계를 포함하는 방법.
- 입력과 출력을 각각 갖는 제 1 및 제 2 수신기 채널로서, 입력과 출력을 갖는 적응성 피드포워드 필터, 입력과 출력을 갖는 적응성 피드백 필터, 입력과 출력을 갖는 슬라이서 회로, 가산기 수단을 각각 포함하는 제 1 및 제 2 수신기 채널을 구비하며;각 수신기 채널은 그 입력에서 수신기 채널 입력에 접속된 피드포워드 필터와 그 입력에서 수신기 채널 출력에 접속된 피드백 필터를 가지며, 피드포워드 및 피드백 필터의 출력은 슬라이서 회로의 입력에 차 신호를 발생시키는 가산기에 결합되고;상기 제 1 수신기 채널의 슬라이서 회로 출력을 상기 제 1 수신기 채널의 출력과 상기 제 2 수신기 채널의 출력에 선택적으로 결합시켜, 상기 제 1 수신기 채널이 상기 제 2 수신기 채널의 피드포워드 및 피드백 필터를 적응화하고 트레이닝할 수 있도록 하는 수단을 또한 구비하는 수신기.
- 통상 제 1 전송 채널을 통해 데이터 신호의 제 1 부분을 전송하고 제 2 전송 채널을 통해 데이터 신호의 제 2 부분을 전송하는 송신기와;상기 제 1 및 제 2 송신 채널로부터의 송신을 각각 수신하며, 입력과 출력을 각각 가지며, 상기 입력과 출력 사이에 결합된 적응성 필터 수단을 각각 포함하는 제 1 및 제 2 수신기 채널을 갖는 수신기와;상기 제 1 수신기 채널을 사용하여 상기 제 2 수신기 채널을 트레이닝하는 수단으로서,(a) 상기 송신기에 포함되어 동일한 데이터 신호 정보를 상기 제 1 및 제 2 송신 채널을 통해 상기 제 1 및 제 2 수신기 채널의 입력에 선택적으로 전송하는 수단,(b) 상기 제 1 수신기 채널의 출력을 상기 제 2 수신기 채널의 출력에 선택적으로 결합시켜, 상기 제 2 수신기 채널의 필터 수단의 응답을 적응화하는 수단,을 포함하는 수단을 구비하는 통신 시스템.
- (a) 데이터 전송 간격동안 제 1 전송 채널을 통해 데이터 신호의 제 1 부분을 선택적으로 전송하고, 제 2 전송 채널을 통해 데이터 신호의 제 2 부분을 선택적으로 전송하고,(b) 표준 트레이닝 구간 동안 상기 제 1 및 제 2 전송 채널을 통해 동일한 트레이닝 신호를 선택적으로 전송하고,(c) 선택된 트레이닝 구간 동안 상기 제 1 및 제 2 전송 채널을 통해 동일한 데이터 신호를 선택적으로 전송하는 송신기와;상기 제 1 및 제 2 전송 채널로부터의 전송을 각각 수신하고, 입력과 출력을 각각 가지며, 상기 입력과 출력 사이에 결합되어 수신되는 데이터 신호가 전파되는 적응성 필터를 각각 포함하는 제 1 및 제 2 수신기 채널을 갖는 수신기와;(a) 데이터 전송 간격 동안 각 채널의 출력을 병합 회로에,(b) 각 수신기 채널의 출력을 수신기에 기초한 트레이닝 신호 발생기에,(c) 한 채널의 출력이 다른 채널을 트레이닝하도록 한 채널의 출력을 다른 채널의 출력에, 선택적으로 결합시키는 수단을 구비하는 통신 시스템.
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US8/579713 | 1995-12-28 | ||
US08/579,713 US5732112A (en) | 1995-12-28 | 1995-12-28 | Channel training of multi-channel receiver system |
US08/579713 | 1995-12-28 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990076889A true KR19990076889A (ko) | 1999-10-25 |
KR100421575B1 KR100421575B1 (ko) | 2004-06-24 |
Family
ID=24318048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR10-1998-0705016A KR100421575B1 (ko) | 1995-12-28 | 1996-12-20 | 수신기 |
Country Status (10)
Country | Link |
---|---|
US (1) | US5732112A (ko) |
EP (1) | EP0875095A1 (ko) |
JP (1) | JP3303036B2 (ko) |
KR (1) | KR100421575B1 (ko) |
CN (1) | CN1094000C (ko) |
BR (1) | BR9612296A (ko) |
CA (1) | CA2240676A1 (ko) |
MX (1) | MXPA98005220A (ko) |
TW (1) | TW377534B (ko) |
WO (1) | WO1997024814A1 (ko) |
Families Citing this family (20)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6647548B1 (en) * | 1996-09-06 | 2003-11-11 | Nielsen Media Research, Inc. | Coded/non-coded program audience measurement system |
US5933768A (en) * | 1997-02-28 | 1999-08-03 | Telefonaktiebolaget L/M Ericsson | Receiver apparatus, and associated method, for receiving a receive signal transmitted upon a channel susceptible to interference |
US5914982A (en) * | 1997-06-13 | 1999-06-22 | Rockwell Semiconductor Systems, Inc. | Method and apparatus for training linear equalizers in a PCM modem |
US6259687B1 (en) | 1997-10-31 | 2001-07-10 | Interdigital Technology Corporation | Communication station with multiple antennas |
US6118813A (en) * | 1997-10-31 | 2000-09-12 | Lucent Technologies Inc. | Technique for effectively treating robbed bit signaling in data communcations |
US6144697A (en) * | 1998-02-02 | 2000-11-07 | Purdue Research Foundation | Equalization techniques to reduce intersymbol interference |
US6047025A (en) * | 1998-02-13 | 2000-04-04 | Motorola, Inc. | Method and apparatus for equallization in an asymmetric digital aubscriber line communications system |
US6377642B1 (en) | 1999-02-26 | 2002-04-23 | Cisco Technologies, Inc. | System for clock recovery |
GB9907354D0 (en) * | 1999-03-30 | 1999-05-26 | Univ Bristol | Adaptive filter equalisation techniques |
US7092438B2 (en) * | 2002-01-22 | 2006-08-15 | Siemens Communications, Inc. | Multilevel decision feedback equalizer |
US7559076B2 (en) * | 2002-05-17 | 2009-07-07 | Broadcom Corporation | Sample rate reduction in data communication receivers |
US20040120394A1 (en) * | 2002-12-18 | 2004-06-24 | Miao George J. | Decision-feedback equalizer |
US7227158B1 (en) | 2003-02-27 | 2007-06-05 | Jp Labs, Inc. | Stick-on self-indicating instant radiation dosimeter |
RU2345384C2 (ru) * | 2003-02-27 | 2009-01-27 | Джей Пи ЛЭБОРЭТОРИЗ ИНК. | Персональный и территориальный самопоказывающий предупреждающий радиационный дозиметр моментального действия |
JP4641715B2 (ja) * | 2003-11-14 | 2011-03-02 | 富士通株式会社 | 歪補償装置及び無線基地局 |
US7046753B2 (en) * | 2004-06-29 | 2006-05-16 | Provigent Ltd. | Interference canceller with fast phase adaptation |
GB2474508B (en) | 2009-10-16 | 2015-12-09 | Norwell Sa | Audience measurement system |
RU2452089C1 (ru) * | 2011-05-05 | 2012-05-27 | Открытое акционерное общество "Государственный Рязанский приборный завод" (ОАО "ГРПЗ") | Многоканальный свч приемник с двойным преобразованием частоты |
TWI769033B (zh) * | 2021-03-04 | 2022-06-21 | 瑞昱半導體股份有限公司 | 接收資料等化裝置及方法 |
CN115987727B (zh) * | 2023-03-21 | 2023-09-26 | 荣耀终端有限公司 | 信号传输方法和装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4761796A (en) * | 1985-01-24 | 1988-08-02 | Itt Defense Communications | High frequency spread spectrum communication system terminal |
US4847869A (en) * | 1987-12-04 | 1989-07-11 | Motorla, Inc. | Rapid reference acquisition and phase error compensation for radio transmission of data |
JPH03154435A (ja) * | 1989-11-13 | 1991-07-02 | Toshiba Corp | 判定帰還形等化方式 |
US5375143A (en) * | 1990-11-14 | 1994-12-20 | Motorola, Inc. | Method for channel adaptive detecting/equalizing |
US5163066A (en) * | 1991-05-24 | 1992-11-10 | At&T Bell Laboratories | Synchronizing the operation of multiple equilizers in a digital communications system |
US5398259A (en) * | 1992-07-01 | 1995-03-14 | Nec Corporation | Decision-feedback equalizer for cancelling CW interference |
KR960010495B1 (ko) * | 1993-11-04 | 1996-08-01 | 대우전자 주식회사 | 채널 등화방법 및 장치 |
US5513216A (en) * | 1994-10-13 | 1996-04-30 | At&T Corp. | Hybrid equalizer arrangement for use in data communications equipment |
-
1995
- 1995-12-28 US US08/579,713 patent/US5732112A/en not_active Expired - Lifetime
-
1996
- 1996-12-20 WO PCT/US1996/020600 patent/WO1997024814A1/en active IP Right Grant
- 1996-12-20 BR BR9612296A patent/BR9612296A/pt not_active Application Discontinuation
- 1996-12-20 CA CA002240676A patent/CA2240676A1/en not_active Abandoned
- 1996-12-20 CN CN96180066A patent/CN1094000C/zh not_active Expired - Fee Related
- 1996-12-20 KR KR10-1998-0705016A patent/KR100421575B1/ko not_active IP Right Cessation
- 1996-12-20 MX MXPA98005220A patent/MXPA98005220A/es not_active IP Right Cessation
- 1996-12-20 JP JP52451697A patent/JP3303036B2/ja not_active Expired - Fee Related
- 1996-12-20 EP EP96945273A patent/EP0875095A1/en not_active Withdrawn
-
1997
- 1997-02-11 TW TW086101676A patent/TW377534B/zh active
Also Published As
Publication number | Publication date |
---|---|
CN1209230A (zh) | 1999-02-24 |
JP3303036B2 (ja) | 2002-07-15 |
CN1094000C (zh) | 2002-11-06 |
JPH11507489A (ja) | 1999-06-29 |
BR9612296A (pt) | 1999-07-13 |
US5732112A (en) | 1998-03-24 |
CA2240676A1 (en) | 1997-07-10 |
EP0875095A1 (en) | 1998-11-04 |
KR100421575B1 (ko) | 2004-06-24 |
WO1997024814A1 (en) | 1997-07-10 |
MXPA98005220A (es) | 2002-07-22 |
TW377534B (en) | 1999-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100421575B1 (ko) | 수신기 | |
US5703905A (en) | Multi-channel timing recovery system | |
US8179950B2 (en) | Startup protocol for high throughput communications systems | |
US8189650B2 (en) | Startup protocol for high throughput communications systems | |
US6434233B1 (en) | Method and apparatus for canceling periodic interference signals in a digital data communication system | |
US7447262B2 (en) | Adaptive blind start-up receiver architecture with fractional baud rate sampling for full-duplex multi-level PAM systems | |
US8712034B1 (en) | Adaptive analog echo/next cancellation | |
KR100442818B1 (ko) | 순차적 갱신 적응형 등화기 및 그 방법 | |
US5163066A (en) | Synchronizing the operation of multiple equilizers in a digital communications system | |
US20050047802A1 (en) | Post-detection, fiber optic dispersion compensation using adjustable infinite impulse response filter employing trained or decision-directed adaptation | |
US9059786B2 (en) | Ingress suppression for communication systems | |
US6876696B1 (en) | Timing device and method using a timing equalizer filter for a digital communications systems | |
US20030133498A1 (en) | Method for setting up a data transmission link between xDSL transceivers | |
US6975676B1 (en) | Timing loop and method filter for a digital communications system | |
EP0749240B1 (en) | Digital video signal multiplex transmission system | |
AU748582B2 (en) | Gigabit ethernet transceiver | |
AU766650B2 (en) | Gigabit ethernet transceiver | |
AU767134B2 (en) | Gigabit ethernet transceiver | |
JPH0347604B2 (ko) | ||
CA2245899A1 (en) | Multi-channel timing recovery system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20070215 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |