KR19990073906A - 이중 언어 명세 및 준동형 관계를 이용한 이산 사건 시스템 검증 방법 - Google Patents

이중 언어 명세 및 준동형 관계를 이용한 이산 사건 시스템 검증 방법 Download PDF

Info

Publication number
KR19990073906A
KR19990073906A KR1019980007154A KR19980007154A KR19990073906A KR 19990073906 A KR19990073906 A KR 19990073906A KR 1019980007154 A KR1019980007154 A KR 1019980007154A KR 19980007154 A KR19980007154 A KR 19980007154A KR 19990073906 A KR19990073906 A KR 19990073906A
Authority
KR
South Korea
Prior art keywords
state
function
quasi
time logic
functional
Prior art date
Application number
KR1019980007154A
Other languages
English (en)
Other versions
KR100281561B1 (ko
Inventor
전홍범
홍경표
이장순
최영숙
Original Assignee
이계철
한국전기통신공사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이계철, 한국전기통신공사 filed Critical 이계철
Priority to KR1019980007154A priority Critical patent/KR100281561B1/ko
Publication of KR19990073906A publication Critical patent/KR19990073906A/ko
Application granted granted Critical
Publication of KR100281561B1 publication Critical patent/KR100281561B1/ko

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야
본 발명은 이중 언어 명세 및 준동형 관계를 이용한 이산 사건 시스템 검증 방법에 관한 것임.
2. 발명이 해결하려고 하는 기술적 과제
본 발명은, 이산 사건 시스템을 검증함에 있어서, 검증 대상 시스템이 제공하는 기능별로 검증을 수행함으로써 검증 대상 시스템의 크기를 줄이고, 또한 준동형 관계를 이용함으로써 검증에 소요되는 시간을 단축시킨 이산 사건 시스템 검증 방법을 제공하고자 함.
3. 본 발명의 해결 방법의 요지
본 발명은, 기능 명세 상태 집합중 검사를 수행하지 않은 상태가 존재하는지를 판단하는 제 1 단계; 기능 명세 상태를 만족시키는 집합에 시간 논리 명세 상태를 추가하는 제 2 단계; 및 기능 명세 상태 집합중 검사를 수행하지 않은 상태가 존재하지 않으면, 준동형 함수를 설정하고, 시간 논리 명세와 기능 명세 유한상태머신 사이의 준동형 관계를 검사하여 그 결과를 출력하는 제 3 단계를 포함 함.
4. 발명의 중요한 용도
본 발명은 이산 사건 시스템을 검증하는데 이용됨.

Description

이중 언어 명세 및 준동형 관계를 이용한 이산 사건 시스템 검증 방법
본 발명은 이산 사건 시스템 검증 방법에 관한 것으로, 특히 이중 언어 명세 및 준동형 관계를 이용한 이산 사건 시스템 검증 방법에 관한 것이다.
일반적으로 시스템 공학은 설계 규격의 명세 작성, 명세 충족 여부 검증 및 원하는 성능 분석을 완료한 후에, 명세로부터 수행 가능한 코드를 생성하고, 생성된 코드와 주변 환경을 결합하여 완전한 시스템을 구현하는 것을 목적으로 한다.
종래의 명세 충족 여부 검증은 주로 데드락(deadlock) 및 설계된 시스템이 동작중에 명세에서 규정하지 않은 상태에 도달하는지를 검사하는 데에 목적이 있었다.
또한, 종래의 명세 충족 여부 검증 방법은 두 개의 유한상태머신이 동일하다는 것을 보이기 위해서 천이 가능한 모든 상태를 다 검사하여 천이한 상태 내역을 관리하는 방법을 사용하였다.
그러나, 종래의 방법에 의하면 큰 시스템을 검증하는 경우에 컴퓨터 파워의 한계로 인해 완전한 검증을 포기하고 부분적인 검증만을 수행해야 하는 문제점이 있었다.
또한, 종래의 기술은 검증시 검증 대상 시스템의 상태 수가 많아지면 검증 소요 시간이 기하급수적으로 증가하여 완전한 검증을 수행하는 것이 거의 불가능하거나 또는 검증 자체가 무의미한 일이 되고, 검증될 시스탬 내에 존재하는 데드락(deadlock) 또는 명세에서 규정하지 않는 상태의 존재 유무만을 검사하는 방법이 주를 이루기 때문에 특정한 특성을 시스템이 만족하는지를 검증하기가 어렵다는 문제점이 있었다.
따라서, 상기한 바와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 이산 사건 시스템을 검증함에 있어서, 검증 대상 시스템의 기능별 검증을 수행하기 위해서 대상 시스템 사출 장치를 이용하여 검증 대상 시스템의 상태수를 줄이고, 또한 검증시 준동형 관계를 이용함으로써 검증에 소요되는 시간을 단축시킨 이산 사건 시스템 검증 방법을 제공하는데 그 목적이 있다.
도 1 은 본 발명이 적용되는 검증 시스템의 구성을 예시한 개략도.
도 2a 및 2b 는 본 발명에 이용되는 준동형 관계에 대한 설명도.
도 3a 및 3b 는 본 발명의 일실시예에 따른 이중 언어 명세 및 준동형 관계를 이용한 이산 사건 시스템 검증 방법의 흐름도.
* 도면의 주요 부분에 대한 부호의 설명
110 : 대상 시스템 사출 장치 120 : 검증 장치
상기 목적을 달성하기 위한 본 발명은, 검증 시스템에 적용되는 이산 사건 시스템 검증 방법에 있어서, 각각의 상태와 상태 천이 함수의 초기화를 수행한 후에, 기능 명세 상태 집합중 검사를 수행하지 않은 상태가 존재하는지를 판단하는 제 1 단계; 상기 제 1 단계의 판단 결과, 기능 명세 상태 집합중 검사를 수행하지 않은 상태가 존재하면, 기능 명세 상태와 시간 논리 명세 상태 천이 함수를 선택하고, 선택된 시간 논리 명세의 상태 천이 함수의 천이 조건이 선택된 기능 명세 상태를 만족하면, 기능 명세 상태를 만족시키는 집합에 시간 논리 명세 상태를 추가하는 제 2 단계; 및 상기 제 1 단계의 판단 결과, 기능 명세 상태 집합중 검사를 수행하지 않은 상태가 존재하지 않으면, 준동형 함수를 설정하고, 시간 논리 명세와 기능 명세 유한상태머신 사이의 준동형 관계를 검사하여 그 결과를 출력하는 제 3 단계를 포함하여 이루어지는 것을 특징으로 한다.
이하, 도 1 내지 3b 를 참조하여 본 발명에 따른 바람직한 일실시예를 상세히 설명한다.
먼저, 이중 언어 명세 방식이란 검증 대상이 되는 시스템을 동작 및 구조와 시간적 논리 특성으로 구분하여 명세하는 방식을 말한다. 이러한 이중 언어 명세는 매우 큰 시스템을 검증할 때 문제가 되는 상태 공간 폭발(state space explosion) 을 해결할 수 있는 장점을 가진다. 왜냐하면, 검증 대상 시스템으로부터 검증하고자 하는 특성 명세에만 관련된 부분을 사출하여 검증할 수 있기 때문이다.
도 1 은 본 발명에 적용되는 검증 시스템의 구성을 예시한 개략도이다.
도면에 도시된 바와 같이, 검증 시스템은 외부로부터 검증 대상 시스템의 기능 명세와 검증 대상 시스템의 시간 논리 특성 명세를 입력받아 검증 대상 시스템으로부터 검증하고자 하는 특성에만 관계되는 서브시스템(subsystem)을 사출하여 검증 장치(120)로 출력하는 대상 시스템 사출 장치(110) 및 대상 시스템 사출 장치(110)로부터 사출된 서브 시스템을 검증하여 기능 명세가 시간 논리 특성 명세를 만족하는지를 검사하는 검증 장치(120)를 구비하고 있다.
이제, 본 발명이 적용되는 검증 시스템의 동작을 상세히 살펴보면, 다음과 같다.
먼저, 검증을 위해서 검증 대상 시스템의 구조, 기능 및 특성과 같은 시스템의 요구 조건을 약식(informal)으로 기술한다.
후에, 약식으로 기술된 요구 조건으로부터 시스템의 동작 및 구조에 관한 운용적 모형(Operational Model)을 만들고, 운용적 모형을 공식(Formal)적인 명세 언어로 명세한다.
또한, 약식으로 기술된 요구 조건으로부터 시스템의 시간 논리 특성에 관한 가정적 모형(Assertional Model)을 만들고, 가정적 모형을 공식적인 명세 언어로 명세한다.
이때, 사용되는 공식적인 명세 언어는 SDL(System Description Language), DEVSL(Discrete Event System Specification Language), 시간 로직(temporal logic), 또는 페트리 네트(petri-net) 등이 사용될 수 있다.
그러나, 어떠한 언어를 사용하여 명세하더라도 대상 시스템 사출 장치(110)의 입력은 유한상태머신(Finite State Machine)의 형태이어야 한다.
대상 시스템 사출 장치(110)는 외부로부터 검증 대상 시스템의 기능 명세와 검증 대상 시스템의 시간 논리 특성 명세를 입력받아 검증 대상 시스템으로부터 검증하고자 하는 특성에만 관계되는 서브시스템(subsystem)을 사출하여 검증 장치(120)로 출력한다.
예를 들어서, 점대점 데이터 통신을 위한 프로토콜이 연결 설정 기능, 데이터 전송 기능 및 에러 제어 기능을 포함하고 있다고 할 때, 이 프로토콜을 모델링한 시스템이 대상 시스템 사출 장치(110)를 통하면 원래 시스템은 각각의 기능을 나태내는 3 개의 서브시스템(subsystem)으로 분해(decompose)되어 출력된다.
또한, 대상 시스템 사출 장치(110)는 명세의 유한상태머신이 가지는 상태 공간중에서 시간 논리 명세와 관계되는 상태 공간만을 사출한 후에 관련이 없는 상태 공간은 모두 동일한 상태로 묶어 버리는 방법으로, 사출된 시스템의 상태 공간과 원래 시스템의 상태 공간 사이에는 준동형 관계를 유지하도록 한다.
검증 장치(120)는 대상 시스템 사출 장치(110)로부터 분해된 서브시스템을 입력받아 기능 명세가 시간적 논리 특성 명세를 만족하는지를 검사하여 그 결과를 출력한다.
이때, 이러한 검사를 수행하기 위하여 준동형 관계를 이용한다.
도 2a 및 2b 는 본 발명에 이용되는 준동형 관계에 대한 설명도이다.
준동형 관계란 두 개의 유한상태머신이 가지는 상태 공간 사이에 출력 함수 및 천이 함수 보존 관계가 유지될 수 있는 h 함수가 정의 된다면 두 개의 유한상태머신은 동일한 동작 특성을 보인다는 이론이다.
그리고, 본 발명은 준동형 관계를 이용하기 때문에 검증 과정에서 발생되는 상태 천이 이력(state transition history)을 기억할 필요가 없어 적은 양의 메모리만 관리함으로 검증에 소요되는 시간이 적어 검증 속도가 빠르다.
도 2a 에 도시된 바와 같이, C와 C'은 검증 대상 시스템의 유한상태머신이 가지는 기능 명세 또는 시간 논리 특성 명세의 상태를 나타내고, δ(c,x)는 S내에서 정의된 상태 천이 함수를 나타내며, δ'(c',x')은 S'내에서 정의된 상태 천이 함수를 나타낸다.
만약 C 및 C' 내에 정의된 모든 상태 및 상태 천이 함수에 대해서 도 2a 에 도시된 바와 같은 관계를 만족시키는 C에서 C'으로의 매핑 함수 h가 정의된다면 두 개의 유한상태머신은 상태 천이 함수 보존 관계를 가진다고 말한다.
도 2b 에 도시된 바와 같이, C와 C'은 검증 대상 시스템의 유한상태머신이 가지는 기능 명세 또는 시간 논리 특성 명세의 상태를 나타내고, λ(c)와 λ'(c')은 유한상태머신의 출력 함수를 나타낸다.
만약 C와 C' 내에서 동일한 출력 함수를 가지는 상태들 사에에 매핑 함수 h가 정의된다면 두 개의 유한상태머신은 출력 함수 보존 관계를 가진다고 말한다.
도 3a 및 3b 는 본 발명의 일실시예에 따른 이중 언어 명세 및 준동형 관계를 이용한 이산 사건 시스템 검증 방법의 흐름도이다.
이하, 도 3a 및 3b 에 사용되는 용어를 정의하면 다음과 같다.
도 3a 및 3b 에서 S는 검증 대상 시스템의 기능 명세의 상태 집합을 나타내며, Q는 검증 대상 시스템의 시간 논리 명세의 상태 집합을 나타내고, TRANS는 기능 명세의 상태 천이 함수 집합을 나타내며, TRANQ는 시간 논리 명세의 상태 천이 함수 집합을 나타내고, COND(Si)는 시간 논리 명세의 상태 천이 함수의 천이 조건이 기능 명세의 상태 Si를 만족하는 시간 논리 명세 상태의 집합을 나타내며, h(Si)=Qi는 기능 명세로부터 시간 논리 명세로 매핑되는 준동형 함수를 나타낸다.
도면에 도시된 바와 같이, 이중 언어 명세 및 준동형 관계를 이용한 이산 사건 시스템의 검증 방법은, 기능 명세의 초기 상태를 시간 논리 명세의 초기 상태로 매핑하고(310), 기능 명세 상태 집합 S'과, 시간 논리 명세 상태 집합 Q' 및 시간 논리 명세의 상태 천이 함수 집합 TRAN'Q의초기화를 수행 한다(311).
후에, 기능 명세 상태 집합중 검사를 수행하지 않은 상태가 존재하는지를 판단한다(312).
판단 결과, 검사를 수행하지 않은 상태가 존재하면 기능 명세 상태 집합 S'으로부터 하나의 상태 S'i를 선택하고, 기능 명세 상태 집합 S'에서 S'i를 제거한다(313).
계속하여, 시간 논리 명세의 상태 천이 함수 집합 TRAN'Q에 검사를 하지 않은 상태 천이 함수가 존재하는지를 판단하여(314), 검사를 하지 않은 상태 천이 함수가 존재하지 않으면 TRAN'Q의 초기화를 수행한 후에(315), 기능 명세 상태 집합중 검사를 수행하지 않은 상태가 존재하는지를 판단하는 과정(312)부터 반복하고, 검사를 하지 않은 상태 천이 함수가 존재하면 TRAN'Q로부터 하나의 상태 천이 함수 tran'Q를 선택하여, TRAN'Q에서 제거한다(316).
후에, 선택된 S'i가 선택된 tran'Q의 천이 조건을 만족하는지를 판단하여(317), 천이 조건을 만족하지 않으면 TRAN'Q에 검사를 하지 않은 상태 천이 함수가 존재하는지를 판단하는 과정(314)부터 반복하고, 천이 조건을 만족하면 시간 논리 명세의 상태 천이 함수의 천이 조건이 기능 명세 상태 S'i를 만족하는 상태의 집합 COND(Si)에 Q'i를 추가한 후에(318), TRAN'Q에 검사를 하지 않은 상태 천이 함수가 존재하는지를 판단하는 과정(314)부터 반복한다.
한편, 기능 명세 상태 집합중 검사를 수행하지 않은 상태가 없으면 기능 명세 상태 집합의 초기화를 수행한 후에(319), 기능 명세 상태 집합중 검사를 수행하지 않은 상태가 존재하는지를 판단한다(320).
판단 결과, 기능 명세 상태 집합중 검사를 수행하지 않은 상태가 존재하면 기능 명세 상태 집합 S'으로부터 하나의 상태 S'i를 선택하여, 기능 명세 상태 집합 S'에서 제거하고(321), 준동형 함수를 설정하며(322), 준동형 관계를 만족하지 않는 Q'i를 COND(S'i)에서 제거한 후에(323), 기능 명세 상태 집합중 검사를 수행하지 않은 상태가 존재하는지를 판단하는 과정(320)부터 반복한다.
판단 결과, 기능 명세 상태 집합중 검사를 수행하지 않은 상태가 없으면, 시간 논리 명세와 기능 명세 유한상태머신 사이에 준동형 관계가 존재하는지를 판단한다(324).
상기 판단에 있어 COND(S'i)가 공집합이 아니면 시간 논리 명세와 기능 명세 유한상태머신 사이에 준동형 관계가 존재한다.
판단 결과, 준동형 관계가 존재하면 참을 출력한 후에(325) 종료하고, 준동형 관계가 존재하지 않으면 거짓을 출력한 후에(326), 종료한다.
이상에서 설명한 본 발명은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 있어 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 한정되는 것이 아니다.
상기와 같은 본 발명은, 검증시 관리해야 하는 메모리의 양 및 서치에 소요되는 시간이 적어져서 검증 속도가 빠르고, 사출 기능을 통해서 서브시스템을 분해해 낼 수 있기 때문에 시스템이 특정한 특성을 만족하는지를 알 수 있는 효과가 있다.

Claims (4)

  1. 검증 시스템에 적용되는 이산 사건 시스템 검증 방법에 있어서,
    각각의 상태와 상태 천이 함수의 초기화를 수행한 후에, 기능 명세 상태 집합중 검사를 수행하지 않은 상태가 존재하는지를 판단하는 제 1 단계;
    상기 제 1 단계의 판단 결과, 기능 명세 상태 집합중 검사를 수행하지 않은 상태가 존재하면, 기능 명세 상태와 시간 논리 명세 상태 천이 함수를 선택하고, 선택된 시간 논리 명세의 상태 천이 함수의 천이 조건이 선택된 기능 명세 상태를 만족하면, 기능 명세 상태를 만족시키는 집합에 시간 논리 명세 상태를 추가하는 제 2 단계; 및
    상기 제 1 단계의 판단 결과, 기능 명세 상태 집합중 검사를 수행하지 않은 상태가 존재하지 않으면, 준동형 함수를 설정하고, 시간 논리 명세와 기능 명세 유한상태머신 사이의 준동형 관계를 검사하여 그 결과를 출력하는 제 3 단계
    를 포함하여 이루어진 이중 언어 명세 및 준동형 관계를 이용한 이산 사건 시스템 검증 방법.
  2. 제 1 항에 있어서,
    상기 제 1 단계는,
    기능 명세의 초기 상태를 시간 논리 명세의 초기 상태로 매핑하는 제 4 단계;
    기능 명세 상태 집합과, 시간 논리 명세 상태 집합 및 시간 논리 명세의 상태 천이 함수 집합의초기화를 수행 하는 제 5 단계; 및
    기능 명세 상태 집합중 검사를 수행하지 않은 상태가 존재하는지를 판단하는 제 6 단계
    를 포함하여 이루어진 이중 언어 명세 및 준동형 관계를 이용한 이산 사건 시스템 검증 방법.
  3. 제 2 항에 있어서,
    상기 제 2 단계는,
    기능 명세 상태 집합중 검사를 수행하지 않은 기능 명세 상태를 선택하여, 기능 명세 상태 집합에서 제거하는 제 7 단계;
    시간 논리 명세의 상태 천이 함수 집합중에 검사를 하지 않은 상태 천이 함수가 존재하는지를 판단하는 제 8 단계;
    상기 제 8 단계의 판단 결과, 검사를 하지 않은 상태 천이 함수가 존재하지 않으면 시간 논리 명세의 상태 천이 함수 집합의 초기화를 수행한 후에, 상기 제 6 단계부터 반복하는 제 9 단계;
    상기 제 8 단계의 판단 결과, 검사를 하지 않은 상태 천이 함수가 존재하면 시간 논리 명세 집합의 상태 천이 함수로부터 상태 천이 함수를 선택하여, 시간 논리 명세 집합의 상태 천이 함수에서 제거하는 제 10 단계;
    선택된 기능 명세 상태가 선택된 상태 천이 함수의 천이 조건을 만족하는지를 판단하는 제 11 단계;
    상기 제 11 단계의 판단 결과, 천이 조건을 만족하지 않으면 상기 제 8 단계부터 반복하는 제 12 단계; 및
    상기 제 11 단계의 판단 결과, 천이 조건을 만족하면 선택된 상태 천이 함수의 천이 조건이 기능 명세 상태를 만족하는 시간 논리 명세 상태 집합에 선택된 시간 논리 명세 상태를 추가한 후에 제 8 단계부터 반복하는 제 13 단계
    를 포함하여 이루어진 이중 언어 명세 및 준동형 관계를 이용한 이산 사건 시스템 검증 방법.
  4. 제 1 항 내지 제 3 항중 어느 한 항에 있어서,
    상기 제 3 단계는,
    기능 명세 상태 집합의 초기화를 수행하는 제 14 단계;
    기능 명세 상태 집합중 검사를 수행하지 않은 상태가 존재하는지를 판단하는 제 15 단계;
    상기 제 15단계의 판단 결과, 기능 명세 상태 집합중 검사를 수행하지 않은 상태가 존재하면 기능 명세 상태 집합에서 기능 명세 상태를 선택하여, 기능 명세 상태 집합에서 제거하는 제 16 단계;
    준동형 함수를 설정하는 제 17 단계;
    준동형 관계를 만족하지 않는 시간 논리 명세 상태를, 시간 논리 명세의 상태 천이 함수의 천이 조건이 기능 명세 상태를 만족하는 시간 논리 명세 상태 집합에서 제거한 후에 상기 제 15 단계부터 반복하는 제 18 단계;
    상기 제 15 단계의 판단 결과, 기능 명세 상태 집합중 검사를 수행하지 않은 상태가 존재하지 않으면, 시간 논리 명세와 기능 명세 유한상태머신 사이에 준동형 관계가 존재하는지를 판단하는 제 19 단계;
    상기 제 19 단계의 판단 결과, 준동형 관계가 존재하면 참을 출력하는 제 20 단계; 및
    상기 제 19 단계의 판단 결과, 준동형 관계가 존재하지 않으면 거짓을 출력하는 제 21 단계
    를 포함하여 이루어진 이중 언어 명세 및 준동형 관계를 이용한 이산 사건 시스템 검증 방법.
KR1019980007154A 1998-03-04 1998-03-04 이중 언어 명세 및 준동형 관계를 이용한 이산 사건 시스템 검증 방법 KR100281561B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980007154A KR100281561B1 (ko) 1998-03-04 1998-03-04 이중 언어 명세 및 준동형 관계를 이용한 이산 사건 시스템 검증 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980007154A KR100281561B1 (ko) 1998-03-04 1998-03-04 이중 언어 명세 및 준동형 관계를 이용한 이산 사건 시스템 검증 방법

Publications (2)

Publication Number Publication Date
KR19990073906A true KR19990073906A (ko) 1999-10-05
KR100281561B1 KR100281561B1 (ko) 2001-02-15

Family

ID=65909589

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980007154A KR100281561B1 (ko) 1998-03-04 1998-03-04 이중 언어 명세 및 준동형 관계를 이용한 이산 사건 시스템 검증 방법

Country Status (1)

Country Link
KR (1) KR100281561B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117273834A (zh) * 2023-01-04 2023-12-22 深圳市速达非科技有限公司 一种基于物流场景可配置账单的计费引擎及其方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117273834A (zh) * 2023-01-04 2023-12-22 深圳市速达非科技有限公司 一种基于物流场景可配置账单的计费引擎及其方法
CN117273834B (zh) * 2023-01-04 2024-06-04 深圳市速达非科技有限公司 一种基于物流场景可配置账单的计费引擎及其方法

Also Published As

Publication number Publication date
KR100281561B1 (ko) 2001-02-15

Similar Documents

Publication Publication Date Title
US8161439B2 (en) Method and apparatus for processing assertions in assertion-based verification of a logic design
US7281225B2 (en) Circuit verification using multiple engines
Bjesse et al. Finding bugs in an alpha microprocessor using satisfiability solvers
Callahan et al. Automated software testing using model-checking
Alur et al. Model checking of hierarchical state machines
US6931611B2 (en) Design verification system for avoiding false failures and method therefor
US20060010428A1 (en) Formal methods for test case generation
US6499132B1 (en) System and method for analyzing temporal expressions
Blackburn et al. Automatic generation of test vectors for SCR-style specifications
Aura et al. A causal semantics for time Petri nets
Chappell et al. LAMP: Logic‐Circuit Simulators
Ferro et al. ISIS: Runtime verification of TLM platforms
Gharehbaghi et al. Transaction-based post-silicon debug of many-core system-on-chips
US6920583B1 (en) System and method for compiling temporal expressions
KR100281561B1 (ko) 이중 언어 명세 및 준동형 관계를 이용한 이산 사건 시스템 검증 방법
Chiodo et al. Automatic compositional minimization in CTL model checking
US20110178970A1 (en) Template clauses based sat techniques
Lin et al. A general state graph transformation framework for asynchronous synthesis.
Kemper SAT-based verification for timed component connectors
Rekhis et al. A formal logic-based language and an automated verification tool for computer forensic investigation
Moschoyiannis et al. A set-theoretic framework for component composition
Brim et al. Randomization helps in LTL model checking
Zheng et al. A semantics for timed MSC
Naydich et al. Flight guidance system validation using Spin
Mac Millan A technique of state space search based on unfolding

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111107

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee