KR19990069287A - 엠펙-2에 따른 움직임 벡터 추정 장치 - Google Patents

엠펙-2에 따른 움직임 벡터 추정 장치 Download PDF

Info

Publication number
KR19990069287A
KR19990069287A KR1019980003434A KR19980003434A KR19990069287A KR 19990069287 A KR19990069287 A KR 19990069287A KR 1019980003434 A KR1019980003434 A KR 1019980003434A KR 19980003434 A KR19980003434 A KR 19980003434A KR 19990069287 A KR19990069287 A KR 19990069287A
Authority
KR
South Korea
Prior art keywords
unit
output
value
pel
sad
Prior art date
Application number
KR1019980003434A
Other languages
English (en)
Other versions
KR100277890B1 (ko
Inventor
김영관
Original Assignee
구본준
엘지반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체 주식회사 filed Critical 구본준
Priority to KR1019980003434A priority Critical patent/KR100277890B1/ko
Publication of KR19990069287A publication Critical patent/KR19990069287A/ko
Application granted granted Critical
Publication of KR100277890B1 publication Critical patent/KR100277890B1/ko

Links

Landscapes

  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

본 발명은 영상데이터 처리 장치에서 계산량 및 하드웨어 구성을 줄이는데 적당하도록한 MPEG-2에 따른 움직임 벡터 추정 장치에 관한 것으로,탐색 윈도우(SW)와 탬플릿 블록(TB)으로 부터 데이터를 동시에 받는 입력 레지스터와,X,Y 위치를 기억할 수 있는 레지스터와 위치를 이동시킬 수 있는 MUX, 이를 제어하는 FSM(Finite State Machine) 컨트롤러를 이용한 제어에 의해 탬플릿 블록의 픽셀과 탐색 윈도우의 픽셀을 동시에 받아 들여 처리하는 프로세싱 유닛을 갖는 SAD Unit를 포함하고 구성되어 integer-pel 단위로 움직임 벡터를 2-D log 탐색하는 Integer-pel Unit와,half-pel 단위로 움직임 벡터를 계산하는 half-pel Unit와,상기 Integer-pel Unit에서 출력되는 움직임 벡터(MV),절대 차분 평균치(MAD)그리고 상기 half-pel Unit에서 출력되는 MV,MAD값을 받아 데이터를 출력하는 출력 레지스터와,상기 각 블록들을 제어하여 픽셀 위치에 따른 SAD값을 동시에 구해 예측 모드에 따른 세 개의 움직임 벡터값이 동시에 계산되도록 하는 메인 컨트롤 유닛를 포함하여 구성된다.

Description

엠펙-2에 따른 움직임 벡터 추정 장치
본 발명은 영상데이터 처리 장치에 관한 것으로, 특히 계산량 및 하드웨어 구성을 줄이는데 적당하도록한 MPEG-2에 따른 움직임 벡터 추정 장치에 관한 것이다.
MPEG-2에서의 움직임 벡터 추정은 최적의 움직임 벡터(Best Motion Vector)를 찾기 위하여 거대한 수의 계산량을 필요로 한다.
또한, 저 비트율(Lower Bit Rate)에서 더좋은 특성의 이미지(Image)를 갖기위하여 half-pel 정밀 탐색을 하는데, 이는 다양한 종류의 예측 모드(프레임,필드,듀얼 프라임 모드)를 갖는다.
이하, 첨부된 도면을 참고하여 종래 기술의 움직임 벡터 추정에 관하여 설명하면 다음과 같다.
도 1은 종래 기술의 Integer-pel Unit의 구성도이고,도 2는 종래 기술의 Integer-pel Unit의 프로세싱 유닛의 상세 구성도이다.
종래 기술의 MPEG-2에 따른 움직임벡터 추정 블록은 탐색 윈도우(Search Window ;SW)와 템플릿 블록(Template Block ; TB)으로 부터 데이터를 받는 입력 처리부(Input Cache), 전화소 탐색(Integer pel Serch)을 위해 전역탐색 블록 매칭(Full Serch Block Matching)을 하는 Integer-pel Unit(IU),선택된 Integer-pel 벡터 주위의 8개의 후보 벡터들(Candidate Vectors)을 평가하는 Half-pel Unit(HU) 그리고 데이터 출력을 위한 출력 레지스터 유닛, 이들을 제어하는 컨트롤 유닛으로 크게 구성된다.
여기서, IU는 전화소 정밀 전역탐색 블록 매칭을 위한 유닛으로 1-D systolic array로 되어 있다는 특성이 있다.
종래 기술의 움직임벡터 추정 블록에서 IU의 구성은 다음과 같다.
도 1에서와 같이, 256개의 프로세싱 유닛(1)과 상기 프로세싱 유닛(1)에서의 출력 데이터를 합산 출력하는 합산 출력부(2)와, 상기 합산 출력부(2)의 출력 데이터에서 최소값을 검출하여 MAD,MV값을 출력하는 최소값 검출부(3)를 포함하여 구성된다.
여기서, 상기 프로세싱 유닛의 상세 구성은 도 2에서와 같다.
먼저, 물체와 동일한 형태를 갖는 서브 영상을 이용하여 모양판 맞춤(Template matching)을 하는 TB(Template Block)로 부터 출력되는 신호를 처리하는 2개의 레지스터(RB0)(RB1)(4)(5),탐색 윈도우(Search Window;SW)로 부터 데이터를 받는 레지스터(RSW)(6)와, 상기 레지스터(RB0)(RB1)(4)(5)의 출력 신호를 다중화하여 탬플릿 블록(TB)으로 출력하는 MUX(7a)와, 상기 레지스터(RB0)(RB1)(4)(5)의 출력 신호를 다중화하여 출력하는 MUX(7b)와, 상기 MUX(7b)의 출력 신호와 레지스터(RSW)의 출력 신호를 받아 매칭 기준이되는 절대 차분 평균치(Mean absolute difference)를 구하는 차분기(8)와, 상기 차분기(8)에서 출력되는 절대 차분 평균치를 이용하여 절대값을 탐색 윈도우(SW)로 출력하는 절대값 출력부(9)를 포함하여 구성된다.
이와같은 Integer-pel Unit은 전역 탐색 블록 매칭(Full search block matching)의 방법으로 최적의 벡터를 찾아내기 위하여 256개의 프로세싱 유닛이 1-D 시스톨릭 어레이로 배열되어 있는 형태로 커뮤니케이션 패스(Communication path)를 갖는다. 이는 16×16 픽셀에 하나씩 대응되어 구성된다.
이와 같은 구성을 갖는 종래 기술의 Integer-pel Unit의 움직임 벡터 추정 동작에 관하여 설명하면 다음과 같다.
종래 기술의 Integer-pel Unit의 데이터 전송은 시프트 레지스터와 레지스터 파일에 의하여 이루어진다.
각각의 프로세싱 유닛은 데이터 프로세싱을 하기전에 미리 탬플릿 블록의 픽셀을 프리로드(Preload)한다. 상기 256개의 프로세싱 유닛에 모두 입력 처리부(Input Cache)의 탬플릿 블록이 로딩된후 탐색 윈도우에서 데이터를 받게되면 블록 매칭과 데이터 전송이 프로세싱과 동시에 이루어진다.
그리고 상기 프로세싱 단계에서 각 프로세싱 유닛에 의하여 차분 움직임 벡터를 위해 블록의 절대 차분값이 계산되어진다.
그리고 프로세싱 유닛에서의 데이터 처리 동작은 다음과 같다.
프로세싱 유닛은 탬플릿 블록 데이터를 처리하기 위하여 두 개의 레지스터(RB0)(RB1)가 구성되는데, 하나는 절대 차분 출력값의 계산 기능을 수행하고 다른 하나는 절대 차분 출력값의 계산 동안에 데이터를 입력받는 역할을 수행한다.
각 프로세싱 유닛에서의 절대 차분 출력값은 프로세싱 유닛의 위치에 따라 upper-top,upper-bottom,lower-top,lower-bottom으로 분류된다. 여기서, upper는 픽셀 위치가 upper-half,lower는 픽셀 위치가 lower-half에 있음을 의미하고 top과 bottom은 필드의 패리티를 의미한다.
세 개의 벡터들을 위한 세 개의 차분 왜곡(Different distortions)은 Integer-pel Unit의 합산 출력부(2)에 있는 데이터 플로우에 의해 동시에 합산되어진다.
그리고 최소값 검출부(2)가 각 세 개의 탬플릿 블록을 위한 최적의 벡터를 선택하고 최소 왜곡도 찾아낸다.
이와 같은 방법으로 프레임 구조의 영상인지,필드 구조의 영상인지를 구분하여 4개의 대응하는 프로세싱 유닛으로 부터 top,bottom 16×8 또는 upper,lower 16×8 또는 16×16 탬플릿 블록을 위한 벡터가 계산되어진다.
이와 같은 종래 기술의 움직임 추정을 위한 Integer-pel Unit는 다음과 같은 문제점이 있다.
종래 기술의 움직임 추정을 위한 Integer-pel Unit는 단일칩에서 수평 ±7.5, 수직 ±15.5의 탐색 범위에서만 실시간으로 MPEG-2에 따른 예측 모드를 모두 지원할 수 있을 정도의 계산량을 처리할 수 있다.
그러므로 전역 탐색을 하기 위해서 256개의 프로세싱 유닛이 필요하여 하드웨어의 구성이 복잡해진다.
또한, 급격한 영상의 변화나 화면의 움직임이 빠른 경우 더 좋은 움직임 벡터를 위해서는 탐색 영역이 더 넓어져야 하는데, 이와같이 탐색 영역이 넓어질 경우 단일칩으로는 많은 계산량을 처리할 수 없으므로 여러개의 칩을 사용해야하므로 하드웨어 증가를 발생시키는 문제점이 있다.
예를들어,수평 탐색 범위가 ±31.5로 넓어질 경우 4개의 칩을 필요로하는데 이는 기하급수적인 하드웨어의 증가가 발생하는 것을 의미한다.
본 발명은 이와 같은 종래 기술의 움직임 추정을 위한 Integer-pel Unit의 문제점을 해결하기 위하여 안출한 것으로, 계산량 및 하드웨어 구성을 줄이는데 적당하도록한 MPEG-2에 따른 움직임 벡터 추정 장치를 제공하는데 그 목적이 있다.
도 1은 종래 기술의 Integer-pel Unit의 구성도
도 2는 종래 기술의 Integer-pel Unit의 프로세싱 유닛의 상세 구성도
도 3은 본 발명에 따른 움직임벡터 추정 블록의 전체 구성도
도 4는 본 발명에 따른 Integer-pel Uint의 구성도
도 5는 본 발명에 따른 SAD 로직부의 상세 구성도
도 6은 본 발명에 따른 프로세싱 유닛의 상세 구성도
도 7은 Integer-pel Uint의 움직임 벡터값 합산부의 상세 구성도
도면의 주요부분에 대한 부호의 설명
31. 입력 레지스터 32. Integer-pel Unit
33. Half-pel Unit 34. 출력 레지스터
35. 메인 컨트롤 유닛
계산량 및 하드웨어 구성을 줄이는데 적당하도록한 MPEG-2에 따른 움직임 벡터 추정 장치는 탐색 윈도우(SW)와 탬플릿 블록(TB)으로 부터 데이터를 동시에 받는 입력 레지스터와,X,Y 위치를 기억할 수 있는 레지스터와 위치를 이동시킬 수 있는 MUX, 이를 제어하는 FSM(Finite State Machine) 컨트롤러를 이용한 제어에 의해 탬플릿 블록의 픽셀과 탐색 윈도우의 픽셀을 동시에 받아 들여 처리하는 프로세싱 유닛을 갖는 SAD Unit를 포함하고 구성되어 integer-pel 단위로 움직임 벡터를 2-D log 탐색하는 Integer-pel Unit와,half-pel 단위로 움직임 벡터를 계산하는 half-pel Unit와,상기 Integer-pel Unit에서 출력되는 움직임 벡터(MV),절대 차분 평균치(MAD)그리고 상기 half-pel Unit에서 출력되는 MV,MAD값을 받아 데이터를 출력하는 출력 레지스터와,상기 각 블록들을 제어하여 픽셀 위치에 따른 SAD값을 동시에 구해 예측 모드에 따른 세 개의 움직임 벡터값이 동시에 계산되도록 하는 메인 컨트롤 유닛를 포함하여 구성되는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 MPEG-2에 따른 움직임 벡터 추정 장치에 관하여 상세히 설명하면 다음과 같다.
도 3은 본 발명에 따른 움직임 벡터 추정 블록의 전체 구성도이고,도 4는 본 발명에 따른 Integer-pel Unit의 구성도이다.
본 발명의 MPEG-2에 따른 움직임 벡터 추정 장치는 도 3에서와 같이, 탐색 윈도우(Search Window;SW)와 탬플릿 블록(Template Block;TB)으로 부터 데이터를 받는 입력 레지스터(31)와, SAD(Sum of Absolute Difference)Unit을 포함하고 integer-pel 단위로 움직임 벡터를 2-D log 탐색하는 Integer-pel Unit(32)와, half-pel 단위로 움직임 벡터를 계산하는 half-pel Unit(33)와, 상기 Integer-pel Unit(32)에서 출력되는 움직임 벡터(MV),절대 차분 평균치(MAD)그리고 상기 half-pel Unit(32)에서 출력되는 MV,MAD값을 받아 데이터를 출력하는 출력 레지스터(34)와, 상기 각 블록들을 제어하는 메인 컨트롤 유닛(Main Control Unit)(35)를 포함하여 구성된다.
이와 같은 구성을 갖는 본 발명의 움직임 벡터 추정 장치의 Integer-pel Unit(32)의 상세 구성은 다음과 같다.
Integer-pel Unit(32)는 차분 절대합(SAD)를 구하는 SAD Unit를 포함하고 전화소 단위로 움직임 벡터를 계산하는 블록으로 그 구성은 도 4에서와 같다.
먼저, 2-D log 탐색 계산을 하는 4개의 SAD(sum of Absolute difference) Unit(40a)(40b)(40c)(40d)와, 상기 4개의 SAD Unit(40a)(40b)(40c)(40d)으로부터 출력되는 upper-top,upper-bottom,lower-top,lower-bottom의 SAD값을 프레임 구조의 영상 또는 필드 구조의 영상인지를 판단하여 해당 모드에 따라 top 16×8,bottom 16×8,upper16×8,lower16×8,16×16 탬플릿 블록을 위한 벡터를 계산하는 합산 출력부(41)와, 상기 합산 출력부(41)의 벡터 계산값을 받아 최소 움직임 벡터를 계산하여 움직임 벡터값과 절대 차분 평균치(MAD)를 출력하는 MVG(Motion Vector Generation)Unit(42)와, 상기 4개의 SAD Unit(40a)(40b)(40c)(40d)의 log 탐색 처리와 중복되는 계산을 피하고 MVG Unit(42)에서의 최소 움직임 벡터 결정을 제어하는 FSM(Finite State Machine) 컨트롤 블록(43)으로 구성된다.
그리고 상기 Integer-pel Unit(32)의 SAD Unit의 구성은 도 5에서와 같다.
SAD Unit는 기준 매크로 블록의 픽셀들(pixref1,pixref2,pixref3,pixref4,pixref5)과 현재 매크로 블록의 픽셀(pixcurrent)값을 받아서 절대 차분값을 계산하는 5개의 프로세싱 유닛(PE1,PE2,PE3,PE4,PE5)으로 구성되어 있다.
이와 같은 SAD Unit의 상세 구성을 설명하면 다음과 같다.
도 6은 본 발명에 따른 프로세싱 유닛의 상세 구성도이다.
먼저, 탬플릿 블록에서 입력되는 기준 픽셀의 영상 데이터를 받아 하나의 레지스터가 계산을 하는동안 다른 레지스터는 데이터를 입력 받는 두 개의 레지스터(RB0)(RB1)(60)(61)와, 현재 픽셀의 데이터를 처리하여 탐색 윈도우로 출력하는 레지스터(RSW)(67)와, 상기 레지스터(RB0)(RB1)의 출력값을 다중화하여 탬플릿 블록으로 출력하는 MUX(62a)와, 상기 레지스터(RB0)(RB1)의 출력값을 다중화하여 출력하는 MUX(62b)와, 상기 MUX(62b)와 레지스터(RSW)(67)의 출력값을 받아 매칭 기준이되는 절대 차분 평균치(Mean absolute difference)를 구하는 차분기(63)와, 상기 차분기(63)에서 출력되는 절대 차분 평균치를 이용하여 절대값을 출력하는 절대값 출력부(64)와, 상기 절대값 출력부(64)에서 출력되는 신호와 피드백되는 SAD값을 가산하는 16비트의 가산기(65)와, 상기 가산기(65)의 출력 신호를 받아 SAD값을 출력하는 출력 레지스터(66)와, 각각의 탐색 포인트를 받아 픽셀 선택 제어신호에 의해 이를 다중화하여 출력하는 MUX(68)와, 상기 MUX(68)에서 출력되는 탐색 포인트 값을 4 비트 단위로 가산 출력하는 2개의 가산기(69a)(69b)와, 상기 가산기(69a)의 출력값을 받아 X 방향의 탐색 포인트값을 다른 프로세싱 유닛으로 출력하는 X 레지스터(70a)와, 상기 가산기(69b)의 출력값을 받아 Y 방향의 탐색 포인트값을 다른 프로세싱 유닛으로 출력하는 Y 레지스터(70b)로 구성된다.
그리고 상기 Integer-pel Unit(32)의 합산 출력부(41)의 상세 구성은 다음과 같다.
도 7은 Integer-pel Unit의 움직임 벡터값 합산 출력부(41)의 상세 구성도이다.
합산 출력부(41)는 각각의 SAD Unit(40a)(40b)(40c)(40d)으로 부터 구해진 SAD값을 프레임 구조의 영상 또는 필드 구조의 영상의 모드에 따라 움직임 벡터값을 계산하기 위한 블록으로 두 개의 MUX(71a)(71b)와 세 개의 가산기(adder)(72a)(72b)(72c)로 이루어져 있다.
먼저, 모드 컨트롤 신호에 의해 upper-bottom SAD Unit(40b)과 lower-top SAD Unit(40c)의 SAD값을 다중화하여 각각 출력하는 두 개의 MUX(71a)(71b)와, upper-top SAD Unit(40a)와 MUX(71a)의 출력값을 가산하여 16×8 upper또는 16×8 top의 MAD값을 출력하는 가산기(72a)와, 상기 MUX(71b)와 lower-bottom SAD Unit(40b)의 출력값을 가산하여 16×8 lower 또는 16×8 bottom 의 MAD값을 출력하는 가산기(72b)와, 상기 가산기(72a)(72b)의 출력값을 가산하여 16×16의 MAD값을 출력하는 가산기(72c)로 구성된다.
그리고 Half-pel Unit(33)는 Integer-pel Unit(32)의 탐색 윈도우로부터 데이터를 받는 버퍼 메모리(Search window data Buffer Memory;SBM)와, Integer-pel Unit(32)의 탬플릿 블록으로부터 데이터를 받는 버퍼 메모리(Templat data Buffer Memory;TBM) 그리고 두 개의 Half-pel filter, 두 개의 Half-pel 추정 회로로 구성된다.
이와 같은 구성을 갖는 본 발명의 움직임 벡터 추정 장치의 움직임 벡터 추정 동작은 다음과 같다.
먼저, 탐색 윈도우와 템플릿 블록으로 부터 입력 레지스터(31)로 데이터가 입력되면 입력된 값이 SAD 로직을 포함하는 Integer-pel Unit(32)로 입력된다.
Integer-pel Unit(32)로 입력된 데이터는 FSM 컨트롤 유닛(43)의 제어에 의해 5개의 기준 픽셀의 값과 현재 픽셀의 값이 5개의 대응하는 프로세싱 유닛으로 입력된다.
그리고 프로세싱 유닛은 입력되는 탐색 포인트에 의하여 정해지는 현재 매크로 블록의 픽셀과 기준 매크로 블록의 픽셀 값을 8 비트 차분기(63)와 절대값 출력부(64)에서 차분 절대값을 계산한다.
여기서, 프로세싱 유닛은 2개의 입력 레지스터(60)(61)를 가지고 있기 때문에 계산과 동시에 데이터 입력을 받을 수 있다.
그리고 프로세싱 유닛은 탬플릿 블록의 픽셀값과 탐색 윈도우의 픽셀값을 이용하여 절대 차분 평균치를 계산하기 위한 블록과 이 차분 절대값의 합을 저장하는 레지스터가 있어 SAD값을 합산 출력부(41)와 FSM 컨트롤 블록(43)에 입력시킬 수 있다.
프로세싱 유닛으로 부터 SAD값을 입력받은 FSM 컨트롤 블록(43)은 최소의 SAD값을 찾는다. 최소 SAD값을 찾았을 경우 다음의 탐색 위치 제어에 의하여 프로세싱 유닛에 존재하는 기존의 X축의 위치를 저장하는 레지스터(70a)와 Y축의 위치를 저장하는 레지스터(70b)에 MUX(68)를 컨트롤하여 프로세싱 유닛에 다음의 탐색 위치에서 픽셀 값들을 비교하게 하여 최적의 움직임 벡터값을 찾아낸다.
이와 같은 데이터 처리 동작은 매크로 블록에 있는 모든 256 픽셀들이 비교되어질때까지 반복된다.
그리고 상기 SAD값 계산은 각각의 프로세싱 유닛의 위치에 따라 upper-top,upper-bottom,lower-top,lower-bottom 으로 분류되어 4개의 SAD Unit을 통하여 픽셀의 위치에 따라 SAD값이 동시에 구해진다.
이는 MPEG-2에 따른 모든 예측 모드를 만족시킬 수 있는 세 개의 벡터를 구하기 위한 것으로 합산 출력부(41)에서 계산된다.
세 개의 벡터를 구하기 위하여 합산 출력부(41)에서는 메인 컨트롤러의 모드 컨트롤에 의하여 프레임 구조의 영상, 필드 구조의 영상인지에 따라 4개의 대웅하는 SAD값 4개를 합산하여 top,bottom 16×8 또는 upper,lower 16×8 또는 16×16 탬플릿 블록을 위한 벡터가 동시에 합산되면서 계산되어지는 것이다.
합산 출력부(41)에서 계산되어진 벡터 계산량은 MVG Unit(42)로 입력되어 각 세 개의 탬플릿 블록을 위한 최상의 벡터를 선택하고 최소 왜곡을 찾아내게 된다.
이와 같은 본 발명의 MPEG-2에 따른 움직임 벡터 추정 장치는 프로세싱 유닛의 구조를 X,Y 위치를 기억할 수 있는 레지스터와 위치를 이동시킬 수 있는 MUX를 구성하고 이를 제어하는 FSM(Finite State Machine) 컨트롤러를 이용한 제어에 의해 탬플릿 블록의 픽셀과 탐색 윈도우의 픽셀을 동시에 받아 들여 처리할 수 있도록하여 하드웨어의 구성을 줄일 수 있는 효과가 있다. 물론, 하드웨어 감소에 따른 움직임 벡터 처리 능력의 감소는 없다.
이는 움직임 벡터 추정 장치의 탐색 영역을 확대시킬 경우 다른 하드웨어의 추가 없이 프로세싱 유닛과 FSM 컨트롤러의 증가만으로 가능하게 하는 효과를 갖는다.

Claims (8)

  1. 탐색 윈도우(SW)와 탬플릿 블록(TB)으로 부터 데이터를 동시에 받는 입력 레지스터와,
    X,Y 위치를 기억할 수 있는 레지스터와 위치를 이동시킬 수 있는 MUX, 이를 제어하는 FSM(Finite State Machine) 컨트롤러를 이용한 제어에 의해 탬플릿 블록의 픽셀과 탐색 윈도우의 픽셀을 동시에 받아 들여 처리하는 프로세싱 유닛을 갖는 SAD Unit를 포함하고 구성되어 integer-pel 단위로 움직임 벡터를 2-D log 탐색하는 Integer-pel Unit와,
    half-pel 단위로 움직임 벡터를 계산하는 half-pel Unit와,
    상기 Integer-pel Unit에서 출력되는 움직임 벡터(MV),절대 차분 평균치(MAD)그리고 상기 half-pel Unit에서 출력되는 MV,MAD값을 받아 데이터를 출력하는 출력 레지스터와,
    상기 각 블록들을 제어하여 픽셀 위치에 따른 SAD값을 동시에 구해 예측 모드에 따른 세 개의 움직임 벡터값이 동시에 계산되도록 하는 메인 컨트롤 유닛를 포함하여 구성되는 것을 특징으로 하는 MPEG-2에 따른 움직임 벡터 추정 장치.
  2. 제 1 항에 있어서, 예측 모드에 따른 움직임 벡터값 top,bottom 16×8 또는 upper,lower 16×8 또는 16×16 탬플릿 블록을 위한 벡터를 동시에 합산하면서 계산하는 것을 특징으로 하는 MPEG-2에 따른 움직임 벡터 추정 장치.
  3. 제 1 항에 있어서, Integer-pel Unit는 2-D log 탐색 계산을 하는 4개의 SAD Unit와,
    상기 4개의 SAD Unit로부터 출력되는 각각의 픽셀 위치에 따른 SAD값을 프레임 구조의 영상 또는 필드 구조의 영상인지를 판단하여 해당 모드에 따라 top 16×8,bottom 16×8,upper16×8,lower16×8,16×16 탬플릿 블록을 위한 벡터를 계산하는 합산 출력부와,
    상기 합산 출력부의 벡터 계산값을 받아 최소 움직임 벡터를 계산하여 움직임 벡터값과 절대 차분 평균치(MAD)를 출력하는 MVG Unit와,
    상기 4개의 SAD Unit의 log 탐색 처리와 중복되는 계산을 피하고 MVG Unit에서의 최소 움직임 벡터 결정을 제어하는 FSM 컨트롤 블록으로 구성되는 것을 특징으로 하는 MPEG-2에 따른 움직임 벡터 추정 장치.
  4. 제 3 항에 있어서, SAD값을 출력하기 위한 각 픽셀의 위치를upper-top,upper-bottom,lower-top,lower-bottom으로 구분하는 것을 특징으로 하는 MPEG-2에 따른 움직임 벡터 추정 장치.
  5. 제 3 항에 있어서, SAD Unit는 탬플릿 블록에서 입력되는 기준 픽셀의 영상 데이터를 받아 하나의 레지스터가 계산을 하는동안 다른 레지스터는 데이터를 입력 받는 두 개의 레지스터(RB0)(RB1)와,
    현재 픽셀의 데이터를 처리하여 탐색 윈도우로 출력하는 레지스터(RSW)와,
    상기 레지스터(RB0)(RB1)의 출력값을 다중화하여 탬플릿 블록으로 출력하는 제 1 MUX와,
    상기 레지스터(RB0)(RB1)의 출력값을 다중화하여 출력하는 제 2 MUX와,
    상기 제 2 MUX와 레지스터(RSW)의 출력값을 받아 매칭 기준이되는 절대 차분 평균치(Mean absolute difference)를 구하는 차분기와,
    상기 차분기에서 출력되는 절대 차분 평균치를 이용하여 절대값을 출력하는 절대값 출력부와,
    상기 절대값 출력부에서 출력되는 신호와 피드백되는 SAD값을 가산하는 16비트의 가산기와,
    상기 가산기의 출력 신호를 받아 SAD값을 출력하는 출력 레지스터로 구성되는 것을 특징으로 하는 MPEG-2에 따른 움직임 벡터 추정 장치.
  6. 제 5 항에 있어서,SAD Unit는 각각의 탐색 포인트를 받아 픽셀 선택 제어신호에 의해 이를 다중화하여 출력하는 MUX와,
    상기 MUX에서 출력되는 탐색 포인트 값을 4 비트 단위로 가산 출력하는 제 1,2 가산기와,
    상기 제 1 가산기의 출력값을 받아 X 방향의 탐색 포인트값을 다른 프로세싱 유닛으로 출력하는 X 레지스터와,
    상기 제 2 가산기의 출력값을 받아 Y 방향의 탐색 포인트값을 다른 프로세싱 유닛으로 출력하는 Y 레지스터를 더 포함하는 것을 특징으로 하는 MPEG-2에 따른 움직임 벡터 추정 장치.
  7. 제 3 항에 있어서, 합산 출력부는 모드 컨트롤 신호에 의해 upper-bottom SAD Unit와 lower-top SAD Unit의 SAD값을 다중화하여 각각 출력하는 제 1,2 MUX와,
    upper-top SAD Unit와 제 1 MUX의 출력값을 가산하여 16×8 upper또는 16×8 top의 MAD값을 출력하는 제 1 가산기와,
    상기 제 2 MUX와 lower-bottom SAD Unit의 출력값을 가산하여 16×8 lower 또는 16×8 bottom 의 MAD값을 출력하는 제 2 가산기와,
    상기 제 1,2 가산기의 출력값을 가산하여 16×16의 MAD값을 출력하는 제 3 가산기로 구성되는 것을 특징으로 하는 MPEG-2에 따른 움직임 벡터 추정 장치.
  8. 제 3 에서 있어서, Half-pel Unit는 Integer-pel Unit의 탐색 윈도우로부터 데이터를 받는 버퍼 메모리(SBM)와,
    Integer-pel Unit의 탬플릿 블록으로부터 데이터를 받는 버퍼 메모리(TBM)와,
    상기 버퍼 메모리들의 데이터를 Half-pel 단위로 필터링하는 제 1,2 Half-pel filter와,
    상기 제 1,2 Half-pel filter의 필터링된 데이터를 받아 Half-pel 단위로 움직임 벡터를 추정하는 Half-pel 추정 회로로 구성되는 것을 특징으로 하는 MPEG-2에 따른 움직임 벡터 추정 장치.
KR1019980003434A 1998-02-06 1998-02-06 엠펙-2에 따른 움직임 벡터 추정 장치 KR100277890B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980003434A KR100277890B1 (ko) 1998-02-06 1998-02-06 엠펙-2에 따른 움직임 벡터 추정 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980003434A KR100277890B1 (ko) 1998-02-06 1998-02-06 엠펙-2에 따른 움직임 벡터 추정 장치

Publications (2)

Publication Number Publication Date
KR19990069287A true KR19990069287A (ko) 1999-09-06
KR100277890B1 KR100277890B1 (ko) 2001-01-15

Family

ID=65893037

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980003434A KR100277890B1 (ko) 1998-02-06 1998-02-06 엠펙-2에 따른 움직임 벡터 추정 장치

Country Status (1)

Country Link
KR (1) KR100277890B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100723840B1 (ko) * 2004-12-08 2007-05-31 한국전자통신연구원 영상 움직임 추정 장치
KR100846780B1 (ko) * 2003-11-10 2008-07-16 삼성전자주식회사 움직임 벡터 추정 방법 및 장치

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100846780B1 (ko) * 2003-11-10 2008-07-16 삼성전자주식회사 움직임 벡터 추정 방법 및 장치
US8170104B2 (en) 2003-11-10 2012-05-01 Samsung Electronics Co., Ltd. Apparatus and method for motion vector prediction
KR100723840B1 (ko) * 2004-12-08 2007-05-31 한국전자통신연구원 영상 움직임 추정 장치

Also Published As

Publication number Publication date
KR100277890B1 (ko) 2001-01-15

Similar Documents

Publication Publication Date Title
US6687303B1 (en) Motion vector detecting device
US6690730B2 (en) Motion estimator
CA2014854C (en) Circuit implementation of block matching algorithm with fractional precision
US5621481A (en) Motion vector detecting apparatus for determining interframe, predictive error as a function of interfield predictive errors
KR101578052B1 (ko) 움직임 추정 장치 및 이를 구비하는 동영상 부호화 장치
JPH06334980A (ja) 動画像の動きベクトル検出装置
JP3089165B2 (ja) 動きベクトル探索装置
KR100226684B1 (ko) 반화소 움직임 추정장치
EP0831642A2 (en) Apparatus and method for motion vector estimation with high speed
JPH06261310A (ja) 移動補償されたデジタル・ビデオ・システムのための半画素補間法及び装置
WO1997022083A1 (en) Method and apparatus for motion estimation in a video signal
US5754237A (en) Method for determining motion vectors using a hierarchical motion estimation
US5717615A (en) Method for selecting motion vectors and image processing device implementing the said method
KR100277890B1 (ko) 엠펙-2에 따른 움직임 벡터 추정 장치
Baglietto et al. Parallel implementation of the full search block matching algorithm for motion estimation
KR0151922B1 (ko) 필드 및 프레임 움직임 추정 장치
JP3299671B2 (ja) 画像の動き検出装置
US6968011B2 (en) Motion vector detecting device improved in detection speed of motion vectors and system employing the same devices
KR100359091B1 (ko) 움직임추정장치
KR100926440B1 (ko) 영상부호화를 위한 블록 매칭 움직임 추정 장치
KR100204087B1 (ko) 전역탐색 블럭정합 움직임 추정기
JP2885039B2 (ja) 動きベクトル検出回路
Choi et al. VLSI architecture for a flexible motion estimation with parameters
KR100195734B1 (ko) 서치 윈도우가 확장된 움직임 추정장치
KR100225065B1 (ko) 가산투영을 이용한 2단계 블럭정합 움직임 추정기

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050923

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee