KR19990062546A - Convolutional Encoder Using ROM Table - Google Patents

Convolutional Encoder Using ROM Table Download PDF

Info

Publication number
KR19990062546A
KR19990062546A KR1019980046367A KR19980046367A KR19990062546A KR 19990062546 A KR19990062546 A KR 19990062546A KR 1019980046367 A KR1019980046367 A KR 1019980046367A KR 19980046367 A KR19980046367 A KR 19980046367A KR 19990062546 A KR19990062546 A KR 19990062546A
Authority
KR
South Korea
Prior art keywords
convolutional encoder
convolutional
address
look
data
Prior art date
Application number
KR1019980046367A
Other languages
Korean (ko)
Other versions
KR100312226B1 (en
Inventor
이재곤
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Publication of KR19990062546A publication Critical patent/KR19990062546A/en
Application granted granted Critical
Publication of KR100312226B1 publication Critical patent/KR100312226B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H04L1/0043—Realisations of complexity reduction techniques, e.g. use of look-up tables

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)

Abstract

본 발명은 무선 통신 단말기의 송신단에 쓰이는 컨벌루션 인코더에 관한 것이다.The present invention relates to a convolutional encoder used for a transmitting end of a wireless communication terminal.

본 컨벌루션 인코더는 컨버루션 인코딩 데이터 룩-업 테이블과, 최종 수신된 N 비트의 입력 데이터에 대응하는 룩-업 테이블의 어드레스로부터 컨벌루션 인코딩 데이터를 출력하는 수단을 구비하고 있음을 특징으로 한다.The convolutional encoder is characterized by having a convolutional encoded data look-up table and means for outputting convolutional encoded data from an address of a look-up table corresponding to the last received N bits of input data.

Description

롬 테이블을 이용한 컨벌루션 인코더Convolutional Encoder Using ROM Table

본 발명은 무선 통신 단말기의 송신단에 쓰이는 컨벌루션 인코더(convolutional encoder)에 관한 것으로, 특히 디지털신호처리기(Digital Signal Processor: 이하 DSP라 함.) 등의 프로세서(processor)를 이용한 컨벌루션 인코더에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a convolutional encoder used in a transmitting end of a wireless communication terminal, and more particularly, to a convolutional encoder using a processor such as a digital signal processor (hereinafter referred to as a DSP).

통상적으로 무선 통신 시스템은 채널의 왜곡으로 인한 송신 데이터의 에러를 방지하기 위한 오류 정정 부호기(error correction coder)를 가지고 있다. 이러한 오류 정정 부호기 가운데 하나가 바로 컨벌루션 인코더이다.Typically, wireless communication systems have an error correction coder to prevent errors in transmission data due to channel distortion. One such error correction encoder is a convolutional encoder.

도 1은 일반적인 컨벌루션 인코더의 구성을 나타낸 도면으로, 지연(delay)소자인 쉬프트레지스터(10)와 배타적 논리합 게이트(exclusive OR gate: 이하 XOR이라 함.)(20) 및 병/직렬변환기(30)로 구성된다. 그런데 도시한 바와 같은 컨벌루션 인코더의 연산 시간은 코딩하는 XOR(20)의 개수에 의해 좌우된다. 즉 배타적 논리합 연산의 개수가 증가할수록 많은 연산 시간이 필요하다. 이로 인해 전력의 소모가 증가한다.FIG. 1 is a diagram illustrating a configuration of a general convolutional encoder. A delay register 10, an exclusive OR gate (hereinafter referred to as an XOR) 20, and a parallel / serial converter 30 are shown. It consists of. However, the computation time of the convolutional encoder as shown is dependent on the number of XORs 20 to code. That is, as the number of exclusive OR operations increases, more computation time is required. This increases the power consumption.

따라서 본 발명의 목적은 연산 시간이 짧은 컨벌루션 인코더를 제공함에 있다.It is therefore an object of the present invention to provide a convolutional encoder with a short computation time.

상기한 목적을 달성하기 위한 본 컨벌루션 인코더는 컨버루션 인코딩 데이터 룩-업 테이블과, 최종 수신된 N 비트의 입력 데이터에 대응하는 룩-업 테이블의 어드레스로부터 컨벌루션 인코딩 데이터를 출력하는 수단을 구비하고 있음을 특징으로 한다.The convolutional encoder for achieving the above object comprises a convolutional encoding data look-up table and means for outputting convolutional encoding data from an address of a look-up table corresponding to the last received N bits of input data. It is characterized by.

도 1은 일반적인 컨벌루션 인코더의 구성을 나타낸 도면1 illustrates a configuration of a general convolutional encoder

도 2는 본 발명의 실시 예에 따른 컨벌루션 인코더의 구성을 나타낸 도면2 illustrates a configuration of a convolutional encoder according to an embodiment of the present invention.

이하 본 발명에 따른 바람직한 실시 예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 그리고 본 발명을 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. First, in adding reference numerals to the components of each drawing, it should be noted that the same reference numerals have the same reference numerals as much as possible even if displayed on different drawings. In the following description of the present invention, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the subject matter of the present invention, the detailed description thereof will be omitted.

도 2는 본 발명의 실시 예에 따른 컨벌루션 인코더의 구성을 나타낸 도면이다.2 illustrates a configuration of a convolutional encoder according to an exemplary embodiment of the present invention.

본 실시 예에 따른 컨벌루션 인코더는 부호 길이가 N이고 코딩율(coding rate)이 R일 경우, 지연된 데이터를 저장하기 위한 N비트의 쉬프트레지스터(1)와, 2N 개의 어드레스에 각각 대응되는 R비트의 데이터를 저장하는 롬(ROM)테이블(40)로 구성된다. 상기 R비트의 데이터는 상기 쉬프트레지스터(10)에 의해 발생하는 2N 개의 경우에 대한 컨벌루션 인코딩 결과, 즉 컨벌루션 인코딩 데이터를 저장한다.The convolutional encoder according to the present embodiment includes an N-bit shift register 1 for storing delayed data when the code length is N and the coding rate is R, 2 N ROM table 40 which stores R bits of data corresponding to the two addresses. The R bit data is generated by the shift register 10. 2 N Convolutional encoding results for the two cases, that is, convolutional encoding data.

상기 쉬프트레지스터(10)는 컨벌루션 인코딩을 수행하기에 앞서 초기화(clear)된다. 또한 상기 쉬프트레지스터(10)는 하나의 입력이 있을 때마다 오른쪽으로 쉬프트된다. 그리고 이때마다 발생되는 쉬프트레지스터(10)의 출력은 롬테이블(40)의 어드레스를 나타낸다. 그러므로 롬테이블(40)에서 상기 어드레스에 대응되는 영역의 값을 읽어 출력하면 그 값이 바로 컨벌루션 인코딩 데이터이다.The shift register 10 is cleared prior to performing convolutional encoding. In addition, the shift register 10 is shifted to the right whenever there is one input. The output of the shift register 10 generated at this time indicates the address of the ROM table 40. Therefore, when the ROM table 40 reads and outputs the value of the region corresponding to the address, the value is convolution encoded data.

상기한 바와 같은 본 발명은 DSP 등을 이용하여 소프트웨어적으로 컨벌루션 인코더를 구현하는 경우 롬 테이블을 이용함으로써 별도의 연산을 하지 않고 바로 결과(컨벌루션 인코딩 데이터)를 얻을 수 있는 바, 그만큼 프로그램의 수행 속도를 빠르게 할 수 있다. 또한 이렇게 연산 과정을 없앰으로써 DSP를 다른 작업에 더욱 효율적으로 사용할 수 있다.As described above, in the present invention, when a convolutional encoder is implemented in software using a DSP or the like, the result (convolutional encoded data) can be directly obtained without using a separate operation by using a ROM table. To speed up. This elimination of computation also makes the DSP more efficient for other tasks.

Claims (7)

컨벌루션 인코더에 있어서,In a convolutional encoder, 컨버루션 인코딩 데이터 룩-업 테이블과,A convolution encoded data look-up table, 최종 수신된 N 비트의 입력 데이터에 대응하는 룩-업 테이블의 어드레스로부터 컨벌루션 인코딩 데이터를 출력하는 수단을 구비하고 있음을 특징으로 하는 컨벌루션 인코더.Means for outputting convolutional encoded data from an address of a look-up table corresponding to the last received N bits of input data. 제1항에 있어서, 상기 컨벌루션 인코딩 데이터를 출력하는 수단은,The apparatus of claim 1, wherein the means for outputting the convolutional encoded data comprises: 최종 수신된 N 비트의 입력 데이터에 대응하는 어드레스를 발생하는 수단과,Means for generating an address corresponding to the last received N bits of input data; 상기 룩-업 테이블의 어드레스로부터 컨벌루션 인코딩 데이터를 검색하는 수단을 구비하고 있음을 특징으로 하는 컨벌루션 인코더.And means for retrieving convolutional encoded data from an address of the look-up table. 제2항에 있어서, 상기 어드레스를 발생하는 수단은,The method of claim 2, wherein the means for generating the address, 최종 수신된 N 비트의 입력 데이터를 지연하며, 지연된 데이터를 어드레스로서 출력하는 지연소자를 구비하고 있음을 특징으로 하는 컨벌루션 인코더.And a delay element for delaying the last received N bits of input data and outputting the delayed data as an address. 제3항에 있어서, 상기 지연소자는,The method of claim 3, wherein the delay element, N 비트 쉬프트레지스터로 이루어짐을 특징으로 하는 컨벌루션 인코더.A convolutional encoder characterized by consisting of N-bit shift registers. 제4항에 있어서, 상기 N 비트 쉬프트레지스터는,The method of claim 4, wherein the N bit shift register, 오른쪽 쉬프트레지스터로 이루어짐을 특징으로 하는 컨벌루션 인코더.Convolutional encoder characterized by consisting of a right shift register. 제1항에 있어서, 상기 룩-업 테이블은,The method of claim 1, wherein the look-up table, 롬 테이블로 이루어짐을 특징으로 하는 컨벌루션 인코더.A convolutional encoder characterized by a ROM table. 제6항에 있어서, 상기 롬 테이블은,The method of claim 6, wherein the ROM table, 상기 컨벌루션 인코더의 코딩율 R과 코드 길이 N에 대응하며 R 비트 데이터를 각각에 가지는 어드레스 2N 개로 이루어짐을 특징으로 하는 컨벌루션 인코더.An address corresponding to a coding rate R and a code length N of the convolutional encoder, each having R bit data 2 N A convolutional encoder, characterized in that consists of two dogs.
KR1019980046367A 1997-12-29 1998-10-30 Convolutional encoder using rom table KR100312226B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9727430A GB2332834B (en) 1997-12-29 1997-12-29 Convolution encoder
GB9727430.2 1997-12-29

Publications (2)

Publication Number Publication Date
KR19990062546A true KR19990062546A (en) 1999-07-26
KR100312226B1 KR100312226B1 (en) 2001-12-12

Family

ID=10824285

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980046367A KR100312226B1 (en) 1997-12-29 1998-10-30 Convolutional encoder using rom table

Country Status (2)

Country Link
KR (1) KR100312226B1 (en)
GB (1) GB2332834B (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100320220B1 (en) * 2000-02-26 2002-01-10 구자홍 Serially concatenated convolutional encoding method

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8514818B2 (en) * 2008-04-25 2013-08-20 Nokia Corporation System and methods for generating masking sequences

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675590A (en) * 1994-11-23 1997-10-07 At&T Wireless Services, Inc. Cyclic trellis coded modulation

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100320220B1 (en) * 2000-02-26 2002-01-10 구자홍 Serially concatenated convolutional encoding method

Also Published As

Publication number Publication date
GB9727430D0 (en) 1998-02-25
GB2332834B (en) 2000-09-06
KR100312226B1 (en) 2001-12-12
GB2332834A (en) 1999-06-30

Similar Documents

Publication Publication Date Title
US4908827A (en) Forward error correction system
US7259698B2 (en) Data encoding apparatus, data encoding method, and recording medium recorded with program
KR960043552A (en) Error Correction Coded Decoding Method and Circuit Using the Method
KR20010031459A (en) Method for a general turbo code trellis termination
EP1241795A3 (en) Method and system for transmitting and receiving information using chain reaction codes
KR970063971A (en) Error control method and error control device for digital communication
EP1152540A1 (en) Error control device and method using cyclic code
KR100312226B1 (en) Convolutional encoder using rom table
EP0612166B1 (en) A method and apparatus for error-control coding in a digital data communications system
ATE268517T1 (en) OPTIMIZED TURBO DECODER
CA2049243A1 (en) Error detection encoding system
US6081920A (en) Method and apparatus for fast decoding of a Reed-Solomon code
US20050039106A1 (en) Device and method for minimizing puncturing-caused output delay
KR100467187B1 (en) Method and apparatus for interleaving in a communication system
US6889353B2 (en) Method and arrangement for decoding convolutionally encoded code word
KR100220387B1 (en) Traceback device for viterbi decoder
US6411663B1 (en) Convolutional coder and viterbi decoder
KR950010428B1 (en) Vitervi coding method
KR100396827B1 (en) Parallel convolutional encoder in data transmission system
KR100264061B1 (en) Control device of reed solomon encoder with bypass mode and method thereof
KR100264060B1 (en) Control device of reed solomon encoder according to data variable length
US20030084392A1 (en) Decoder and receiver using the same
KR0171383B1 (en) Decoding method of rotary convulutional code
RU2223598C2 (en) Method for decoding variable-length noise- immune concatenated code
KR100332401B1 (en) Automatic level transition device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120927

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130927

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee