KR19990052401A

KR19990052401A - 액정 표시 장치

Info

Publication number: KR19990052401A
Application number: KR1019970071865A
Authority: KR
Inventors: 김향율; 이승희
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1997-12-22
Filing date: 1997-12-22
Publication date: 1999-07-05

Abstract

본 발명은 IPS-LCD의 느린 응답 속도를 개선하고, 상부 기판의 정전기를 용이하게 방전시킬 수 있는 평행 전계 구동용 액정 표시 장치를 개시한다.

본 발명에서 하부 기판과 동일한 구조를 갖도록 상부 기판을 형성하고, 상하 기판 합착시 단위 셀끼리 정확히 대응되도록 한다. 이에따라, 상부 기판측의 액정들은 상부 기판에 형성되는 전계의 영향으로 응답속도가 개선되며, 상부 기판측에도 전극들이 구비되어, 정전기가 용이하게 방전된다.

Description

액정 표시 장치

본 발명은 액정 표시 장치(liquid crystal display device: 이하 LCD)에 관한 것으로, 보다 상세하게는, 평행 전계 구동을 하는 인 플랜 스위칭(in plane switching: 이하 IPS) 모드의 액정 표시 장치에 있어서, 응답 속도를 개선할 수 있는 액정 표시 장치에 관한 것이다.

IPS 모드의 액정 표시 장치는, TN(twisted nematic) 액정 표시 장치의 시야각 특성을 보상하기 위하여, 일본국 히다찌사에서 개발한 평행 전계 구동용 액정 표시 장치이다.(Principle and characteristic of electro-optical behviour with in-plane switching mode, Asia display 95, p577∼580)

즉, 종래의 TN-LCD는 상부 기판에 형성되는 카운터 전극과 하부 기판에 형성되는 화소 전극 사이에, 기판에 수직인 전계가 형성되도록 하는데 반하여, IPS-LCD는 카운터 전극과 화소 전극이 하부 기판상에 배치되므로, 기판에 수평한 전기장이 형성된다.

이와같이, 수평한 전기장이 형성되면, 이 전기장과 평행하게 액정 분자들이 눕게 되어, 어느면에서나 액정 분자의 단축을 보게 된다. 따라서, 시야각이 개선된다.

그러나, 상기한 IPS-LCD는 다음과 같은 문제점을 지닌다.

먼저, IPS-LCD는 하부 기판에만 카운터 전극과 화소 전극이 형성되므로 하부 기판측에서는 액정 분자들이 빠르게 동작되지만, 상부 기판에는 구동 전극들이 구비되어 있지 않아, 상부 기판을 향할수록 액정 분자의 응답 속도가 떨어지게 된다. 부가하자면, IPS-LCD는 하부 기판측에서는 기판과 평행한 평행 전계가 형성되지만, 상부 기판으로 향할수록, 타원 형태의 프린지 필드(fringe field)가 형성되어, 이 프린지 필드의 영향권에 있는 액정 분자들은 틀어지는 정도도 부족하고 응답 속도도 매우 느리게 된다.

또한, 일반적으로 편광판 부착 공정시에 LCD 셀내에 고압의 정전기가 발생될 수 있다. 또한, 편광판 상부에 부착되는 보호막을 박리시, 편광판의 표면과 보호막이 하전을 띠게되어, 정전기가 발생된다.

그러나, IPS-LCD에서는 상판에 전극이 구비되어 있지 않음으로 상부 기판과 편광판 사이에 정전기 제거되지 않고, 잔류하게 된다.

이러한 경우, 상판에 잔존하는 정전기와 하판의 화소 전극 사이에 소정의 기생 전계가 형성되어, LCD의 표시 특성을 저하시킨다.

따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로, 상부 기판측의 정전기를 용이하게 방전시킬 수 있는 LCD를 제공하는 것을 목적으로 한다.

도 1은 본 발명에 따른 IPS-LCD 하부 기판의 평면도.

도 2는 본 발명에 따른 IPS-LCD의 상부 기판의 평면도.

도 3은 본 발명에 따른 평행 전계 구동용 액정 표시 장치의 단면도

(도면의 주요 부분에 대한 부호의 설명)

1 - 하부 기판 2a,2b,12a,12b - 게이트 버스 라인

4a,4b,14a,14b - 데이터 버스 라인

5,15 - 카운터 전극 6,16 - 화소 전극

11 - 상부 전극 17 - 컬러 필터

상기한 본 발명의 목적을 달성하기 위하여, 본 발명의 일 실시예에 따르면, 액정층을 사이에 두고 대향되는 상하부 기판; 상기 상하부 기판 각각에 매트릭스 형태로 배치되어, 단위 액정셀 공간을 한정하는 상하 게이트 버스 라인과, 데이터 버스 라인; 상기 상하부 기판의 게이트 버스 라인과 데이터 버스 라인의 교차점에 각각 구비되는 상하 박막 트랜지스터; 상기 상하부 기판의 단위 액정셀 공간에 각각 형성되는 상하 카운터 전극; 상기 상하 카운터 전극이 형성된 단위 액정셀 공간에 각각에 포개어지는 상하 화소 전극; 상기 상부 기판의 단위 액정 셀 공간내에 형성되는 컬러 필터; 상기 동일 기판상에 형성된 게이트 버스 라인과 데이터 버스 라인간을 절연시킴과 아울러, 상기 카운터 전극과 화소 전극간을 절연시키는 게이트 절연막을 포함하며, 상기 상하 게이트 버스 라인과, 상하 데이터 버스 라인, 상하 카운터 전극 및 상하 화소 전극은 각각 서로 대응되도록 배치되는 것을 특징으로 한다.

본 발명에 의하면, IPS-LCD에 있어서, 하부 기판 뿐만 아니라, 상부 기판에도 액정을 구동시키는 전극을 형성하여, 상부 기판측의 액정 분자들을 빠르게 동작시킬 수 있다.

이하 첨부한 도면에 의거하여 본 발명의 바람직한 실시예를 자세히 설명하도록 한다.

첨부한 도면 도 1은 본 발명에 따른 IPS-LCD 하부 기판의 평면도이고, 도 2는 본 발명에 따른 IPS-LCD의 상부 기판의 평면도이고, 도 3은 도 2를 본 발명에 따른 평행 전계 구동용 액정 표시 장치의 단면도이다.

본 실시예에서는 IPS-LCD의 낮은 응답 특성 및 정전기 문제를 해결하기 위하여, 상부 기판에도 하부 기판과 동일하게 전극들을 형성한다.

도 1을 참조하여, 보다 자세히 설명하면, 하부 기판(1)상에 다수개의 게이트 버스 라인(2a,2b)과 다수개의 데이터 버스 라인(4a,4b)이 매트릭스 상태로 배열되어, 단위 액정 셀(C1)을 한정한다. 이때, 단위 액정셀(C1)을 보여주기 위하여 게이트 버스 라인과 데이터 버스 라인을 각각 2개씩만 예를들어 나타낸다. 그리고 게이트 버스 라인(2a,2b)과 데이터 버스 라인(4a,4b) 사이에는 게이트 절연막(도시되지 않음)이 개재되어, 이들 두라인(2a,2b,4a,4b)을 전기적으로 절연시킨다. 즉, 하부 기판(1) 표면에 게이트 버스 라인(2a,2b)이 형성되고, 그 상부에 게이트 절연막이 덮힌다. 이어, 게이트 절연막 상부에 게이트 버스 라인(2a,2b)과 교차되도록 데이터 버스 라인(4a,4b)이 배치된다.

게이트 버스 라인(2a,2b)과 데이터 버스 라인(4a,4b)의 교차점 부근 각각에는 박막 트랜지스터(TFT)가 구비된다. 박막 트랜지스터(TFT)는 게이트 버스 라인(2a,2b)이 게이트 전극이 되고, 게이트 버스 라인(2a,2b) 상에 배치된 채널층(도시되지 않음)과 에치 스톱퍼(E)를 포함한다. 또한, 에치 스톱퍼(E)의 일측을 지나는 데이터 버스 라인(4a,4b)이 드레인 전극(D)이 되고, 이후에 설명될 화소 전극으로부터 연장되며, 에치 스톱퍼(E)의 타측을 지나는 부분이 소오스 전극(S)이 된다.

단위 액정셀(C1) 공간 각각에는 사각틀 형상의 카운터 전극(5)이 각각 배치된다. 카운터 전극(5)은 게이트 버스 라인(2a,2b)과 동시에, 하부 기판 표면에 형성된다. 따라서, 카운터 전극(5) 상부에는 게이트 절연막이 덮히게 된다.

화소 전극(6)은 카운터 전극(5) 및 게이트 절연막이 덮혀진 단위 액정셀(C1)에 형성된다. 이 화소 전극(6)은 게이트 버스 라인(2a,2b)과 평행하는 카운터 전극(5)상에 오버랩되는 제 1 및 제 2 영역(6a,6b)과 제 1 및 제 2 영역(6a,6b)간을 연결하는 제 3 영역(6c)를 포함한다. 제 3 영역(6c)은 카운터 전극(5)의 사각틀 내부를 장방향으로 이분되도록, 데이터 버스 라인(4a,4b)와 평행하게 배치된다. 또한, 제 2 영역(6b)로부터 연장되어 에치 스톱퍼(E)의 소정 부분과 오버랩되는 제 4 영역(6d)을 포함한다. 이때, 제 4 영역(6d)는 상술한 바와 같이, 박막 트랜지스터의 소오스 전극(S)이 된다.

한편, 이와 대향하는 상부 기판(11)에도 상기 하부 기판(1)과 동일한 구조를 갖는다.

즉, 도 2에 도시된 바와 같이, 상부 기판(11)상에도 역시 다수개의 게이트 버스 라인(12a,12b)과 다수개의 데이터 버스 라인(14a,14b)이 매트릭스 상태로 배열되어, 단위 액정 셀(C2)을 한정한다. 이때, 상부 기판(11)에서도, 하부 기판(1)과 동일하게 단위 액정셀(C2)을 보여주기 위하여 게이트 버스 라인과 데이터 버스 라인을 각각 2개씩만 예를들어 나타낸다.게이트 버스 라인(12a,12b)과 데이터 버스 라인(14a,14b) 역시 하나의 단위 액정셀(C1)을 보여주기 위하여, 각각 2개씩만 예를들어 나타낸다. 그리고 게이트 버스 라인(12a,12b)과 데이터 버스 라인(14a,14b) 사이에는 게이트 절연막(도시되지 않음)이 개재되어, 이들 두라인(2a,2b,4a,4b)을 전기적으로 절연시킨다.

게이트 버스 라인(12a,12b)과 데이터 버스 라인(14a,14b)의 교차점 부근 각각에는 박막 트랜지스터(TFT1)가 구비된다. 박막 트랜지스터(TFT1)의 구성은 상기 하부 기판에 설치된 박막 트랜지스터(TFT)와 동일하다.

단위 액정셀(C2) 공간 각각에는 사각틀 형상의 카운터 전극(15)이 각각 배치된다. 카운터 전극(15)은 게이트 버스 라인(12a,12b)과 동시에, 하부 기판 표면에 형성된다. 따라서, 카운터 전극(15) 상부에는 게이트 절연막이 덮히게 된다.

화소 전극(16)은 카운터 전극(15) 및 게이트 절연막이 덮혀진 단위 액정셀(C2)에 형성된다. 이 화소 전극(16)은 하부 기판의 화소 전극(6)과 동일 구조로서, 게이트 버스 라인(12a,12b)과 평행하는 카운터 전극(15)상에 오버랩되는 제 1 및 제 2 영역(16a,16b)과 제 1 및 제 2 영역(16a,16b)간을 연결하는 제 3 영역(16c)를 포함한다. 제 3 영역(16c)은 카운터 전극(15)의 사각틀 내부를 장방향으로 이분되도록, 데이터 버스 라인(14a,14b)와 평행하게 배치된다. 또한, 제 2 영역(16b)로부터 연장되어 박막 트랜지스터의 에치 스톱퍼(E)의 소정 부분과 오버랩되는 제 4 영역(16d)을 포함한다. 이때, 제 4 영역(16d)은 박막 트랜지스터의 소오스 전극(S)이 된다.

그리고, 단위 액정셀(C2) 공간에, 더욱 바람직하게는, 틀 형상의 카운터 전극(5)의 내측 공간에 컬러 필터(17)가 배치된다.

또한, 도면에서는 자세히 도시되지 않았지만, 상부 기판(11)과 하부 기판(1)의 대향면 표면에는 액정 분자들을 초기 배열시키기 위한 배향막(도시되지 않음)이 형성된다. 이 배향막은 프리틸트각이 5° 미만인 로우(low) 프리틸트 배향막으로서, 바람직하게는 액정 분자들이 기판 표면에 대하여 평행하게 눕도록 하는 수평 배향막이다. 이때, 하부 수평 배향막(도시되지 않음)의 러빙 방향은 상기 하부 카운터 전극(5)과 하부 화소 전극(6)사이에 형성되는 전계와 45° 각도차를 갖도록 배열되고, 상부 수평 배향막(도시되지 않음)은 하부 수평 배향막의 러빙 방향과 180° 각도차를 갖는다.

또한, 상, 하부 기판(11,1)의 대향면의 뒷면에는 입사 또는 출사되는 빛을 필터링하는 편광판(도시되지 않음)이 구비된다. 여기서, 하부 편광판의 편광축은 하부 수평 배향막의 러빙 방향과 일치하며, 상부 편광판의 편광축은 하부 편광판의 편광축과 크로스되도록 부착된다.

이러한 구조를 갖는 하부 및 상부 기판(1,11)을 그 상의 구조물들이 대향되도록 도 3과 같이 합착한다음, 액정을 충진하여 액정 패널을 형성한다. 여기서, 도 3에서와 같이, 상부 기판(11)의 카운터 전극(15)과 하부 기판(1)의 카운터 전극(5)은 정확이 대응되도록 부착되고, 아울러, 상부 기판(11)의 화소 전극(16)과 하부 기판(1)의 화소 전극(6)도 정확히 대응되도록 부착된다. 또한, 도면에서는 자세히 도시되지 않았지만, 바람직하게는, 하부 기판(1)의 단위 액정셀(C1)과 상부 기판(11)의 단위 액정셀(C2)이 정확히 대응되도록 부착된다.

이하, 상기한 구조를 갖는 액정 패널의 동작을 설명하도록 한다.

상, 하부 기판(11,1)에 있어서, 대응되는 위치의 게이트 버스 라인(2a,12a)에 동시에 선택 신호가 인가된다. 그리고, 소정의 데이터 버스 라인(4a,14a)에 화상 신호가 인가되면, 선택 신호가 인가된 게이트 버스 라인(2a,12a)과 화상 신호가 실린 데이터 버스 라인(4a,14a)의 교차점에 구비된 박막 트랜지스터(TFT,TFT1)가 턴온된다. 그러면, 화상 신호가 박막 트랜지스터(TFT, TFT1)을 통과하여, 상, 하 화소 전극(6,16)에 각각 인가된다. 이때, 상하 카운터 전극(5,15)에는 동일한 공통 전압이 계속적으로 인가되고 있으므로, 상부 기판(11)에서의 카운터 전극(15)과 화소 전극(16)사이와, 하부 기판(1)에서의 카운터 전극(5)과 화소 전극(6) 사이에 각각 기판(1,11)에 평행하는 전계가 형성된다.

이에따라, 종래에는 하부 기판(1) 상에서만 형성되었던 평행한 전계가 상부 기판(11) 상에서도 형성된다. 따라서, 상부 기판(11) 주변에 존재하는 액정 분자들은 상부 카운터 전극(15)과 상부 화소 전극(16) 사이에서 형성되는 전계의 영향으로 빠르게 구동되어지므로, 응답 속도 특성이 크게 개선된다.

아울러, 상부 기판(11)에도 공통 전극단과 콘택되는 카운터 전극(15)이 구비되어 있어, 상부 기판측에서 발생되는 정전기를 효과적으로 방전시킬 수 있다.

이때, 상하부 기판(11,1)의 대향에 있어서, 하부 카운터 전극(5)과 상부 카운터 전극(15)이 정대응되도록 배치되면서 동일 전압이 인가되고, 하부 화소 전극(6)과 상부 화소 전극(16) 또한 정대응되도록 배치되면서, 동일 전압이 인가된다. 이에 따라, 상하 기판사이의 동일 전압이 인가되는 전극들 사이에는 등전위를 이루어, 기판에 수직인 전계가 발생되지 않는다.

이상에서 자세히 설명된 바와 같이, 본 발명에 의하면, IPS-LCD에 있어서, 하부 기판 뿐만 아니라, 상부 기판에도 액정을 구동시키는 전극을 형성하여, 상부 기판측의 액정 분자들을 빠르게 동작시킬 수 있다.

이에 따라, 응답 속도가 크게 개선된다.

또한, 상부 기판에 액정 구동 전극이 구비됨에 따라, 상부 기판측에서 발생되는 정전기들을 용이하게 방전시킬 수 있다.

기타, 본 발명은 그 요지를 일탈하지 않는 범위에서 다양하게 변경하여 실시할 수 있다.

Claims

액정층을 사이에 두고 대향되는 상하부 기판;

상기 상하부 기판 각각에 매트릭스 형태로 배치되어, 단위 액정셀 공간을 한정하는 상하 게이트 버스 라인과, 데이터 버스 라인;

상기 상하부 기판의 게이트 버스 라인과 데이터 버스 라인의 교차점에 각각 구비되는 상하 박막 트랜지스터;

상기 상하부 기판의 단위 액정셀 공간에 각각 형성되는 상하 카운터 전극;

상기 상하 카운터 전극이 형성된 단위 액정셀 공간에 각각에 포개어지는 상하 화소 전극;

상기 상부 기판의 단위 액정 셀 공간내에 형성되는 컬러 필터;

상기 동일 기판상에 형성된 게이트 버스 라인과 데이터 버스 라인간을 절연시킴과 아울러, 상기 카운터 전극과 화소 전극간을 절연시키는 게이트 절연막을 포함하며,

상기 상하 게이트 버스 라인과, 상하 데이터 버스 라인, 상하 카운터 전극 및 상하 화소 전극은 각각 서로 대응되도록 배치되는 것을 특징으로 하는 액정 표시 장치.
제 1 항에 있어서, 상기 카운터 전극은 사각의 틀 형상인 것을 특징으로 하는 액정 표시 장치.
제 2 항에 있어서, 상기 화소 전극은 상기 카운터 전극에 있어서 게이트 버스 라인과 평행하는 부분과 각각 오버랩되는 제 1 및 제 2 영역과, 상기 제 1 영역과 제 2 영역간을 연결하는 제 3 영역 및 상기 제 1 또는 제 2 영역과 접속되면서, 상기 박막 트랜지스터와 접속되는 제 4 영역을 포함하는 것을 특징으로 하는 액정 표시 장치.