KR19990052284A - 반도체 에피웨이퍼의 디팩트 평가방법 - Google Patents
반도체 에피웨이퍼의 디팩트 평가방법 Download PDFInfo
- Publication number
- KR19990052284A KR19990052284A KR1019970071741A KR19970071741A KR19990052284A KR 19990052284 A KR19990052284 A KR 19990052284A KR 1019970071741 A KR1019970071741 A KR 1019970071741A KR 19970071741 A KR19970071741 A KR 19970071741A KR 19990052284 A KR19990052284 A KR 19990052284A
- Authority
- KR
- South Korea
- Prior art keywords
- epi
- wafer
- defects
- analysis
- defect
- Prior art date
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 반도체 에피웨이퍼의 디팩트 평가방법에 관한 것이다.
본 발명은, 에피웨이퍼의 성장시 상기 에피웨이퍼의 자체에 형성되는 디팩트의 개수와 위치의 파악 및 상기 디팩트의 유형 등을 분석하는 제1차분석단계; 상기 에피웨이퍼를 세정시키는 공정을 수행하는 세정단계; 상기 세정이 이루어진 에피웨이퍼의 자체의 디팩트의 개수와 위치의 파악 및 상기 디팩트의 유형 등을 분석하는 제2차분석단계; 및 상기 제1차분석의 데이터와 제2차분석의 데이터를 비교하고, 상기 에피웨이퍼의 자체에 형성된 디팩트를 평가하는 평가단계를 구비하여 이루어짐을 특징으로 한다.
따라서, 에피웨이퍼의 자체에 형성되는 디팩트를 정확하게 평가함으로써 에피웨이퍼를 이용한 반도체소자의 제조시 수율에 따른 데이터의 신뢰도가 향상되는 효과가 있다.
Description
본 발명은 반도체 에피웨이퍼의 디팩트 평가방법에 관한 것으로서, 보다 상세하게는 에피웨이퍼(Epi Wafer)의 결정성장시 형성되는 에피웨이퍼의 자체의 디팩트(Defect)를 평가할 수 있는 반도체 에피웨이퍼의 디팩트 평가방법에 관한 것이다.
반도체소자는 일반적으로 실리콘(Si) 단결정으로 이루어지는 웨이퍼를 이용하여 상기 웨이퍼 상에 소정의 막을 형성시키고, 상기 소정의 막을 소정의 패턴(Pattern)으로 형성시킴으로써 제조된다.
여기서 상기 실리콘 단결정으로 이루어지는 웨이퍼는 그 결정성장의 방법에 따라 여러가지로 나눌 수 있으며, 최근에는 웨이퍼의 결성성장시 에피층(Epi Layer)을 성장시키는 에피웨이퍼를 이용하기도 한다.
여기서 상기 에피웨이퍼는 결정성장의 진행중에 상기 에피웨이퍼의 자체에 파티클(Particle), 힐록(Hillock), 스태킹폴트(Stacking Fault) 또는 마운드(Mound) 등과 같은 디팩트가 형성된다.
이에 따라 상기 에피웨이퍼의 자체에 형성되는 디팩트를 반도체소자의 제조에 따른 수율의 저하를 유발시키지 않는 레벨(Level)정도로 관리할 필요가 있다.
그러나 종래에는 상기 에피웨이퍼의 자체에 형성되는 디팩트를 정확하게 분석하여 평가할 수 있는 방법이 없었다.
따라서 종래에는 에피웨이퍼의 자체의 디팩트를 평가할 수 없음으로 인해 에피웨이퍼를 이용한 반도체소자의 제조시 그 수율에 따른 데이터의 신뢰도가 저하되는 문제점이 있었다.
본 발명의 목적은, 에피웨이퍼의 자체에 형성되는 디팩트를 정확하게 평가하기 위한 반도체 에피웨이퍼의 디팩트 평가방법을 제공하는 데 있다.
도1은 본 발명에 따른 반도체 에피웨이퍼의 디팩트 평가방법의 일 실시예를 나타내는 공정도이다.
상기 목적을 달성하기 위한 본 발명에 따른 반도체 에피웨이퍼의 디팩트 평가방법은, 에피웨이퍼의 성장시 상기 에피웨이퍼의 자체에 형성되는 디팩트의 개수와 위치의 파악 및 상기 디팩트의 유형 등을 분석하는 제1차분석단계; 상기 에피웨이퍼를 세정시키는 공정을 수행하는 세정단계; 상기 세정이 이루어진 에피웨이퍼의 자체의 디팩트의 개수와 위치의 파악 및 상기 디팩트의 유형 등을 분석하는 제2차분석단계; 및 상기 제1차분석의 데이터와 제2차분석의 데이터를 비교하고, 상기 에피웨이퍼의 자체에 형성된 디팩트를 평가하는 평가단계를 구비하여 이루어짐을 특징으로 한다.
상기 에피웨이퍼의 자체에 형성된 디팩트를 분석할 수 있도록 상기 에피웨이퍼의 세정은 SC-1 및 HF를 혼합한 혼합액을 이용하여 수행하는 것이 바람직하다.
상기 제1차분석의 데이터와 제2차분석의 데이터는 상기 에피웨이퍼의 맵인 것이 바람직하다.
이하, 본 발명의 구체적인 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
도1은 본 발명에 따른 반도체 에피웨이퍼의 디팩트 평가방법의 일 실시예를 나타내는 공정도이다.
먼저, 본 발명은 에피웨이퍼의 결정성장시 상기 에피웨이퍼의 자체에 형성되는 디팩트를 분석하는 제1차분석단계 및 상기 에피웨이퍼를 세정시키는 세정단계로 구성되어 있다.
그리고 상기 세정이 이루어진 에피웨이퍼의 자체의 디팩트를 분석하는 제2차분석단계 및 상기 제1차분석의 데이터 및 제2차분석의 데이터를 비교, 분석하여 평가하는 평가단계로 구성되어 있다.
여기서 본 발명의 상기 에피웨이퍼의 자체에 형성되는 디팩트는 주로 파티클, 힐록, 스태킹폴트 또는 마운드 등이고, 상기와 같은 디팩트는 모두 파티클로 간주하여 상기 디팩트의 개수와 위치의 파악 등을 분석한다.
그리고 상기와 같이 파티클로 간주된 디팩트의 개수와 위치 등을 파악한 후, 상기 디팩트의 유형을 분석한다.
즉, 상기 제1차분석 및 제2차분석은 먼저, 상기 디팩트를 파티클로 간주하여 상기 디팩트의 개수 및 위치를 파악한 후, 상기 개수와 위치가 파악된 디팩트의 유형을 분석하는 것이다.
여기서 상기 디팩트의 개수 및 위치의 파악은 주로 파티클을 카운팅(Counting)할 수 있는 파티클카운터(Particle Counter)를 이용하고, 상기 디팩트의 유형의 분석은 주로 상기 파티클로 간주한 디팩트의 모폴로지(Morphology)를 확인할 수 있는 에엠에프(AMF : Atomic Force Microscopy)를 이용한다.
그리고 본 발명의 세정공정은 SC-1 및 HF를 혼합시킨 혼합액을 이용하여 수행할 수 있다.
또한 본 발명의 평가공정은 상기 제1차분석의 데이터(Data)와 제2차분석의 데이터에 따라 나타나는 상기 에피웨이퍼의 맵(Map)을 이용할 수 있다.
즉, 상기 세정공정을 전,후한 제1차분석 및 제2차분석의 수행시 나타나는 상기 디팩트가 에피웨이퍼 상에 표시되는 맵을 이용하여 비교하고, 분석함으로써 평가공정을 수행할 수 있다.
이에 따라 본 발명은 상기 에피웨이퍼의 자체에 형성되는 디팩트를 평가할 수 있음으로 인해 상기 디팩트로 인한 결함의 발생시 그 원인을 정확하게 규명할 수 있다.
전술한 구성으로 이루어지는 본 발명의 구체적인 실시예에 따른 작용 및 효과에 대하여 설명한다.
먼저, 에피웨이퍼의 자체에 형성된 디팩트를 파티클로 간주하고, 파티클카운트를 이용하여 상기 디팩트의 개수 및 위치를 파악한다.
여기서 상기 파티클로 간주된 디팩트는 그 사이즈(Size)에 따라 5가지로 구분할 수 있다.
그리고 에엠에프를 이용하여 상기 파티클로 간주된 디팩트의 유형을 분석함으로써 제1차분석을 수행한다.
여기서 상기 제1차분석의 수행으로 나타나는 데이터는 상기 에피웨이퍼 상에 상기 디팩트가 표시되는 에피웨이퍼의 맵을 사용한다.
그리고 SC-1 및 HF를 혼합한 혼합액을 이용하여 상기 에피웨이퍼를 세정시키는 세정공정을 수행한다.
계속해서 상기 제1차분석시 이용한 파티클카운터를 이용하여 상기 에피웨이퍼의 자체에 형성된 디팩트의 개수와 위치의 파악한다.
여기서 파티클카운트를 이용한 상기 디팩트의 개수와 위치의 파악은 상기 디팩트를 파티클로 간주하여 수행한다.
그리고 상기 1차분석시 이용한 에엠에프를 이용하여 상기 개수와 위치가 파악된 디팩트의 유형을 분석함으로써 제2차분석을 수행한다.
여기서 상기 디팩트의 개수 및 위치를 파악한 후, 상기 디팩트가 표현되는 제2차분석의 데이터인 맵을 이용하여 상기 제1차분석의 수행으로 표현되는 맵과 비교할 수 있다.
이에 따라 본 발명은 상기 제1차분석의 데이터와 제2차분석의 데이터를 비교 및 분석을 수행함으로써 상기 에피웨이퍼의 자체의 디팩트를 평가하는 평가공정을 수행한다.
그리고 본 발명은 상기 세정공정의 수행으로 제거되는 디팩트를 확인할 수 있음으로 인해 상기 세정공정을 실제의 반도체소자의 제조에 응용할 수도 있다.
즉, 상기 세정공정을 전,후한 에피웨이퍼의 맵을 비교하여 제거된 디팩트, 잔류하는 디팩트 또는 새로 생성된 디팩트 등을 확인할 수 있기 때문이다.
이러한 구성으로 이루어지는 본 발명은 상기 에피웨이퍼의 자체에 형성되는 디팩트를 비교 및 분석의 수행으로 평가할 수 있음으로 인해 상기 디팩트로 인한 반도체소자의 제조에 따른 수율이 저하되는 원인을 정확하게 규명할 수 있다.
또한 본 발명은 상기 세정공정을 통하여 상기 디팩트의 제거여부를 확인할 수 있음으로 인해 상기 세정공정을 실제의 반도체소자의 제조에 응용할 수 있다.
따라서, 본 발명에 의하면 에피웨이퍼의 자체에 형성되는 디팩트를 정확하게 평가함으로써 에피웨이퍼를 이용한 반도체소자의 제조시 수율에 따른 데이터의 신뢰도가 향상되는 효과가 있다.
이상에서 본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.
Claims (3)
- 에피웨이퍼(Epi Wafer)의 성장시 상기 에피웨이퍼의 자체에 형성되는 디팩트(Defact)의 개수와 위치의 파악 및 상기 디팩트의 유형 등을 분석하는 제1차분석단계;상기 에피웨이퍼를 세정시키는 공정을 수행하는 세정단계;상기 세정이 이루어진 에피웨이퍼의 자체의 디팩트의 개수와 위치의 파악 및 상기 디팩트의 유형 등을 분석하는 제2차분석단계; 및상기 제1차분석의 데이터(Data)와 제2차분석의 데이터를 비교하고, 상기 에피웨이퍼의 자체에 형성된 디팩트를 평가하는 평가단계;를 구비하여 이루어짐을 특징으로 하는 반도체 에피웨이퍼의 디팩트 평가방법.
- 제 1 항에 있어서,상기 에피웨이퍼의 세정은 SC-1 및 HF를 혼합한 혼합액을 이용하여 수행함을 특징으로 하는 상기 반도체 에피웨이퍼의 디팩트 평가방법.
- 제 1 항에 있어서,상기 제1차분석의 데이터와 제2차분석의 데이터는 상기 에피웨이퍼의 맵(Map)인 것을 특징으로 하는 상기 반도체 에피웨이퍼의 디팩트 평가방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970071741A KR19990052284A (ko) | 1997-12-22 | 1997-12-22 | 반도체 에피웨이퍼의 디팩트 평가방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970071741A KR19990052284A (ko) | 1997-12-22 | 1997-12-22 | 반도체 에피웨이퍼의 디팩트 평가방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990052284A true KR19990052284A (ko) | 1999-07-05 |
Family
ID=66091492
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970071741A KR19990052284A (ko) | 1997-12-22 | 1997-12-22 | 반도체 에피웨이퍼의 디팩트 평가방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990052284A (ko) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291225A (ja) * | 1992-04-15 | 1993-11-05 | Mitsubishi Electric Corp | 洗浄能力評価方法 |
| JPH07147308A (ja) * | 1993-11-25 | 1995-06-06 | Shin Etsu Handotai Co Ltd | パーティクル数測定装置 |
| JPH0949802A (ja) * | 1995-08-09 | 1997-02-18 | Shin Etsu Handotai Co Ltd | パーティクルの検査方法 |
-
1997
- 1997-12-22 KR KR1019970071741A patent/KR19990052284A/ko not_active Application Discontinuation
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05291225A (ja) * | 1992-04-15 | 1993-11-05 | Mitsubishi Electric Corp | 洗浄能力評価方法 |
| JPH07147308A (ja) * | 1993-11-25 | 1995-06-06 | Shin Etsu Handotai Co Ltd | パーティクル数測定装置 |
| JPH0949802A (ja) * | 1995-08-09 | 1997-02-18 | Shin Etsu Handotai Co Ltd | パーティクルの検査方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5240866A (en) | Method for characterizing failed circuits on semiconductor wafers | |
| KR101448971B1 (ko) | 실제 결함들이 잠재적으로 조직적인 결함들인지 또는 잠재적으로 랜덤인 결함들인지를 결정하기 위한 컴퓨터-구현 방법들 | |
| US7531462B2 (en) | Method of inspecting semiconductor wafer | |
| US6430572B1 (en) | Recipe management database system | |
| US5946543A (en) | Semiconductor wafer evaluating method and semiconductor device manufacturing method | |
| US20100004775A1 (en) | Method and system for defect detection in manufacturing integrated circuits | |
| JPH0949802A (ja) | パーティクルの検査方法 | |
| US6624078B1 (en) | Methods for analyzing the effectiveness of wafer backside cleaning | |
| JP4080087B2 (ja) | 分析方法，分析システム及び分析装置 | |
| US20020055802A1 (en) | System and method for controlling semiconductor device manufacturing flow | |
| KR19990052284A (ko) | 반도체 에피웨이퍼의 디팩트 평가방법 | |
| US5711848A (en) | Non-product patterned particle test wafer and testing method therefor | |
| US20050055121A1 (en) | System and methed for effective field loss analysis for semiconductor wafers | |
| TW507308B (en) | Correction of overlay offset between inspection layers in integrated circuits | |
| KR100386688B1 (ko) | 단결정 실리콘 웨이퍼 검사 방법 | |
| US6429452B1 (en) | Test structure and methodology for characterizing ion implantation in an integrated circuit fabrication process | |
| JPH03233955A (ja) | シリコンウエーハの微小ピットの検出方法 | |
| JP4538205B2 (ja) | 検査データの解析プログラム、検査データ解析装置 | |
| US6046061A (en) | Method of inspecting wafer water mark | |
| CN109727887A (zh) | 晶圆的晶边缺陷的监控方法 | |
| KR20080054565A (ko) | 단결정 에피 웨이퍼의 에피 결함 평가 방법 | |
| JPH1174493A (ja) | Ｓｏｉウエーハの欠陥検査方法 | |
| JPH1154579A (ja) | 半導体基板の評価方法 | |
| US5913103A (en) | Method of detecting metal contaminants in a wet chemical using enhanced semiconductor growth phenomena | |
| US6275293B1 (en) | Method for measurement of OSF density |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application |