KR19990047968A - 래이드 시스템을 위한 이중 입출력 버스를 갖는어레이 제어기의 구조 - Google Patents

래이드 시스템을 위한 이중 입출력 버스를 갖는어레이 제어기의 구조 Download PDF

Info

Publication number
KR19990047968A
KR19990047968A KR1019970066547A KR19970066547A KR19990047968A KR 19990047968 A KR19990047968 A KR 19990047968A KR 1019970066547 A KR1019970066547 A KR 1019970066547A KR 19970066547 A KR19970066547 A KR 19970066547A KR 19990047968 A KR19990047968 A KR 19990047968A
Authority
KR
South Korea
Prior art keywords
input
array controller
bus
disk
output
Prior art date
Application number
KR1019970066547A
Other languages
English (en)
Inventor
김중배
이상민
김진표
안대영
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019970066547A priority Critical patent/KR19990047968A/ko
Publication of KR19990047968A publication Critical patent/KR19990047968A/ko

Links

Landscapes

  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명은 래이드 시스템을 위한 이중 입출력 버스를 갖는 어레이 제어기의 구조에 관한 것이다.
일반적인 래이드(Redundant Array of Inexpensive Disks ;RAID) 시스템에서 어레이 제어기는 PCI(Peripheral Components Interconnect) 버스와 같은 표준화된 버스를 입출력 버스로 채용하고, 이 입출력 버스에 정합이 가능한 SCSI(Small Computer System Interface)제어기를 채용하여 용이하게 구현할 수 있다. 그러나 이러한 버스를 기반으로 하는 어레이 제어기는 구현은 용이하지만 버스의 제약으로 인하여 시스템의 확장성 및 성능 면에서 제약이 따르며, 이에 따라 대용량, 고성능의 어레이 제어기를 구현하기 어려운 문제점이 있다.
이러한 문제점을 해결하기 위하여, 본 발명에서는 어레이 제어기에 이중의 입출력 버스를 구현하고, 이 두 개의 입출력 버스로부터 동시에 버퍼 메모리의 접근이 발생한 경우 충돌을 방지하기 위한 공유 버퍼 메모리를 구현하므로써 대용량, 고성능의 래이드 시스템을 위한 이중 입출력 버스를 갖는 어레이 제어기의 구조가 제시된다.

Description

래이드 시스템을 위한 이중 입출력 버스를 갖는 어레이 제어기의 구조
본 발명은 래이드(Redundant Array of Inexpensive Disks ;이하 RAID라 함) 시스템을 위한 이중 입출력 버스를 갖는 어레이 제어기의 구조에 관한 것으로 특히, 하드웨어 RAID 제어기가 복수 개의 입출력 버스와 복수 개의 호스트 정합 장치를 갖도록 하여 대용량, 고성능의 RAID 시스템을 구현할 수 있도록 한 RAID 시스템을 위한 이중 입출력 버스를 갖는 어레이 제어기의 구조에 관한 것이다.
컴퓨터 시스템의 처리 속도, 신뢰성 등은 계속 향상되고 있는 반면, 디스크 저장 장치의 성능 향상은 주처리 장치의 성능 향상에 비해 느린 속도로 이루어져 컴퓨터와 디스크 저장 장치 간의 성능 차이는 갈수록 커져 가고 있다. 패터슨(Patterson) 등은 "A Case for Redundant Arrays of Inexpensive Disks(RAID)"에서 단일, 대용량 디스크의 용량은 빠른 속도로 향상되는 반면에 성능은 아주 느린 속도로 향상되고 있다는 점을 지적하고 있다. 이 논문에서 패터슨 등은 저가격의 디스크들을 어레이로 구성하여 하나의 대용량 디스크로 사용하는 RAID 시스템을 제안하였다. RAID 시스템은 디스크 저장 성능이 향상될 뿐만 아니라 기존의 단일 대용량 디스크가 가진 신뢰성 문제를 향상시킬 수 있다.
즉, RAID 시스템은 여러 개의 독립된 디스크 저장 장치들을 하나로 모아 각각의 디스크로 데이터를 분산 수용하고 동시에 여러 디스크로의 접근을 가능하게 하므로써 입출력 특성을 향상시키고, 또한 호스트 컴퓨터시스템으로는 여러 개의 독립된 디스크 저장 장치들이 마치 하나의 디스크처럼 보이게 하므로써 대용량 저장 장치의 구현을 가능하게 한다. 또한 디스크 복제나 오류 검사 정정(Error Checking and Correction ;ECC)코드 또는 패리티 데이터와 같은 보조 데이터를 동시에 수용하므로써 RAID 시스템 중 어느 한 디스크에 고장이 발생하더라도 데이터를 자동적으로 복구할 수 있는 방법을 제공하여 시스템의 가용성을 높일 수 있다.
RAID 시스템은 구성 형태에 따라 여러 가지 레벨로 나누어지는데, 패터슨 등이 발표한 논문에 따르면 RAID 시스템을 다섯 가지 형태, 즉 RAID 레벨 1 - 5로 구분하였다.
먼저, RAID 레벨 1은 N개의 디스크에 데이터를 저장하고 또다른 N개의 미러(mirror) 디스크에 같은 데이터를 복사하여 저장하는 형태이다. 데이터 쓰기 시에는 항상 2개의 디스크에 데이터를 저장하여야 하고, 읽기 시에는 두 디스크 중 접근 시간이 빠른 디스크를 선택하여 데이터를 읽을 수 있다. 만약 한 디스크에 고장이 발생하면 복제된 다른 디스크로 서비스를 계속할 수 있다. RAID 레벨 2는 해밍(Hamming) 코드를 사용하여 데이터를 보호하는 방법으로, RAID 레벨 1의 미러 기법보다는 디스크 비용이 적게 든다. RAID 레벨 3은 N개로 구성된 데이터 디스크 그룹에 하나의 패리티 디스크를 추가하여 구성한 형태이다. 데이터 쓰기 시에는 데이터를 비트 혹은 바이트 단위로 분산(Interleaving)하여 각 데이터 디스크에 저장하고 패리티 디스크에는 각 데이터 디스크에 저장된 데이터에 대해 익스클러시브-오알(exclusive-OR)로 연산된 패리티를 저장한다. 읽기 시에는 N개의 디스크를 동시에 접근하여야 하며, 만약 하나의 디스크에 고장이 발생하면 패리티 디스크에 저장된 패리티 데이터를 이용하여 정보를 복구할 수 있다. RAID 레벨 4는 RAID 레벨 3과 같이 N + 1개의 디스크로 구성되며, N개의 디스크에는 데이터를 저장하고 나머지 하나의 디스크는 패리티를 저장한다. 단, RAID 레벨 3과 다른 점은 데이터를 블럭 단위로 분산하여 저장하는 것이다. 따라서 데이터 쓰기 시에는 하나의 데이터 디스크와 패리티 디스크의 접근이 필요하며, 읽기 시에는 하나의 디스크만 접근하면 된다. 그리고 한 디스크의 고장 시에는 패리티 디스크에 저장된 패리티를 이용하여 정보의 복구를 할 수 있다. 한편, RAID 레벨 5는 RAID 레벨 4와 유사하게 데이터를 블럭 단위로 저장하는 형태이지만 패리티를 한 디스크에 고정하여 저장하지 않고 데이터와 같이 각 디스크에 분산하여 저장하는 기법이다. 데이터를 읽고 쓰는 것과 한 디스크의 고장 시에 대한 데이터의 복구 방법도 RAID 레벨 4와 같다. 이 외에도 보조 데이터를 사용하지 않고 단순히 데이터만 분산하여 수용한 RAID 레벨 0과 리드-솔로몬(Reed-Solomon) 코드를 사용하여 P + Q 리던던시(Redundancy)를 둔 RAID 레벨 6이 있다. RAID 레벨 6은 동시에 두 개의 디스크에 고장이 발생하여도 정보를 복구할 수 있기 때문에 패리티를 사용하는 방법보다 시스템의 가용성이 높은 형태이다. 현재 대부분의 RAID 시스템은 RAID 레벨 0, 1, 3, 5 그리고 RAID 레벨 0과 1의 복합 형태인 RAID 레벨 0/1을 대부분 지원하고 있으며, 사용자의 응용 환경에 적합한 형태를 선택하여 사용한다.
RAID 시스템에서 어레이 제어기는 PCI 버스와 같은 표준화된 버스를 입출력 버스로 채용하고, 이 입출력 버스에 정합이 가능한 소형 컴퓨터 시스템 인터페이스(Small Computer System Interface ;이하 SCSI라 함) 제어기를 호스트 인터페이스와 디스크 인터페이스로 사용함으로써 용이하게 구현할 수 있다. 그러나 이러한 버스를 기반으로 하는 어레이 제어기는 구현은 용이하지만 버스의 규약에 따른 디스크 인터페이스나 호스트 인터페이스의 갯수 및 성능에 제약이 따른다. 따라서 대용량, 고성능의 어레이 제어기를 구현하기 어려운 문제점이 있다.
따라서, 본 발명은 어레이 제어기에 이중의 입출력 버스를 구현하고, 이 두 개의 입출력 버스로부터 동시에 버퍼 메모리의 접근이 발생한 경우 충돌을 방지하기 위한 공유 버퍼 메모리를 구현하므로써 대용량, 고성능의 이중입출력 버스를 갖는 RAID 시스템을 위한 이중 입출력 버스를 갖는 어레이 제어기의 구조를 제공하는데 그 목적이 있다.
상술한 목적을 달성하기 위한 본 발명에 따른 래이드 시스템을 위한 이중 입출력 버스를 갖는 어레이 제어기의 구조는 다수의 디스크 모듈과, 상기 다수의 소형 컴퓨터 시스템 인터페이스 디스크 모듈과 연결되어 호스트 컴퓨터의 입출력 요구를 처리하는 어레이 제어기와, 상기 어레이 제어기에서 수행되는 어레이 관리 소프트웨어로 이루어진 래이드 시스템에 있어서, 상기 어레이 제어기는 상기 어레이 관리 소프트웨어를 수행하고 상기 호스트 컴퓨터와 소형 컴퓨터 시스템 인터페이스 디스크 모듈 사이의 데이터 전송을 관리하는 프로세서와, 상기 프로세서와 PCI 브리지를 통하여 접속되는 제 1 및 제 2 입출력 버스와, 상기 제 1 및 제 2 입출력 버스에서 공유가 가능하며 상기 제 1 및 제 2 입출력 버스로부터 동시에 접근이 발생되었을 때의 충돌을 방지하기 위하여 복수의 모듈로 구성된 공유 버퍼 메모리 블럭과, 상기 호스트 컴퓨터와 상기 어레이 제어기 간의 데이터 전송을 위해 상기 제 1 및 제 2 입출력 버스와 연결된 호스트 인터페이스를 포함하여 구성되는 것을 특징으로 한다.
도 1은 일반적인 래이드 시스템의 구조도.
도 2는 본 발명에 따른 이중 입출력 버스를 갖는 어레이 제어기의 구조도.
도 3은 공유 버퍼 메모리의 상세 구조도.
도 4는 두 입출력 버스로부터 같은 버퍼 메모리 모듈의 접근을 요구할 때의 공유 버퍼 메모리의 접근 방법을 설명하기 위해 도시한 블럭도.
도 5는 두 입출력 버스로부터 각각의 버퍼 메모리 모듈의 접근을 요구할 때의 공유 버퍼 메모리의 접근 방법을 설명하기 위해 도시한 블럭도.
<도면의 주요 부분에 대한 부호 설명>
21 : 프로세서 22 : 로컬 메모리
23, 24 : 제 1 및 제 2 입출력 버스 25, 26 : PCI 브리지
27 : 중재기
28, 29 : 제 1 및 제 2 호스트 인터페이스
271, 273 : 제 1 및 제 2 버퍼 메모리 272, 274 : 패리티 엔진
31, 32 : 제 1 및 제 2 입출력 버스 인터페이스부
33, 34 : 제 1 및 제 2 버퍼 메모리
35, 36 : 제 1 및 제 2 패리티 엔진
37 : 중재기 38 : 트랜시버 버퍼
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 1은 일반적인 RAID 시스템의 구조도로서, 어레이 제어기(11)는 N개의 SCSI 디스크 모듈(13)과 연결되어 호스트 컴퓨터(12)의 입출력 요구를 처리한다.
어레이 제어기(11)는 지능형 제어기로서, 어레이 관리 소프트웨어를 수행하고 호스트 컴퓨터(12)와 SCSI 디스크 모듈(13) 사이의 데이터 전송을 관리하는 중앙 처리 장치(CPU)와 같은 프로세서(111), 로컬 메모리(112) 그리고 PCI(Peripheral Component Interconnect) 버스와 같은 입출력 버스를 가지고 있다. 또한 어레이 제어기(11)는 호스트 컴퓨터(12)와의 데이터 전송을 위한 호스트 인터페이스(113), SCSI 디스크 모듈(13)과의 접속을 위한 SCSI 디스크 모듈 인터페이스(114), SCSI 제어기 블럭(115), 디스크 캐쉬 혹은 속도 정합 버퍼로 사용되는 버퍼 메모리(116) 및 패리티 연산을 위한 패리티 엔진(117) 등으로 구성되어 있다. 또한 PCI 입출력 버스는 PCI 브리지(118)를 통하여 프로세서(111) 및 로컬 메모리(112)와 연결된다.
도 2는 본 발명에 따른 이중 입출력 버스를 갖는 어레이 제어기의 구조도로서, 프로세서(21), 로컬 메모리(22), 제 1 및 제 2 PCI 입출력 버스(23, 24)를 통한 제 1 및 제 2 호스트 인터페이스(28, 29), 공유 버퍼 메모리(27) 등으로 구성되어 있으며, 제 1 및 제 2 PCI 입출력 버스(23 및 24)는 제 1 및 제 2 PCI 브리지(25 및 26)를 통해 프로세서(21) 및 로컬 메모리(22)와 연결된다.
이러한 구성은 도 1의 어레이 제어기의 구성과 유사하지만 도 1의 어레이 제어기와는 달리 PCI 입출력 버스가 이중으로 구성(23 24)되어 있어서 디스크 인터 페이스의 개수를 두 배로 늘릴 수가 있으며, 이에 따라 최대 장착 가능한 디스크의 개수 및 데이터 분산 효과도 두 배로 늘릴 수 있는 환경을 제공하고 있다. 호스트 인터페이스는 필요에 따라 하나 이상으로 구성할 있으며, PCI 입출력 버스(23, 24)의 부하를 균등하게 하기 위하여 양쪽 버스에 나누어 구성하는 것이 좋다. 호스트 컴퓨터로부터 디스크 쓰기 요구가 발생하면 어레이 제어기는 호스트 인터페이스의 SCSI 채널을 통하여 데이터 블럭을 공유 버퍼 메모리(27) 내의 제 1 또는 제 2 버퍼 메모리(271 또는 273)로 전송한다. 이 때 데이터 버퍼 메모리(271 또는 273)의 선택은 새로운 데이터 블럭이 쓰여질 디스크가 장착되어 있는 PCI 입출력 버스(23 또는 24)의 모듈을 선택한다. 그리고 어레이 제어기는 해당 버퍼 메모리(271 또는 273)의 패리티 엔진(272 또는 274)으로 하여금 새로운 데이터 블럭에 대한 새로운 패리티를 연산하게 하고, 새로운 데이터 블럭과 새로 연산된 패리티 블럭을 디스크로 갱신한다. 디스크 읽기 시에는 해당 데이터 블럭을 가지고 있는 디스크로부터 데이터를 읽어서 같은 PCI 입출력 버스(23 또는 24)에 있는 버퍼 메모리(271 또는 273)로 옮긴 후, 호스트 컴퓨터로부터 읽기 명령을 받은 제 1 또는 제 2 호스트 인터페이스(28 또는 29)의 SCSI 채널을 통하여 데이터를 전송한다. 공유 버퍼 메모리(27)는 두 모듈로 구성되어 있으며, 두 개의 PCI 입출력 버스(23 및 24)를 통해서 양쪽 모두 접근 가능하도록 되어 있다.
도 3은 공유 버퍼 메모리의 상세 구조도이다.
도시된 것처럼, 공유 버퍼 메모리는 제 1 및 제 2 입출력 버스 인터페이스부(31, 32), DRAM으로 구성된 제 1 및 제 2 버퍼 메모리(33, 34), 제 1 및 제 2 패리티 엔진(35, 36), 두 입출력 버스 인터페이스부(31, 32) 사이의 중재기(37) 및 트랜시버 버퍼로(38) 구성되어 있다. 제 1 및 제 2 입출력 버스 인터페이스부(31, 32)는 PCI 버스의 슬래이브(Slave) 기능만 가지고 있으며, PCI 버스로부터 제 1 또는 제2 버퍼 메모리(33, 34)로의 접근 요구가 있으면 중재기(37)로 중재 요청 신호(REQ)를 발생시키고, 중재기로부터 사용 승락 신호(GNT)를 받으면 제 1 또는 제 2 버퍼 메모리(33, 34)의 접근을 수행한다.
도 4는 두 입출력 버스로부터 같은 버퍼 메모리 모듈의 접근을 요구할 때의 공유 버퍼 메모리의 접근 방법을 설명하기 위해 도시한 블럭도이고, 도 5는 두 입출력 버스로부터 각각의 버퍼 메모리 모듈의 접근을 요구할 때의 공유 버퍼 메모리의 접근 방법을 설명하기 위해 도시한 블럭도이다.
도 4에 도시된 것처럼, 중재기는 두 입출력 버스 인터페이스부(41, 42)로부터 동시에 버퍼 메모리(43)의 접근이 발생되었을 때 버퍼 메모리(43)의 충돌을 막기 위하여 어느 한 쪽에만 사용권을 주도록 한다. 즉, 양쪽 입출력 버스 인터페이스부(41, 42)의 중재 요청 신호를 받아 우선 순위와 같은 중재 규칙에 따라 중재하도록 되어 있다. 또한 도 5에 도시된 것처럼, 입출력 버스 인터페이스부(51, 52)가 서로 다른 쪽의 버퍼 메모리(53, 54)를 요구할 때에는 트랜시버 버퍼(58)를 인에이블(enable)시킨다.
만약 도 4에서 제 1 입출력 버스 인터페이스부(41)가 우선 순위가 높다면 중재기는 GNT 0 신호를 액티브(Active) 상태로 만들어 제 1 입출력 버스 인터페이스부(41)에게 제 1 버퍼 메모리(43)의 사용권을 부여하고 제 2 입출력 버스 인터페이스부(42)는 대기 상태로 만든다. 이 때 트랜시버 버퍼(48)는 디스에이블(disable)시킨다. 그리고 제 1 입출력 버스 인터페이스부(41)가 데이터 전송을 완료하고 나면 제 2 입출력 버스 인터페이스부(42)에게 제 1 버퍼 메모리(43)의 사용권이 주어진다.
또한 중재기(57)는 버퍼 메모리(53, 54)의 사용 효율을 높이기 위하여 제 1 입출력 버스 인터페이스부(51)가 제 1 버퍼 메모리(53)를, 제 2 입출력 버스 인터페이스부(52)가 제 2 버퍼 메모리(54)의 접근을 요구할 때에는 양쪽 모두에게 접근을 허용한다. 이 때 트랜시버 버퍼(58)는 디스에이블(disable)시킨다.
상술한 바와 같이 본 발명에 따르면, 입출력 버스를 이중으로 구성하여 디스크 인터페이스의 수, 최대 장착 가능한 디스크의 수 및 데이터 분산 효과를 두 배로 향상시킬 수 있으며, 공유 버퍼 메모리를 이용하여 두 개의 입출력 버스로부터 동시에 버퍼 메모리의 접근이 발생한 경우 충돌을 방지하여 대용량, 고성능의 RAID 제어기를 구현할 수 있는 탁월한 효과가 있다.

Claims (2)

  1. 다수의 디스크 모듈과,
    상기 다수의 소형 컴퓨터 시스템 인터페이스 디스크 모듈과 연결되어 호스트 컴퓨터의 입출력 요구를 처리하는 어레이 제어기와,
    상기 어레이 제어기에서 수행되는 어레이 관리 소프트웨어로 이루어진 래이드 시스템에 있어서,
    상기 어레이 제어기는 상기 어레이 관리 소프트웨어를 수행하고 상기 호스트 컴퓨터와 소형 컴퓨터 시스템 인터페이스 디스크 모듈 사이의 데이터 전송을 관리하는 프로세서와,
    상기 프로세서와 PCI 브리지를 통하여 접속되는 제 1 및 제 2 입출력 버스와,
    상기 제 1 및 제 2 입출력 버스에서 공유가 가능하며 상기 제 1 및 제 2 입출력 버스로부터 동시에 접근이 발생되었을 때의 충돌을 방지하기 위하여 복수의 모듈로 구성된 공유 버퍼 메모리 블럭과,
    상기 호스트 컴퓨터와 상기 어레이 제어기 간의 데이터 전송을 위해 상기 제 1 및 제 2 입출력 버스와 연결된 호스트 인터페이스를 포함하여 구성되는 것을 특징으로 하는 래이드 시스템을 위한 이중 입출력 버스를 갖는 어레이 제어기의 구조.
  2. 제 1 항에 있어서, 상기 공유 버퍼 메모리는 상기 제 1 및 제 2 입출력 버스로부터의 접근 요구가 들어오면 요청 신호를 발생하는 제 1 및 제 2 입출력 버스 인터페이스부와,
    상기 제 1 및 제 2 입출력 버스 인터페이스부로부터 받은 접근 요청 신호에 대해 승낙 신호를 생성하는 제 1 입출력 버스 인터페이스부 및 제 2 입출력 버스 인터페이스부 사이의 중재기와,
    호스트 컴퓨터의 데이터 읽기 또는 쓰기 요구에 따라 디스크 캐쉬 또는 속도 정합 버퍼로 사용되는 제 1 및 제 2 버퍼 메모리와,
    상기 호스트 컴퓨터의 요구에 따라 선택된 데이터 블럭에 대해 패리티 연산을 수행하는 제 1 및 제 2 패리티 엔진과,
    상기 제 1 및 제 2 입출력 버스 인터페시스부가 서로 다른 쪽의 버퍼 메모리를 요구할 경우 인에이블되고, 상기 제 1 및 제 2 입출력 버스 인터페시스부가 동시에 같은 버퍼 메모리를 요구할 경우 디스에이블되는 트랜시버 버퍼를 포함하여 구성되는 것을 특징으로 하는 래이드 시스템을 위한 이중 입출력 버스를 갖는 어레이 제어기의 구조.
KR1019970066547A 1997-12-06 1997-12-06 래이드 시스템을 위한 이중 입출력 버스를 갖는어레이 제어기의 구조 KR19990047968A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970066547A KR19990047968A (ko) 1997-12-06 1997-12-06 래이드 시스템을 위한 이중 입출력 버스를 갖는어레이 제어기의 구조

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970066547A KR19990047968A (ko) 1997-12-06 1997-12-06 래이드 시스템을 위한 이중 입출력 버스를 갖는어레이 제어기의 구조

Publications (1)

Publication Number Publication Date
KR19990047968A true KR19990047968A (ko) 1999-07-05

Family

ID=66088978

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970066547A KR19990047968A (ko) 1997-12-06 1997-12-06 래이드 시스템을 위한 이중 입출력 버스를 갖는어레이 제어기의 구조

Country Status (1)

Country Link
KR (1) KR19990047968A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467102B1 (ko) * 2002-05-28 2005-01-24 (주) 그레이프테크놀로지 데이터 저장 시스템
KR100596982B1 (ko) * 2004-12-15 2006-07-05 삼성전자주식회사 이중 계층 버스 구조, 이중 계층 버스 구조를 가진 시스템온 칩 시스템 및 시스템 온 칩 시스템의 버스 액세스 방법
WO2011132922A2 (ko) * 2010-04-20 2011-10-27 주식회사 태진인포텍 반도체 저장장치를 위한 알에이아이디 제어기 및 그 제공 방법
US8495303B2 (en) 2008-03-06 2013-07-23 Samsung Electronics Co., Ltd. Processor and computer system with buffer memory
KR20150078016A (ko) * 2013-12-30 2015-07-08 주식회사 태진인포텍 반도체 저장 장치

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100467102B1 (ko) * 2002-05-28 2005-01-24 (주) 그레이프테크놀로지 데이터 저장 시스템
KR100596982B1 (ko) * 2004-12-15 2006-07-05 삼성전자주식회사 이중 계층 버스 구조, 이중 계층 버스 구조를 가진 시스템온 칩 시스템 및 시스템 온 칩 시스템의 버스 액세스 방법
US8495303B2 (en) 2008-03-06 2013-07-23 Samsung Electronics Co., Ltd. Processor and computer system with buffer memory
WO2011132922A2 (ko) * 2010-04-20 2011-10-27 주식회사 태진인포텍 반도체 저장장치를 위한 알에이아이디 제어기 및 그 제공 방법
WO2011132922A3 (ko) * 2010-04-20 2012-03-08 주식회사 태진인포텍 반도체 저장장치를 위한 알에이아이디 제어기 및 그 제공 방법
KR20150078016A (ko) * 2013-12-30 2015-07-08 주식회사 태진인포텍 반도체 저장 장치

Similar Documents

Publication Publication Date Title
US7062591B2 (en) Controller data sharing using a modular DMA architecture
US7437493B2 (en) Modular architecture for a network storage controller
US5890207A (en) High performance integrated cached storage device
EP0907917B1 (en) Cache memory controller in a raid interface
US5345565A (en) Multiple configuration data path architecture for a disk array controller
US6839788B2 (en) Bus zoning in a channel independent storage controller architecture
US5884055A (en) Method and apparatus including a shared resource and multiple processors running a common control program accessing the shared resource
EP0594464B1 (en) Method of operating a data storage disk array
US5890219A (en) Redundant writing of data to cached storage system
US5737744A (en) Disk array controller for performing exclusive or operations
US5881254A (en) Inter-bus bridge circuit with integrated memory port
EP0717357B1 (en) Disk array apparatus
KR0181471B1 (ko) 컴퓨터 데이타 경로배정 시스템
US5257391A (en) Disk controller having host interface and bus switches for selecting buffer and drive busses respectively based on configuration control signals
CN102209103B (zh) 向多个存储控制器多播写请求
US7730257B2 (en) Method and computer program product to increase I/O write performance in a redundant array
US6295598B1 (en) Split directory-based cache coherency technique for a multi-processor computer system
US6009481A (en) Mass storage system using internal system-level mirroring
US5522065A (en) Method for performing write operations in a parity fault tolerant disk array
US6044207A (en) Enhanced dual port I/O bus bridge
US7493432B2 (en) Storage system with memories each having DIMMs daisy-chain connected to one another and control method thereof
US6842829B1 (en) Method and apparatus to manage independent memory systems as a shared volume
US20110225353A1 (en) Redundant array of independent disks (raid) write cache sub-assembly
KR19990047968A (ko) 래이드 시스템을 위한 이중 입출력 버스를 갖는어레이 제어기의 구조
JP4368587B2 (ja) バスブリッジ回路、バス接続システム、及びバスブリッジ回路のデータエラー通知方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application