KR19990046854A - Carrier Phase Error Compensator - Google Patents
Carrier Phase Error Compensator Download PDFInfo
- Publication number
- KR19990046854A KR19990046854A KR1019970064999A KR19970064999A KR19990046854A KR 19990046854 A KR19990046854 A KR 19990046854A KR 1019970064999 A KR1019970064999 A KR 1019970064999A KR 19970064999 A KR19970064999 A KR 19970064999A KR 19990046854 A KR19990046854 A KR 19990046854A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- carrier
- receives
- delay
- digital
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D7/00—Transference of modulation from one carrier to another, e.g. frequency-changing
- H03D7/16—Multiple-frequency-changing
- H03D7/165—Multiple-frequency-changing at least two frequency changers being located in different paths, e.g. in two paths with carriers in quadrature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0045—Calibration of demodulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/0066—Mixing
- H03D2200/0078—Mixing using a switched phase shifter or delay line
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
본 발명은 반송파 위상 에러 보상장치에 관한 것으로, 종래에는 반송파가 정확히 90
Description
본 발명은 반송파 위상 에러 보상장치에 관한 것으로, 특히 두 개의 위상을 가진 반송파를 이용하는 변복조시스템에서 발생하는 위상에러를 감지하여 이를 내부적으로 보상할 수 있도록 한 반송파 위상 에러 보상장치에 관한 것이다.The present invention relates to a carrier phase error compensation device, and more particularly, to a carrier phase error compensation device capable of detecting a phase error occurring in a modulation / demodulation system using a carrier having two phases and compensating it internally.
도1은 종래 반송파 위상 에러 보상장치의 구성을 보인 블록도로서, 이에 도시된 바와같이 반송파(
먼저, 위상시프터(12)는 로컬 오실레이터(10)에서 발생한 반송파(
즉, 제1,제2 입력신호(I1(t),I2(t))는 반송파(
그러나, 상기와 같이 동작하는 종래 장치는 반송파가 정확히 90
따라서, 상기와 같은 문제점을 감안하여 창안한 본 발명은 두 개의 위상을 가진 반송파를 이용하는 변복조시스템에서 발생하는 위상에러를 감지하여 이를 내부적으로 보상할 수 있도록 한 반송파 위상 에러 보상장치를 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a carrier phase error compensation device capable of detecting a phase error occurring in a modulation / demodulation system using a carrier having two phases and compensating it internally. There is this.
도1은 종래 반송파 위상 에러 보상장치의 구성을 보인 블록도.1 is a block diagram showing the configuration of a conventional carrier phase error compensation device.
도2는 본 발명 반송파 위상 에러 보상장치의 구성을 보인 블록도.Figure 2 is a block diagram showing the configuration of the carrier phase error compensation device of the present invention.
도3은 도2에 있어서, 검출부의 구성을 보인 블록도.3 is a block diagram showing the configuration of a detector in FIG.
도4는 도2에 있어서, 지연부의 구성을 보인 블록도.4 is a block diagram showing the configuration of a delay unit in FIG.
*****도면의 주요부분에 대한 부호의 설명********** Description of the symbols for the main parts of the drawings *****
10:로컬 오실레이터 11,13,20:믹서10: Local Oscillator 11, 13, 20: Mixer
12:위상시프터 21:로우패스필터12: phase shifter 21: low pass filter
22:레벨시프터 23:적분기22: level shifter 23: integrator
24:합성기 25:아나로그/디지털변환기24: Synthesizer 25: Analog / Digital Converter
26:검출부 27:지연부26: Detection part 27: Delay part
상기와 같은 목적은 반송파를 발생하는 로컬 오실레이터와; 상기 로컬 오실레이터로부터 반송파를 입력받아 이를 90도 만큼 위상을 시프터하는 위상시프터와; 상기 로컬 오실레이터로부터 반송파를 입력받아 이를 제2 입력신호와 승산하는 제2 믹서와; 상기 위상시프터로부터 시프트된 신호를 입력받아 이를 로컬 오실레이터로부터 발생된 신호와 승산하는 믹서와; 상기 믹서로부터 승산신호를 입력받아 이를 로우 패스 필터링하는 로우패스필터와; 상기 로우패스필터로부터 필터링된 신호를 입력받아 그 신호의 레벨을 시프트하는 레벨시프터와; 상기 레벨시프터로부터 출력된 신호를 입력받아 이를 적분하는 적분기와; 상기 로컬 오실레이터로부터 반송파를 입력받아 그 반송파의 위상에러인 직류값을 검출하는 검출부와; 상기 검출부의 직류값과 상기 적분기의 적분신호를 입력받아 이를 가산하는 합성부와; 상기 합성부의 가산신호를 입력받아 이를 디지털신호로 변환하는 아나로그/디지털변환부와; 상기 위상시프터의 시프팅신호를 입력받아 이를 상기 아나로그/디지털변환부의 디지털신호에 의해 소정시간 지연하는 지연부와; 상기 지연부의 지연신호를 입력받아 이를 입력신호와 믹싱하는 믹서로 구성함으로써 달성되는 것으로, 이와같은 본 발명을 첨부한 도면을 참조하여 설명하면 다음과 같다.The above object is a local oscillator for generating a carrier; A phase shifter which receives a carrier from the local oscillator and shifts the phase by 90 degrees; A second mixer configured to receive a carrier from the local oscillator and multiply it by a second input signal; A mixer which receives the shifted signal from the phase shifter and multiplies it by a signal generated from a local oscillator; A low pass filter configured to receive a multiplication signal from the mixer and low pass filter the multiplication signal; A level shifter which receives the filtered signal from the low pass filter and shifts the level of the signal; An integrator that receives the signal output from the level shifter and integrates it; A detector which receives a carrier from the local oscillator and detects a direct current value that is a phase error of the carrier; A synthesizer which receives the DC value of the detector and the integrated signal of the integrator and adds the integrated signal; An analog / digital converting unit which receives the addition signal of the combining unit and converts it into a digital signal; A delay unit which receives a shifting signal of the phase shifter and delays the shift signal by a predetermined time by a digital signal of the analog / digital converter; This is achieved by receiving a delay signal of the delay unit and mixing the input signal with the input signal. The present invention will be described below with reference to the accompanying drawings.
도2는 본 발명 반송파 위상 에러장치의 일실시예의 구성을 보인 블록도로서, 이에 도시한 바와같이 반송파(
도3은 상기 검출부(26)의 구성을 보인 블록도로서, 이에 도시한 바와같이 로컬 오실레이터(10)로부터 반송파(
도4는 상기 지연부(27)의 구성을 보인 블록도로서, 이에 도시한 바와같이 아나로그/디지털변환부(25)로부터 출력되는 디지털신호의 최상위비트의 값에 따라 위상시프터(12)의 시프팅신호(
먼저, 믹서(20)는 로컬 오실레이터(10)로부터 발생되는 반송파(
이때, 상기 반송파(
상기 식(1)에서 하모닉(Harmonic)성분인
이후, 레벨시프터(22)는 상기 로우패스필터(21)의 필터링된 신호를 입력받아 그 신호의 레벨을 시프팅하고, 적분기(23)는 상기 레벨시프터(22)의 시프팅된 신호를 입력받아 이를 적분한다.Then, the level shifter 22 receives the filtered signal of the low pass filter 21 and shifts the level of the signal, and the integrator 23 receives the shifted signal of the level shifter 22. Integrate this.
한편, 검출부(26)는 상기 로컬 오실레이터(10)로부터 발생된 반송파(
이를 상세히 설명하면, 상기 검출부(26)의 믹서(30)는 상기 로컬 오실레이터(10)로부터 발생된 반송파(
이때, 합성부(24)는 상기 적분기(23)의 적분신호를 입력받아 이를 상기 검출부(26)의 신호와 합성하고, 아나로그/디지털변환부(25)는 상기 합성부(24)의 신호를 입력받아 이를 디지털신호로 변환하여 출력한다.In this case, the combiner 24 receives the integrated signal of the integrator 23 and synthesizes it with the signal of the detector 26, and the analog / digital converter 25 converts the signal of the combiner 24. It receives the input and converts it into a digital signal and outputs it.
이후, 지연부(27)는 상기 디지털신호를 입력받아 그에 따라 위상시프터(12)의 시프팅된 신호(
즉, 상기 에러성분(
이때, 위상에러
여기서, 디먹스(40)는 상기 아나로그/디지털변환기(25)의 최상위비트가 '1'인 디지털신호에 의해 상기 위상시프터(12)의 시프팅된 신호(
반대로, 상기 디먹스(40)는 상기 아나로그/디지털변환기(25)의 최상위비트가 '0'인 디지털신호에 의해 상기 위상시프터(12)의 시프팅된 신호(
이상에서 상세히 설명한 바와같이 반송파의 위상에러를 내부적으로 보상하여 반송파의 위상차이가 정확히 90
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970064999A KR100266640B1 (en) | 1997-12-01 | 1997-12-01 | Carrier wave phase error compensation apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970064999A KR100266640B1 (en) | 1997-12-01 | 1997-12-01 | Carrier wave phase error compensation apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990046854A true KR19990046854A (en) | 1999-07-05 |
KR100266640B1 KR100266640B1 (en) | 2000-10-02 |
Family
ID=19526152
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970064999A KR100266640B1 (en) | 1997-12-01 | 1997-12-01 | Carrier wave phase error compensation apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100266640B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100468359B1 (en) * | 2002-10-31 | 2005-01-27 | 인티그런트 테크놀로지즈(주) | Local Oscillator using I/Q Mismatch Compensating Circuit through LO Path and Receiver using thereof |
-
1997
- 1997-12-01 KR KR1019970064999A patent/KR100266640B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR100266640B1 (en) | 2000-10-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0130471B1 (en) | Ssb signal generator | |
US5841388A (en) | A/D converter apparatus with frequency conversion function and radio apparatus using the same | |
KR101140333B1 (en) | An orthogonal detector and the orthogonal demodulator and the sampling orthogonal demodulator which using the orthogonal detector | |
EP0540195B1 (en) | Digital quadrature radio receiver with two-step processing | |
US6308057B1 (en) | Radio receiver having compensation for direct current offset | |
KR950010444A (en) | Automatic Frequency Control (AFC) Circuit | |
KR860003709A (en) | Demodulation circuit | |
EP0533208A2 (en) | PSK demodulator with feedback circuit for correcting phase and freqency errors | |
JP2006081045A5 (en) | ||
WO2007063184A1 (en) | Local oscillator leakage cancellation in radio transmitter | |
CA2243757A1 (en) | A radio frequency zero if direct down converter | |
JPH11168516A (en) | Dc offset canceller, receiver provided with it, communication system and dc offset cancelling method | |
JPH09130148A (en) | Digital demodulator | |
US7177609B1 (en) | Chopper-direct-conversion (CDC) radio architecture | |
US7751303B2 (en) | Demodulation circuit for use in receiver using if directing sampling scheme | |
KR100266640B1 (en) | Carrier wave phase error compensation apparatus | |
JP2003198648A (en) | Modulator of phase shift modulation type | |
RU95112524A (en) | METHOD AND DEVICE FOR RESTORING FREQUENCY-MODULATED SIGNAL | |
KR0141110B1 (en) | Color signal decoder | |
EP0681371B1 (en) | Method and arrangements for analogue-digital converters | |
JP2765601B2 (en) | Demodulation circuit | |
JP3999640B2 (en) | Frequency control device | |
JPH0541717A (en) | Demodulator for digital modulated wave | |
JP3259100B2 (en) | Modulator | |
JP3447646B2 (en) | Digital signal transmission device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20050524 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |