KR19990042090A - Liquid crystal display element - Google Patents

Liquid crystal display element Download PDF

Info

Publication number
KR19990042090A
KR19990042090A KR1019970062793A KR19970062793A KR19990042090A KR 19990042090 A KR19990042090 A KR 19990042090A KR 1019970062793 A KR1019970062793 A KR 1019970062793A KR 19970062793 A KR19970062793 A KR 19970062793A KR 19990042090 A KR19990042090 A KR 19990042090A
Authority
KR
South Korea
Prior art keywords
insulating film
organic insulating
liquid crystal
crystal display
display device
Prior art date
Application number
KR1019970062793A
Other languages
Korean (ko)
Inventor
류재건
박지연
박장식
이정하
정태균
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970062793A priority Critical patent/KR19990042090A/en
Publication of KR19990042090A publication Critical patent/KR19990042090A/en

Links

Abstract

본 발명은 평탄화된 표면특성을 가지는 액정 표시 소자를 제공한다.The present invention provides a liquid crystal display device having planarized surface characteristics.

본 발명에 따라, 게이트 라인 및 데이터 라인의 소정부분이 화소전극과 오버랩되고, 상기 게이트 라인 및 데이터 라인과, 상기 화소전극 사이에 제 1 유기절연막이 개재된 구조를 가지는 액정표시소자로서, 상기 화소전극 및 제 1 유기절연막 상에 형성되고, 그의 표면이 평탄한 제 2 유기 절연막을 포함한다. 여기서, 상기 제 1 유기절연막과 제 2 유기절연막은 레진막이다. 또한, 제 2 유기절연막의 두께는 약 1㎛이다.According to the present invention, a liquid crystal display device having a structure in which a predetermined portion of a gate line and a data line overlaps a pixel electrode, and has a structure in which a first organic insulating film is interposed between the gate line and data line and the pixel electrode. A second organic insulating film is formed on the electrode and the first organic insulating film and its surface is flat. Here, the first organic insulating film and the second organic insulating film are resin films. In addition, the thickness of the second organic insulating film is about 1 μm.

Description

액정표시소자LCD

본 발명은 액정표시소자에 관한 것으로, 특히 화소전극이 게이트 라인 및 데이터 라인과 오버랩된 구조를 가지는 액정표시소자에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a liquid crystal display device having a structure in which a pixel electrode overlaps with a gate line and a data line.

액정표시소자의 용량이 증가함에 따라 배터리의 효율이 점점 둔화되고 있는데, 이러한 배터리 효율의 저하를 해결하기 위한 방법으로 액정 패널의 투과도를 향상시키는 방법이 있다. 이러한 액정 패널의 투과도를 향상시키기 위하여, 액정패널의 개구율을 향상시키거나 고투과 편광판의 개발 및 고투과 칼라필터 등을 사용한다.As the capacity of the liquid crystal display device increases, the efficiency of the battery is gradually slowed. As a method for solving such a decrease in battery efficiency, there is a method of improving the transmittance of the liquid crystal panel. In order to improve the transmittance of such a liquid crystal panel, the aperture ratio of the liquid crystal panel is improved or the development of a high-permeability polarizing plate and a high-permeability color filter are used.

여기서, 액정 패널의 개구율을 향상시키기 위한 방법을 도 1 및 도 2를 참조하여 설명한다.Here, a method for improving the aperture ratio of the liquid crystal panel will be described with reference to FIGS. 1 and 2.

도 1은 고개구율을 가지는 액정표시소자의 평면도이다.1 is a plan view of a liquid crystal display device having a high opening ratio.

도 1을 참조하면, 유리기판과 같은 투명한 절연기판(1; 도2 참조) 상에 게이트 라인(10)과 데이터 라인(20)이 크로스되어 형성되고, 게이트 라인(10)과 데이터 라인(20)이 교차하는 부분에 게이트 라인(10) 및 데이터 라인(20)에 연결된 박막 트랜지스터(100)가 배열된다. 그리고, 화소전극(30)이 게이트 라인(10) 및 데이터 라인(20)에 의해 형성된 공간에 게이트 라인(10) 및 데이터 라인(20)과 소정부분 오버랩됨과 더불어 박막 트랜지스터와 연결되어 배열된다. 또한, 스토리지 캐패시터(200)의 하부전극인 스토리지 전극(10a)이 게이트 라인(10)과 나란하게 배열되고, 그의 상부전극인 도전막 패턴(20a)이 스토리지 전극(10a) 상에 배열된다. 여기서, 화소전극(30)은 박막 트랜지스터(100)의 소오스(22)와 콘택(C1)됨과 더불어, 스토리지 캐패시터의 상부전극인 도전막 패턴(20a)과 콘택(C2)된다.Referring to FIG. 1, a gate line 10 and a data line 20 are formed to cross on a transparent insulating substrate 1 (see FIG. 2) such as a glass substrate, and the gate line 10 and the data line 20 are formed. The thin film transistor 100 connected to the gate line 10 and the data line 20 is arranged at the intersection. In addition, the pixel electrode 30 overlaps with the gate line 10 and the data line 20 in a space formed by the gate line 10 and the data line 20, and is connected to the thin film transistor. In addition, the storage electrode 10a, which is a lower electrode of the storage capacitor 200, is arranged in parallel with the gate line 10, and the conductive layer pattern 20a, which is an upper electrode thereof, is arranged on the storage electrode 10a. The pixel electrode 30 is in contact with the source 22 of the thin film transistor 100 and is in contact with the conductive layer pattern 20a, which is an upper electrode of the storage capacitor.

도 2는 도 1을 A-A' 선에 따른 단면도로서, 도 2를 참조하여 상기한 TFT-LCD의 단면구조를 설명한다.FIG. 2 is a cross-sectional view taken along line AA ′ of FIG. 1, and the cross-sectional structure of the TFT-LCD described above will be described with reference to FIG. 2.

도 2에 도시된 바와 같이, 절연기판(1) 상에 게이트 라인(10)으로부터 연장된 게이트(10b)와, 게이트 라인(10)과 나란하게 배열된 스토리지 캐패시터(200)의 하부전극인 스토리지 노드 전극(10a)이 형성된다. 게이트(10b) 및 스토리지 노드전극(10a)이 형성된 기판 상에 게이트 절연막(2)이 형성된다. 또한, 게이트(10b)에 대응하는 게이트 절연막(2) 상에는 비정질 실리콘으로 이루어진 반도체층(11)이 형성되고, 게이트(10b)에 대응하는 반도체층(11) 상에는 에치스톱퍼(12)가 형성된다. 에치스톱퍼(12)의 상면이 노출되도록 소오스/드레인(21, 22)이 불순물이 도핑된 비정질 실리콘등으로 이루어진 오믹층(3)의 개재하에 반도체층(11) 상에 형성된다. 또한, 스토리지 노드전극(10a)에 대응하는 게이트 절연막(2) 상에는 스토리지 캐패시터(200)의 상부전극인 도전막 패턴(20a)이 형성된다. 또한, 게이트 절연막(2) 상의 소정 부분에 데이터 라인(20)이 형성된다. 상기한 기판 전면에는 소오스(21) 및 도전막 패턴(20a)을 노출시키는 콘택홀을 구비한 유기절연막(4)이 형성되고, 유기절연막(4) 상에 상기 콘택홀을 통하여 소오스(21) 및 도전막 패턴(20a)과 콘택하는 화소전극(30)이 형성된다. 여기서, 유기절연막(4)은 저유전율(ε=2 내지 4)을 가지는 레진막으로 약 3㎛ 정도의 두께로 형성하여, 화소전극과 데이터 라인 및 화소전극과 게이트 라인 사이에서 발생하는 기생 캐패시터를 배제한다.As shown in FIG. 2, a storage node that is a lower electrode of the storage capacitor 200 arranged in parallel with the gate line 10 and the gate 10b extending from the gate line 10 on the insulating substrate 1. The electrode 10a is formed. A gate insulating film 2 is formed on the substrate on which the gate 10b and the storage node electrode 10a are formed. In addition, a semiconductor layer 11 made of amorphous silicon is formed on the gate insulating film 2 corresponding to the gate 10b, and an etch stopper 12 is formed on the semiconductor layer 11 corresponding to the gate 10b. The source / drains 21 and 22 are formed on the semiconductor layer 11 through the ohmic layer 3 made of amorphous silicon or the like doped with impurities so that the top surface of the etch stopper 12 is exposed. In addition, a conductive layer pattern 20a that is an upper electrode of the storage capacitor 200 is formed on the gate insulating layer 2 corresponding to the storage node electrode 10a. In addition, a data line 20 is formed on a predetermined portion on the gate insulating film 2. An organic insulating film 4 having a contact hole exposing the source 21 and the conductive film pattern 20a is formed on the entire surface of the substrate, and the source 21 and the contact hole are formed on the organic insulating film 4 through the contact hole. The pixel electrode 30 in contact with the conductive film pattern 20a is formed. Here, the organic insulating film 4 is a resin film having a low dielectric constant (? Exclude.

즉, 화소전극(30)이 게이트 라인(10) 및 데이터 라인(20)과 이격됨이 없이 오버랩되어 형성됨에 따라, 개구율이 향상된다.That is, as the pixel electrode 30 overlaps the gate line 10 and the data line 20 without being spaced apart, the aperture ratio is improved.

그러나, 상기한 종래의 고개구율을 가지는 TFT-LCD에서, 유기절연막(4)의 형성후 기판 표면은 박막 트랜지스터(100) 및 도전막 패턴(20a)에 의해, 약 90% 정도밖에 평탄화되지 않게 된다. 또한, 소오스(21) 및 도전막 패턴(20a)과 화소전극(30)간 콘택을 위한 콘택홀의 형성시, 콘택홀 형성으로 인한 단차를 줄이기 위하여, 통상적으로 콘택홀 측면을 테이퍼 형태로 형성하되 기판표면과 콘택홀 측면 간에 이루는 테이퍼각을 30 내지 45도가 되도록 하지만, 기판의 표면을 완전히 평탄화하지는 못하였다. 이와 같은 하부기판의 비평탄화는 액정 분자의 초기구동 상태를 결정하는 배향막(미도시)의 형성시, 소망의 액정분자의 동작을 위한 배향처리를 얻지 못하게 된다. 또한, 박막 트랜지스터를 통한 전계의 인가시, 기판 표면의 굴곡진 부분에 이상전계가 걸리게 되어 전계가 집중되어, 광누설 현상을 일으키기도 한다. 이에 따라, 액정표시소자의 신뢰성이 저하된다.However, in the above-described conventional TFT-LCD having a high opening ratio, the substrate surface after the formation of the organic insulating film 4 is only flattened by about 90% by the thin film transistor 100 and the conductive film pattern 20a. . In addition, when the contact hole for contact between the source 21 and the conductive layer pattern 20a and the pixel electrode 30 is formed, the contact hole side surface is generally formed in a tapered shape to reduce the step difference caused by the contact hole formation. The taper angle between the surface and the contact hole side was 30 to 45 degrees, but the surface of the substrate was not completely flattened. Such unplanarization of the lower substrate prevents obtaining an alignment process for the operation of a desired liquid crystal molecule when forming an alignment film (not shown) that determines the initial driving state of the liquid crystal molecules. In addition, when the electric field is applied through the thin film transistor, an abnormal electric field is applied to the curved portion of the substrate surface, so that the electric field is concentrated, which may cause light leakage. As a result, the reliability of the liquid crystal display device is lowered.

따라서, 본 발명은 상기한 종래의 문제점을 해결하기 위한 것으로서, 테이퍼각을 감소시켜 평탄화된 표면특성을 가지는 액정 표시 소자를 제공함에 그 목적이 있다.Accordingly, an object of the present invention is to provide a liquid crystal display device having a flattened surface characteristic by reducing a taper angle.

도 1은 일반적인 액정표시소자의 평면도.1 is a plan view of a general liquid crystal display device.

도 2는 종래의 액정표시소자의 단면도.2 is a cross-sectional view of a conventional liquid crystal display device.

도 3은 본 발명의 실시예에 따른 액정표시소자의 단면도.3 is a cross-sectional view of a liquid crystal display device according to an embodiment of the present invention.

(도면의 주요 부분에 대한 부호의 설명)(Explanation of symbols for the main parts of the drawing)

1 : 절연기판 2 : 게이트 절연막1 Insulation Substrate 2 Gate Insulation

3 : 오믹층 4a, 4b : 제 1 및 제 2 유기절연막3: ohmic layers 4a and 4b: first and second organic insulating films

10 : 게이트 라인 10a : 스토리지 전극10: gate line 10a: storage electrode

10b : 게이트 11 : 반도체층10b: gate 11: semiconductor layer

12 : 에치스톱퍼 20 : 데이터 라인12: etch stopper 20: data line

20a : 도전막 패턴 21, 22 : 소오스 및 드레인20a: conductive film pattern 21, 22: source and drain

100 : 박막 트랜지스터 200 : 스토리지 캐패시터100: thin film transistor 200: storage capacitor

30 : 화소전극30: pixel electrode

상기 목적을 달성하기 위하여, 게이트 라인 및 데이터 라인의 소정부분이 화소전극과 오버랩되고, 상기 게이트 라인 및 데이터 라인과, 상기 화소전극 사이에 제 1 유기절연막이 개재된 구조를 가지는 액정표시소자로서, 상기 화소전극 및 제 1 유기절연막 상에 형성되고, 그의 표면이 평탄한 제 2 유기 절연막을 포함한다.In order to achieve the above object, a liquid crystal display device having a structure in which a predetermined portion of a gate line and a data line overlaps with a pixel electrode, and a first organic insulating film is interposed between the gate line and data line and the pixel electrode. And a second organic insulating film formed on the pixel electrode and the first organic insulating film and having a flat surface.

여기서, 상기 제 1 유기절연막과 제 2 유기절연막은 레진막이다. 또한, 제 2 유기절연막의 두께는 약 1㎛이다.Here, the first organic insulating film and the second organic insulating film are resin films. In addition, the thickness of the second organic insulating film is about 1 μm.

상기한 본 발명에 의하면, 화소전극의 형성 후 제 2 유기절연막을 형성함으로써, 제 1 유기절연막에 의한 테이퍼 각이 감소됨과 더불어 기판 표면의 평탄화가 이루어짐에 따라, 박막 트랜지스터를 통한 전계의 인가시 전계 집중이 방지되어 광누설 현상이 억제됨으로써, 액정표시소자의 신뢰성이 향상된다.According to the present invention, by forming the second organic insulating film after the formation of the pixel electrode, the taper angle by the first organic insulating film is reduced and the surface of the substrate is planarized, thereby applying an electric field when the electric field is applied through the thin film transistor. Concentration is prevented and light leakage phenomenon is suppressed, whereby the reliability of the liquid crystal display device is improved.

(실시예)(Example)

이하, 첨부된 도면을 참조하여 본 발명의 실시예를 설명한다.Hereinafter, with reference to the accompanying drawings will be described an embodiment of the present invention.

도 3은 본 발명의 실시예에 따른 액정표시소자의 단면도로서, 종래 도면 도 2와 마찬가지로 도 1의 A-A'선에 따른 단면도이다.3 is a cross-sectional view of a liquid crystal display device according to an exemplary embodiment of the present invention, and is a cross-sectional view taken along line AA ′ of FIG. 1, similar to FIG. 2.

본 발명에서는 화소전극의 형성 한 후 기판 상에 유기절연막을 더 형성하여 기판 표면을 평탄화시키면서 콘택홀의 테이퍼각을 감소시킨다. 도 3을 참조하여, 상기한 본 발명에 따른 액정표시소자를 설명한다. 여기서, 종래 도면 도 2와 동일한 구성요소에 대해서는 동일한 도면부호를 부여한다.In the present invention, after forming the pixel electrode, an organic insulating layer is further formed on the substrate to reduce the taper angle of the contact hole while planarizing the surface of the substrate. Referring to FIG. 3, the liquid crystal display device according to the present invention will be described. Here, the same reference numerals are assigned to the same components as those in FIG.

도 3에 도시된 바와 같이, 유리기판과 같은 투명한 절연기판(1) 상에 게이트 라인(10; 도 1참조)으로부터 연장된 게이트(10b)와, 게이트 라인(10)과 나란하게 배열된 스토리지 캐패시터(200)의 하부전극인 스토리지 노드 전극(10a)이 형성된다. 게이트(10b) 및 스토리지 노드전극(10a)이 형성된 기판 상에 게이트 절연막(2)이 형성되고, 게이트(10b)에 대응하는 게이트 절연막(2) 상에는 비정질 실리콘으로 이루어진 반도체층(11)이 형성되고, 게이트(10b)에 대응하는 반도체층(11) 상에는 에치스톱퍼(12)가 형성된다. 에치스톱퍼(12)의 상면이 노출되도록 반도체층(11) 상에 소오스/드레인(21, 22)이 불순물이 도핑된 비정질 실리콘등으로 이루어진 오믹층(3)의 개재하에 형성된다. 또한, 스토리지 노드전극(10a)에 대응하는 게이트 절연막(2) 상에는 스토리지 캐패시터(200)의 상부전극인 도전막 패턴(20a)이 형성된다. 또한, 게이트 절연막(2) 상의 소정 부분에 데이터 라인(20)이 형성된다.As shown in FIG. 3, a gate capacitor 10b extending from a gate line 10 (see FIG. 1) on a transparent insulating substrate 1, such as a glass substrate, and a storage capacitor arranged side by side with the gate line 10. The storage node electrode 10a, which is a lower electrode of 200, is formed. A gate insulating film 2 is formed on the substrate on which the gate 10b and the storage node electrode 10a are formed, and a semiconductor layer 11 made of amorphous silicon is formed on the gate insulating film 2 corresponding to the gate 10b. The etch stopper 12 is formed on the semiconductor layer 11 corresponding to the gate 10b. The source / drain 21 and 22 are formed on the semiconductor layer 11 under the ohmic layer 3 made of amorphous silicon doped with impurities so that the top surface of the etch stopper 12 is exposed. In addition, a conductive layer pattern 20a that is an upper electrode of the storage capacitor 200 is formed on the gate insulating layer 2 corresponding to the storage node electrode 10a. In addition, a data line 20 is formed on a predetermined portion on the gate insulating film 2.

상기한 기판 전면에는 소오스(21) 및 도전막 패턴(20a)을 노출시키는 콘택홀을 구비한 제 1 유기절연막(4a)이 형성되고, 유기절연막(4a) 상에 상기 콘택홀을 통하여 소오스(21) 및 도전막 패턴(20a)과 콘택하는 화소전극(30)이 형성된다. 여기서, 제 1 유기절연막(4a)은 저유전율(ε= 2 내지 4)을 가지는 레진막으로 약 3㎛ 정도의 두께로 형성하여, 기생 캐패시터의 형성을 배제한다. 또한, 화소전극(30)이 형성된 기판 상에 제 2 유기절연막(4b)이 형성된다. 여기서, 제 2 유기절연막(4b)은 제 1 유기절연막(4a)과 동일한 막으로 약 1㎛의 두께로 형성된다. 이때, 제 2 유기절연막(4b)은 스핀코팅 방식에 의해 형성되어 기판 상에 고르게 피복되어, 제 1 유기절연막(4a)의 콘택홀의 테이퍼각이 10 내지 5도로 감소됨으로써, 기판 표면의 평탄화가 약 99% 정도로 이루어진다.A first organic insulating film 4a having a contact hole exposing the source 21 and the conductive film pattern 20a is formed on the entire surface of the substrate, and a source 21 is formed on the organic insulating film 4a through the contact hole. ) And the pixel electrode 30 in contact with the conductive film pattern 20a are formed. Here, the first organic insulating film 4a is a resin film having a low dielectric constant (ε = 2 to 4), formed to a thickness of about 3 μm, thereby eliminating the formation of parasitic capacitors. In addition, a second organic insulating film 4b is formed on the substrate on which the pixel electrode 30 is formed. Here, the second organic insulating film 4b is formed of the same film as the first organic insulating film 4a and has a thickness of about 1 μm. At this time, the second organic insulating film 4b is formed by the spin coating method and is evenly coated on the substrate, so that the taper angle of the contact hole of the first organic insulating film 4a is reduced by 10 to 5 degrees, thereby making the surface of the substrate flat. It's about 99%.

상기한 본 발명에 의하면, 화소전극의 형성 후 제 2 유기절연막을 형성함으로써, 제 1 유기절연막을 통한 콘택홀의 형성시의 테이퍼 각이 감소되면서 기판 표면의 평탄화가 이루어진다. 이에 따라, 소망의 배향처리가 가능하게 되고, 박막 트랜지스터를 통한 전계의 인가시 전계 집중이 방지되어 광누설 현상이 억제됨으로써, 액정표시소자의 신뢰성이 향상된다.According to the present invention described above, by forming the second organic insulating film after the formation of the pixel electrode, the taper angle at the time of forming the contact hole through the first organic insulating film is reduced, thereby making the surface of the substrate flat. As a result, a desired alignment process is enabled, and when the electric field is applied through the thin film transistor, electric field concentration is prevented and light leakage is suppressed, thereby improving reliability of the liquid crystal display device.

또한, 본 발명은 상기 실시예에 한정되지 않고, 본 발명의 기술적 요지를 벗어나지 않는 범위내에서 다양하게 변형시켜 실시할 수 있다.In addition, this invention is not limited to the said Example, It can variously deform and implement within the range which does not deviate from the technical summary of this invention.

Claims (3)

게이트 라인 및 데이터 라인의 소정부분이 화소전극과 오버랩되고, 상기 게이트 라인 및 데이터 라인과, 상기 화소전극 사이에 제 1 유기절연막이 개재된 구조를 가지는 액정표시소자로서,A liquid crystal display device having a structure in which a predetermined portion of a gate line and a data line overlaps a pixel electrode, and a first organic insulating film is interposed between the gate line and the data line and the pixel electrode. 상기 화소전극 및 제 1 유기절연막 상에 형성되고, 그의 표면이 평탄한 제 2 유기 절연막을 포함하는 것을 특징으로 하는 액정표시소자.And a second organic insulating film formed on the pixel electrode and the first organic insulating film and having a flat surface. 제 1 항에 있어서, 상기 제 1 및 제 2 유기절연막은 레진막인 것을 특징으로 하는 액정표시소자.The liquid crystal display device according to claim 1, wherein the first and second organic insulating films are resin films. 제 1 항에 있어서, 상기 제 2 유기절연막의 두께는 약 1㎛인 것을 특징으로 하는 액정표시소자.The liquid crystal display device according to claim 1, wherein the thickness of the second organic insulating film is about 1 mu m.
KR1019970062793A 1997-11-25 1997-11-25 Liquid crystal display element KR19990042090A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970062793A KR19990042090A (en) 1997-11-25 1997-11-25 Liquid crystal display element

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970062793A KR19990042090A (en) 1997-11-25 1997-11-25 Liquid crystal display element

Publications (1)

Publication Number Publication Date
KR19990042090A true KR19990042090A (en) 1999-06-15

Family

ID=66093315

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970062793A KR19990042090A (en) 1997-11-25 1997-11-25 Liquid crystal display element

Country Status (1)

Country Link
KR (1) KR19990042090A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796481B1 (en) * 2000-12-29 2008-01-21 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Panel and Fabrication Method for the same
US8866198B2 (en) 2010-12-03 2014-10-21 Samsung Display Co., Ltd. Display device and method for manufacturing the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100796481B1 (en) * 2000-12-29 2008-01-21 엘지.필립스 엘시디 주식회사 Liquid Crystal Display Panel and Fabrication Method for the same
US8866198B2 (en) 2010-12-03 2014-10-21 Samsung Display Co., Ltd. Display device and method for manufacturing the same

Similar Documents

Publication Publication Date Title
KR100376338B1 (en) Active matrix type liquid crystal display
KR100303134B1 (en) Lcd and fabricating method for fabricating the same
US8513701B2 (en) Manufacturing method for liquid crystal display device
KR19990003712A (en) Ultra high aperture liquid crystal display device and manufacturing method thereof
US5981972A (en) Actived matrix substrate having a transistor with multi-layered ohmic contact
US20110176078A1 (en) Array substrate, method of manufacturing the same, display panel having the same, and liquid crystal display apparatus having the same
KR20020092720A (en) Liquid Crystal Display and Fabricating Method Thereof
KR20020002089A (en) Method of manufacturing lcd with high aperture ratio
US7990500B2 (en) Liquid crystal display device
US6924864B2 (en) Array substrate for in-plane switching mode liquid crystal display device and method of fabricating the same
US8378944B2 (en) Array substrate for in-plane switching mode liquid crystal display device
KR20010103892A (en) Method for fabricating array substrate for In plane switching mode liquid crystal display device
US8237902B2 (en) Array substrate of LCD with wide viewing angle and method for manufacturing the same
KR100265573B1 (en) Super high aperture lcd and method for fabricating the same
KR100262404B1 (en) Super high aperture lcd and method for fabricating the same
KR100761672B1 (en) Liquid crystal display and method for making the same
KR19990042090A (en) Liquid crystal display element
KR20000002804A (en) Liquid crystal display device
KR100483385B1 (en) Thin film transistor substrate having black matrix formed by dyeing organic insulating film and manufacturing method thereof
KR100494677B1 (en) Method of manufacturing liquid crystal display device
KR100599958B1 (en) Method of manufacturing lcd having high aperture ratio and high transmittance
KR19990080391A (en) Liquid crystal display device and manufacturing method thereof
KR100713876B1 (en) Method for manufacturing high aperture ratio LCD
KR0146252B1 (en) Thin film transistor and its manufacturing method for liquid crystal display device
KR0146251B1 (en) Thin film transistor manufacturing method for liquid crystal device

Legal Events

Date Code Title Description
N231 Notification of change of applicant
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid