KR19990040930U - Power control device in electronic equipment - Google Patents
Power control device in electronic equipment Download PDFInfo
- Publication number
- KR19990040930U KR19990040930U KR2019980007627U KR19980007627U KR19990040930U KR 19990040930 U KR19990040930 U KR 19990040930U KR 2019980007627 U KR2019980007627 U KR 2019980007627U KR 19980007627 U KR19980007627 U KR 19980007627U KR 19990040930 U KR19990040930 U KR 19990040930U
- Authority
- KR
- South Korea
- Prior art keywords
- power supply
- electronic device
- power
- control signal
- load
- Prior art date
Links
Abstract
본 고안은 전자기기의 각 구성부분에만 과부하가 발생한 경우에도 주전원을 차단하여 과부하에 의한 전자기기의 손상을 방지하기 위한 전자기기에 사용되는 전원제어장치에 관한 것으로, 복수 개의 구성부분을 포함하여 구성되는 전자기기에서 상기 전자기기에 전원을 공급하는 전원공급장치를 제어하기 위한 전원제어장치에 있어서, 상기 각 구성부분에 걸리는 부하의 정도를 측정하기 위한 부하측정수단; 상기 부하측정수단에서 측정된 부하값이 소정치보다 크면 소정의 제어신호를 발생하기 위한 제어신호발생수단; 및 상기 제어신호발생수단의 제어신호에 따라 상기 주전원공급장치의 전원을 차단하는 전원차단수단을 포함하는 것을 특징으로 하여, 여러 개의 구성부분을 포함하여 구성되는 전자기기에서 그 각 구성부분에 걸리는 부하를 검출하여 어느 하나의 구성부분에라도 과부하가 걸리면 전원 공급을 중단시킴으로써, 전자기기에 포함된 보드나 모듈 중 어느 하나에라도 과부하 조건이 되면 전원을 차단하여 그 보드나 모듈을 보호할 수 있으며 또한 어느 한 부분의 과부하로 인하여 발생될 수 있는 전자기기 전체의 손상을 방지할 수 있다.The present invention relates to a power control device used in an electronic device for preventing damage to the electronic device due to an overload by cutting off the main power even when an overload occurs only in each component of the electronic device, comprising a plurality of components A power supply control device for controlling a power supply for supplying power to the electronic device in the electronic device, comprising: load measuring means for measuring the degree of the load applied to each of the components; Control signal generating means for generating a predetermined control signal when the load value measured by the load measuring means is larger than a predetermined value; And a power cut-off means for cutting off the power of the main power supply device according to the control signal of the control signal generating means, the load applied to each of the components in an electronic device including a plurality of components. If the power supply is detected and any component is overloaded, the power supply is interrupted. If any of the boards or modules included in the electronic device is overloaded, the power supply can be cut off to protect the board or module. It is possible to prevent damage to the entire electronic device that may be caused by overloading of parts.
Description
본 고안은 컴퓨터 등의 전자기기의 전원제어장치에 관한 것으로서, 특히 전자기기의 각 구성부분에만 과부하가 발생한 경우에도 주전원을 차단하여 과부하에 의한 전자기기의 손상을 방지하기 위한 전자기기에 사용되는 전원제어장치에 관한 것이다.The present invention relates to a power supply control device for an electronic device such as a computer, and in particular, a power supply used for an electronic device to prevent damage to the electronic device due to an overload by cutting off the main power even when an overload occurs only in each component of the electronic device. It relates to a control device.
종래의 컴퓨터 등과 같은 전자제품이나 전자기기는 주전원공급장치에 흐르는 전체 전류가 소정치 이상되는 과부하 조건이 되면 주전원을 차단하여 전자제품을 과부하로부터 보호할 수 있다. 그러나, 전자기기 내에는 대개 각 기능별로 여러 개의 보드나 모듈을 포함하여 구성되며, 이들 각 구성부분 내에서 과부하가 걸리는 경우에는 그 과부하가 주전원공급장치에서 볼 때에는 과부하 조건을 만족하지 않기 때문에 주전원이 차단되지 아니하고 계속 동작하게 된다. 따라서 그 해당 보드나 모듈은 과부하에 의하여 내부 부품이 손상될 수 있는 문제점이 있었다.Electronic products or electronic devices, such as a conventional computer, can protect the electronics from overload by cutting off the main power when an overload condition in which the total current flowing through the main power supply exceeds a predetermined value. However, the electronic device usually includes several boards or modules for each function. If an overload occurs in each of these components, the main power is not provided because the overload does not satisfy the overload condition when viewed from the main power supply. It is not blocked and it continues to operate. Therefore, the corresponding board or module had a problem that internal components may be damaged by overload.
본 고안이 이루고자 하는 기술적 과제는, 여러 개의 보드나 모듈을 포함하여 구성된 전자기기에서 각 구성부분에만 과부하가 발생한 경우에도 주전원을 차단하여 과부하에 의한 기기의 손상을 방지하기 위한 전자장비의 전원제어장치를 제공하는데 있다.The technical problem to be achieved by the present invention is to control the power supply of the electronic equipment to prevent damage to the equipment due to the overload by cutting off the main power even in the event of an overload of each component in an electronic device comprising a number of boards or modules To provide.
도 1은 본 고안에 따른 전자기기에서의 전원제어장치를 나타내는 블록도이다.1 is a block diagram showing a power supply control device in an electronic device according to the present invention.
도 2는 도 1에 도시된 제어부(19)의 OR게이트(U1) 및 트랜지스터(Q1)를 보다 상세히 그린 도면이다.FIG. 2 is a diagram illustrating in detail the OR gate U1 and the transistor Q1 of the controller 19 shown in FIG. 1.
도 3은 일반적인 컴퓨터 시스템의 내부 블럭도이다.3 is an internal block diagram of a typical computer system.
상기의 과제를 이루기 위하여 본 고안에 의한 전자기기에서의 전원제어장치는, 복수 개의 구성부분을 포함하여 구성되는 전자기기에서 상기 전자기기에 전원을 공급하는 전원공급장치를 제어하기 위한 전원제어장치에 있어서, 상기 각 구성부분에 걸리는 부하의 정도를 측정하기 위한 부하측정수단; 상기 부하측정수단에서 측정된 부하값이 소정치보다 크면 소정의 제어신호를 발생하기 위한 제어신호발생수단; 및 상기 제어신호발생수단의 제어신호에 따라 상기 주전원공급장치의 전원을 차단하는 전원차단수단을 포함하는 것을 특징으로 한다.In order to achieve the above object, a power supply control device for an electronic device according to the present invention includes a power supply control device for controlling a power supply device for supplying power to the electronic device in an electronic device including a plurality of components. A load measuring means for measuring a degree of load applied to each of the components; Control signal generating means for generating a predetermined control signal when the load value measured by the load measuring means is larger than a predetermined value; And a power cut-off means for cutting off the power of the main power supply device according to the control signal of the control signal generating means.
이하에서, 첨부된 도면을 참조하여 본 고안의 바람직한 실시예에 대하여 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
먼저, 본 고안은 여러 개의 구성부분(즉 보드나 모듈 등)을 포함하여 구성되는 전자기기에 적용되며, 본 실시예에서는 개인용 컴퓨터를 예로 든다.First, the present invention is applied to an electronic device including a plurality of components (ie, a board or a module). In the present embodiment, a personal computer is taken as an example.
도 3은 일반적인 컴퓨터 시스템의 내부 블럭도로서, 크게 수퍼 입출력(I/O) 칩(110), PCI-ISA 브릿지(120), 시스템 컨트롤러(130) 및 중앙처리장치(CPU)(140)로 구성된다.3 is an internal block diagram of a general computer system, and is largely composed of a super input / output (I / O) chip 110, a PCI-ISA bridge 120, a system controller 130, and a central processing unit (CPU) 140. do.
수퍼 I/O 칩(110)에는 키보드, 마우스, 명령어 레지스터(I/R), 직렬/병렬 포트등을 포함하는 입력부(102) 및 롬-바이오스(ROM-BIOS)(104)등이 접속되며, ISA(Industry Standard Architecture) 디바이스(152)를 위한 ISA 버스(150)를 통해 PCI-ISA 브릿지(120)에 접속된다. PCI-ISA 브릿지(120)는 ISA 버스(150)와, PCI(Peripheral Component Interconnect) 디바이스(162)를 위한 PCI 버스(160)간을 연결하는 브릿지로서, IDE 컨트롤러(122)를 포함한다. 시스템 컨트롤러(130)에는 캐쉬 메모리(132) 및 디램(DRAM)(134) 등이 접속되며, 또한 시스템 컨트롤러(130)는 PCI 버스(160)와, CPU(140)에 연결된 호스트 버스(170)간을 연결하는 브릿지 및 캐쉬 메모리 컨트롤러 등을 포함한다. 그리고 복수 개의 드라이브를 장착가능한 IDE 컨트롤러(122)의 채널에 장착되는 하드 디스크 드라이브(HDD)(124) 및 광디스크로서 대표적인 시.디.롬(CD-ROM) 드라이브(126) 등을 구비한다.The super I / O chip 110 is connected to an input unit 102 including a keyboard, a mouse, an instruction register (I / R), a serial / parallel port, and a ROM-BIOS 104, and the like. It is connected to the PCI-ISA bridge 120 via an ISA bus 150 for an Industry Standard Architecture (ISA) device 152. The PCI-ISA bridge 120 is a bridge connecting the ISA bus 150 and the PCI bus 160 for the Peripheral Component Interconnect (PCI) device 162 and includes an IDE controller 122. A cache memory 132 and a DRAM 134 are connected to the system controller 130, and the system controller 130 is connected between the PCI bus 160 and the host bus 170 connected to the CPU 140. It includes a bridge and cache memory controller for connecting. And a hard disk drive (HDD) 124 mounted in a channel of the IDE controller 122 capable of mounting a plurality of drives, a CD-ROM drive 126 which is a typical optical disk, and the like.
도 3을 참조하면, 개인용 컴퓨터는 내부 구성부분으로서 키보드, 마우스, 직렬/병렬 포트 등을 포함하는 입력부(102), IDE 컨트롤러(122)의 채널에 장착되는 하드 디스크 드라이브(124) 또는 시.디.롬 드라이브(126), 캐쉬 메모리(132) 및 디램(134) 등과 같은 메모리부를 구비한다.Referring to FIG. 3, a personal computer includes an input unit 102 including a keyboard, a mouse, a serial / parallel port, and the like as an internal component, a hard disk drive 124 or a CD mounted on a channel of the IDE controller 122. Memory unit such as a ROM drive 126, a cache memory 132, a DRAM 134, and the like.
본 고안은 컴퓨터 전체 시스템에 걸린 부하가 정격을 초과하지 않았다 하더라도 어느 하나의 구성부분에 대하여 규정된 정격부하를 초과하여 동작하는 경우에 주전원을 차단하여 기기 전체의 안정성을 도모하기 위한 것이다.The present invention aims to improve the stability of the whole equipment by cutting off the main power supply when the load exceeding the rated load for any one component is exceeded even if the load on the whole computer system does not exceed the rating.
도 1은 본 고안에 따른 전자기기에서의 전원제어장치를 나타내는 블록도이다. 도면에서, 참조번호 12는 전자기기에 전원을 공급하는 전원장치를 나타내며, 14 및 17은 보드 A 및 보드 B로서, 이들은 전자기기의 각 구성부분을 말하며, 13 및 16은 RA및 RB로서, 이들은 전원장치와 구성부분 간의 선간 저항을 나타내며, 15 및 18은 센서 A 및 센서 B로서, 각 보드에 걸리는 부하의 상태를 감지하는 장치이며, 19는 각 센서들(15, 16)의 출력값에 따라 전원장치를 제어하는 제어부를 나타낸다.1 is a block diagram showing a power supply control device in an electronic device according to the present invention. In the drawings, reference numeral 12 denotes a power supply for supplying power to electronics, 14 and 17 are boards A and B, which refer to respective components of the electronic device, and 13 and 16 are R A and R B. These are the line resistances between the power supply and the components, and 15 and 18 are sensors A and B, which detect the state of the load on each board, and 19 are the output values of the sensors 15 and 16. Accordingly, a control unit for controlling the power supply unit.
보드 A 또는 B로 표시된 부분은 개인용 컴퓨터인 경우에 입력부, 하드 디스크 드라이브 또는 시.디.롬 드라이브, 또는 메모리부일 수 있다. 그리고 전원장치(12)에 구비된 스위치(SW)는 전체 기기에 의하여 과부하 조건이 감지되면 자동으로 브레이크 다운되며, 본 고안에 의하여 각 구성부분의 과부하 조건에 의하여도 제어부(19)에 의하여 브레이크 다운된다.The portion labeled Board A or B may be an input unit, a hard disk drive or a system drive, or a memory unit in the case of a personal computer. And the switch (SW) provided in the power supply device 12 is automatically braked down when the overload condition is detected by the entire device, by the control unit 19 also breakdown by the overload condition of each component according to the present invention do.
센서(15, 17)은 제너다이오드(ZD1), 트랜지스터(Q2), 저항(R1) 커패시터(C1)을 포함한다. 제너다이오드(ZD1)는 그 캐소오드 단자가 보드(14, 17)의 전원입력단에 연결되고 그 애노우드 단자가 트랜지스터(Q1)의 베이스 단자에 연결된다. 트랜지스터(Q2)는 그 베이스 단자가 제너다이오드(ZD1)의 애노우드 단자에 연결되고 그 에미터 단자가 전원장치의 전압출력단자(REF_5V)에 연결되며, 그 콜렉터 단자는 제어출력으로서 제어부(19)에 연결된다. 그리고 트랜지스터(Q2)의 베이스 단자와 접지전원 사이에는 저항(R1) 및 커패시터(C1)가 연결된다.The sensors 15 and 17 include a zener diode ZD1, a transistor Q2, and a resistor R1 capacitor C1. Zener diode ZD1 has its cathode terminal connected to the power input of the boards 14 and 17 and its anode terminal connected to the base terminal of transistor Q1. The transistor Q2 has its base terminal connected to the anode terminal of the zener diode ZD1 and its emitter terminal connected to the voltage output terminal REF_5V of the power supply, and the collector terminal of which is the control output 19. Is connected to. A resistor R1 and a capacitor C1 are connected between the base terminal of the transistor Q2 and the ground power supply.
그리고 제어부(19)는 OR게이트(U1) 및 고전력 FET(Q1)를 포함한다. OR게이트(U1)는 각 센서들(15, 18)에 포함된 트랜지스터의 콜렉터 출력을 입력받아 이들 신호들을 논리OR하여 출력하고, 고전력 FET(Q1)는 그 게이트 단자에 OR게이트(U1)의 출력신호가 연결되고 다른 한 단자는 전원장치의 전압출력단자(REF_5V)에 연결되며 또 다른 한 단자는 전원장치의 접지단(GND)에 연결된다.The controller 19 includes an OR gate U1 and a high power FET Q1. The OR gate U1 receives the collector output of the transistors included in the sensors 15 and 18 and logically outputs these signals, and the high power FET Q1 outputs the OR gate U1 to its gate terminal. The signal is connected and the other terminal is connected to the voltage output terminal (REF_5V) of the power supply and the other terminal is connected to the ground terminal (GND) of the power supply.
상술한 바와 같은 구성을 하는 도 1에 도시된 장치의 동작을 설명하면 다음과 같다.Referring to the operation of the apparatus shown in Figure 1 having the configuration as described above is as follows.
전원장치(12)의 스위치(SW)를 온하면 기기 내의 각 보드(14, 17)에 전원이 인가된다. 전원장치(12)은 기준전압 +5V (REF_5V)를 출력하지만, 각 보드(14, 17)에 부하가 걸리면 전원장치(12)의 기준전압단자와 각 보드(14, 17)의 전원입력단자 사이에 있는 선간 저항(RA, RB)에 의하여 그들 사이에 전압강하가 발생한다. 그 전압 관계는 다음의 수학식 1과 같다.When the switch SW of the power supply device 12 is turned on, power is applied to each board 14 and 17 in the device. The power supply 12 outputs a reference voltage + 5V (REF_5V), but when a load is applied to each board 14 and 17, between the reference voltage terminal of the power supply 12 and the power input terminal of each board 14 and 17. The line drop between them is caused by the line resistance (R A , R B ) at. The voltage relationship is shown in Equation 1 below.
따라서, 전원장치(12)의 기준전압단자와 각 보드(14, 17)의 전원입력단자 사이의 전압 차이가 트랜지스터(Q2)의 온/오프를 제어하여 보드의 과부하를 방지한다.Therefore, the voltage difference between the reference voltage terminal of the power supply 12 and the power input terminals of the boards 14 and 17 controls on / off of the transistor Q2 to prevent overload of the board.
만일 트랜지스터(Q2)의 에미터와 베이스 단자 사이의 전압 차이가 +0.6V이상이 되면 트랜지스터(Q2)가 턴-온되어 그 콜렉터 단자로는 로직 하이의 신호가 출력되며, 그렇지 않으면 트랜지스터(Q2)가 턴-오프되어 그 콜렉터 단자로는 로직 로우의 신호가 출력된다. 여기서 제너다이오드(ZD1)는 트랜지스터(Q2)를 턴-온상태로 되도록 하기 위한 소정의 옵셋전압을 설정하는 것으로, 이 경우 트랜지스터(Q2)를 턴-온시키기 위해서는, 전원장치(12)의 기준전압단자와 각 보드(14, 17)의 전원입력단자 사이의 전압 차이가 +0.6V에 소정의 일정한 전압(예컨대 +0.5V)을 더 추가한 전압, 즉 1.1V 이상이 되어야 한다. 이러한 옵셋전압은 전체 전자기기가 안정성있게 동작할 수 있는 범위 내에서 각 보드의 동작 특성을 고려하여 정할 수 있다.If the voltage difference between the emitter of the transistor Q2 and the base terminal is greater than +0.6 V, the transistor Q2 is turned on and a logic high signal is output to the collector terminal. Otherwise, the transistor Q2 Is turned off and a logic low signal is output to the collector terminal. Here, the zener diode ZD1 sets a predetermined offset voltage for turning on the transistor Q2. In this case, in order to turn on the transistor Q2, the reference voltage of the power supply device 12 is set. The voltage difference between the terminal and the power input terminal of each board 14 and 17 should be + 0.6V plus a predetermined constant voltage (eg, + 0.5V), that is, 1.1V or more. The offset voltage can be determined by considering the operating characteristics of each board within the range in which all electronic devices can operate stably.
제어부(19)에 있는 OR게이트(U1)은 센서(15, 18)에 있는 트랜지스터의 콜렉터 출력신호를 입력받아 그 중 어느 하나의 신호라도 로직 하이가 되면 로직 하이를 출력한다. 트랜지스터(Q1)는 OR게이트(U1)의 출력이 로직 로우이면 턴-오프상태를 유지하다가 OR게이트(U1)의 출력이 로직 하이가 되면 턴-온되어 전원장치(12)의 전원전압단자(REF_5V)와 접지단자(GND)를 단락시켜 전원장치(12)의 스위치(SW)를 브레이크 다운시킨다. 즉, 전원장치(12)는 전압출력단자와 접지단자가 단락되면 브레이크 다운되어 전원스위치(SW)를 오프하게 된다. 따라서, 센서들(15, 18) 중 어느 하나라도 과부하 상태를 검출하면 전원장치(12)의 전원이 꺼지게 된다.The OR gate U1 in the controller 19 receives the collector output signal of the transistors in the sensors 15 and 18 and outputs a logic high when any one of the signals is logic high. The transistor Q1 remains turned off when the output of the OR gate U1 is logic low. When the output of the OR gate U1 becomes logic high, the transistor Q1 is turned on so that the power supply voltage terminal REF_5V of the power supply 12. ) And the ground terminal GND are shorted to break down the switch SW of the power supply 12. That is, the power supply device 12 breaks down when the voltage output terminal and the ground terminal are shorted to turn off the power switch SW. Therefore, when either of the sensors 15 and 18 detects an overload condition, the power supply 12 is turned off.
그런데 FET 트랜지스터(Q1)를 순간적으로 포화시키기 위해서는 다음의 수학식 2의 조건을 만족하여야 한다. 따라서 OR게이트(U1)의 로직 하이의 출력신호의 전압레벨은 약 12V가 되어야 한다.However, in order to saturate the FET transistor Q1 instantaneously, the following Equation 2 must be satisfied. Therefore, the voltage level of the logic high output signal of the OR gate U1 should be about 12V.
도 2는 도 1에 도시된 제어부(19)의 OR게이트(U1) 및 트랜지스터(Q1)를 보다 상세히 그린 도면이다. OR게이트(U1)는 오픈 콜렉터 출력 형태를 하고 있으며, 상술한 바와 같은 조건을 만족시키기 위해서는 OR게이트(U1) 출력단자에 연결되는 외부 바이어스의 전압은 +12V가 되어야 한다.FIG. 2 is a diagram illustrating in detail the OR gate U1 and the transistor Q1 of the controller 19 shown in FIG. 1. The OR gate U1 has an open collector output form, and in order to satisfy the conditions described above, the voltage of the external bias connected to the OR gate U1 output terminal must be + 12V.
이상에서 설명한 바와 같이, 본 고안에 의한 전자기기에서의 전원제어장치에 의하면, 여러 개의 구성부분을 포함하여 구성되는 전자기기에서 그 각 구성부분에 걸리는 부하를 검출하여 어느 하나의 구성부분에라도 과부하가 걸리면 전원 공급을 중단시킴으로써, 전자기기에 포함된 보드나 모듈 중 어느 하나에라도 과부하 조건이 되면 전원을 차단하여 그 보드나 모듈을 보호할 수 있으며 또한 어느 한 부분의 과부하로 인하여 발생될 수 있는 전자기기 전체의 손상을 방지할 수 있다.As described above, according to the power supply control apparatus for an electronic device according to the present invention, an electronic device including a plurality of components detects a load applied to each component and an overload occurs in any one component. If the power supply is interrupted, any board or module included in the electronic device can be cut off when the overload condition protects the board or module. The whole damage can be prevented.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980007627U KR19990040930U (en) | 1998-05-11 | 1998-05-11 | Power control device in electronic equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2019980007627U KR19990040930U (en) | 1998-05-11 | 1998-05-11 | Power control device in electronic equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990040930U true KR19990040930U (en) | 1999-12-06 |
Family
ID=69511511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR2019980007627U KR19990040930U (en) | 1998-05-11 | 1998-05-11 | Power control device in electronic equipment |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990040930U (en) |
-
1998
- 1998-05-11 KR KR2019980007627U patent/KR19990040930U/en not_active Application Discontinuation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100723327B1 (en) | A constant voltage circuit, a power system unit including plurality of the constant voltage circuit and control method | |
| US4951171A (en) | Power supply monitoring circuitry for computer system | |
| US5880593A (en) | On-chip substrate regulator test mode | |
| JPH05299991A (en) | Monolithic power mos integrated circuit | |
| US20050078024A1 (en) | Digital current limiter | |
| US20110292556A1 (en) | Protection circuit and method for electronic devices | |
| US20020015272A1 (en) | Switch device and overcurrent controlling method | |
| US7916441B2 (en) | Device for protecting electronic circuits against faults | |
| CA1173518A (en) | Protection circuit for a data driver | |
| US6529355B1 (en) | Input protection circuit implementing a voltage limiter | |
| US5525913A (en) | Power validation tool for microprocessor systems | |
| KR19990040930U (en) | Power control device in electronic equipment | |
| US6014299A (en) | Device and method for protecting a CPU from being damaged by an overrating voltage or overrating current | |
| US6222716B1 (en) | Power line protection devices and methods for providing overload protection to multiple outputs | |
| US6850396B1 (en) | Fail safe circuit with reset capability for a power supply | |
| US7667428B2 (en) | Fan system and power monitoring apparatus thereof | |
| US7475268B2 (en) | Method for managing voltage supply in multiple linked systems | |
| JPH05267580A (en) | Semiconductor device | |
| JP2010231509A (en) | Overvoltage detection circuit and overvoltage protection circuit | |
| JP2004208449A (en) | Controller for electronic equipment | |
| JP2873643B2 (en) | Series regulator protection circuit | |
| CN219892937U (en) | Overvoltage and overcurrent protection circuit and device | |
| JPH0659786A (en) | Power unit | |
| US5912793A (en) | Device and method for protecting a CPU from being damaged by overrating voltage or overrating current | |
| JPH1127845A (en) | Overcurrent preventive circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |