KR19990039481A - Semiconductor manufacturing equipment - Google Patents
Semiconductor manufacturing equipment Download PDFInfo
- Publication number
- KR19990039481A KR19990039481A KR1019970059601A KR19970059601A KR19990039481A KR 19990039481 A KR19990039481 A KR 19990039481A KR 1019970059601 A KR1019970059601 A KR 1019970059601A KR 19970059601 A KR19970059601 A KR 19970059601A KR 19990039481 A KR19990039481 A KR 19990039481A
- Authority
- KR
- South Korea
- Prior art keywords
- metal wiring
- film
- metal
- semiconductor manufacturing
- etching
- Prior art date
Links
Abstract
본 발명은 금속막 및 금속배선영역이 정의된 감광막패턴이 순차적으로 적층된 웨이퍼에 측벽에 부동태 산화막을 갖는 금속배선을 형성시키는 반도체 제조장비에 관한 것으로,감광막패턴을 마스크로 식각가스를 이용하여 금속막을 제거시키어 금속배선이 형성되도록 하기 위한 금속막 식각부와, 감광막패턴을 제거하기 위한 감광막 제거부와, 금속배선에 잔류된 식각가스 등의 공정부산물을 제거하고 측벽에 부동태 산화막을 형성하기 위한 후처리부가 구비되고, 이 금속막 식각부와 감광막 제거부와 후처리부 및 그 사이에 형성된 각각의 대기공간이 진공이 유지된 것이 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor manufacturing apparatus for forming a metal wiring having a passivation oxide layer on a sidewall of a wafer on which a metal film and a photoresist pattern in which metal wiring regions are defined are sequentially stacked, wherein the metal is formed using an etching gas as a mask. After removing the metal film etching portion for removing the film to form a metal wiring, the photoresist removing portion for removing the photosensitive film pattern, and process by-products such as etching gas remaining in the metal wiring and forming a passive oxide film on the side wall A treatment part is provided, and the metal film etching part, the photoresist film removing part, the post-treatment part and the respective air spaces formed therebetween are kept in vacuum.
따라서, 본 발명의 반도체 제조장비에서는 후처리부까지 공정을 연속적으로 처리가능하며, 그에 따라 대기시간이 단축된다. 또한, 대기 중에 노출될 우려가 없어 금속배선 측벽이 부식되지 않는 잇점이 있다.Therefore, in the semiconductor manufacturing equipment of the present invention, it is possible to continuously process the process up to the post-treatment unit, thereby reducing the waiting time. In addition, there is no risk of exposure to the atmosphere, there is an advantage that the metal wiring sidewall does not corrode.
Description
본 발명은 금속배선 형성 및 이 금속배선 측벽에 부식을 방지하기 위한 부동태 산화막을 형성하기 위한 반도체 제조장비에 관한 것으로, 특히, 금속배선 형성 및 부동태 산화막을 형성하기 위한 후처리공정을 연속적으로 진행시키기에 적당한 반도체 제조장비에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention [0001] The present invention relates to a semiconductor manufacturing equipment for forming a metal interconnection and forming a passivation oxide film for preventing corrosion on the metal wiring sidewalls, and in particular, continuously performing a post-processing process for forming a metal interconnection and a passivation oxide film. It relates to a semiconductor manufacturing equipment suitable for.
금속층 포토/식각 공정을 통해 실제로 각 개별소자들과의 전기적인 연결에 사용되는 금속부분만 남기고 나머지 부분을 제거하여 금속배선을 하는 데, 집적도를 높이기 위한 다층배선을 이루기도 한다.Through metal layer photo / etching process, only the metal part used for the electrical connection with each individual element is left, and the remaining part is removed, and the metal wiring is performed to form a multilayer wiring to increase the degree of integration.
이 과정에서 금속배선에는 식각가스 또는 공정부산물 등이 다량 잔류하게 되는 데, 특히, 그 측벽에 식각가스 등과 반응함으로써 부식 등이 발생될 우려가 있다. 따라서, 금속층을 포토/식각한 후에는 금속배선 측벽에 부동태 산화막을 형성하는 공정이 부수적으로 따른다.In this process, a large amount of etching gas or process by-products and the like remain in the metal wiring, and in particular, corrosion may occur due to reaction with the etching gas on the sidewalls. Therefore, after the photo / etching of the metal layer, a process of forming the passivation oxide film on the metal wiring sidewalls is incidentally followed.
도 1은 종래기술에 따른 반도체 제조장비를 개략적으로 도시한 도면이다.1 is a view schematically showing a semiconductor manufacturing apparatus according to the prior art.
종래의 반도체 제조장비(100)는 도 1과 같이, 금속막 및 이 금속막에 금속배선영역이 정의된 감광막패턴이 순차적으로 적층된 웨이퍼로부터 감광막패턴을 마스크로 식각가스를 이용하여 금속막을 제거시키어 금속배선이 형성되도록 하기 위한 금속막 식각부와, 감광막패턴을 제거하기 위한 감광막 제거부가 형성된 제 1장치와, 제 1장치에서 진행된 공정으로 인해 금속배선 측벽에 잔류된 식각가스를 제거하고 부동태막 형성을 위한 후처리 공정이 진행되는 제 2장치로 구성된다.The conventional semiconductor manufacturing apparatus 100 removes a metal film using an etching gas as a mask using a photoresist pattern from a wafer in which a metal film and a photoresist pattern having a metal wiring region defined thereon are sequentially stacked as shown in FIG. 1. A first device including a metal film etching portion for forming a metal wiring, a photoresist removing portion for removing a photoresist pattern, and a process for removing the etching gas remaining on the sidewalls of the metal wiring due to the process performed in the first apparatus, and forming a passivation film It is composed of a second device is a post-treatment process for.
상술한 구성을 갖는 종래의 반도체 제조장비를 이용하여 형성된 금속배선 측벽에 부동태 산화막 형성과정을 알아본다.The process of forming a passivation oxide film on a metal wiring sidewall formed using a conventional semiconductor manufacturing apparatus having the above-described configuration will be described.
공정이 진행될 웨이퍼는 최상층에 알루미늄 등의 금속막이 형성되어 있고, 이 금속막에는 금속배선영역이 정의된 감광막패턴이 순차적으로 형성되어져 있다. 따라서, 이 후에 형성되는 금속배선은 각 개별소자들과의 전기적인 연결에 사용되는 금속막으로 양측에 불순물영역을 노출시키는 게이트라인일 수도 있다.In the wafer to be processed, a metal film such as aluminum is formed on the uppermost layer, and a photosensitive film pattern in which a metal wiring region is defined is sequentially formed on the metal film. Therefore, the metal wiring formed thereafter may be a gate line exposing impurity regions on both sides with a metal film used for electrical connection with each individual element.
도 1과 같이, 이 웨이퍼는 종래의 반도체 제조장비인 제 1장치(100)의 금속막 식각부로 이송되어지고, 이 금속막 식각부는 일측으로 부터 식각가스인 BCl3가스가 공급되며 공정이 진행되는 동안 진공상태가 유지된다. 그리고 금속막 식각부 내로 이송된 웨이퍼는 감광막패턴을 마스크로 하여 금속막이 식각가스에 의해 제거되어 금속배선이 형성된다.As shown in FIG. 1, the wafer is transferred to a metal film etching portion of a first device 100, which is a conventional semiconductor manufacturing equipment. The metal film etching portion is supplied with BCl 3 gas, which is an etching gas, from one side, and a process is performed. Vacuum is maintained. In the wafer transferred into the metal film etching portion, the metal film is removed by the etching gas using the photosensitive film pattern as a mask to form metal wiring.
이어서, 금속배선이 형성된 웨이퍼를 감광막 제거부로 이송시킨다. 이 감광막 제거부에서는 유기화합물 또는 산등에 의해 감광막패턴이 제거된다. 제 1장치에서 부터 금속막 식각 및 감광막패턴이 제거된 웨이퍼는 제 2장치로 이송된다.Subsequently, the wafer on which the metal wiring is formed is transferred to the photosensitive film removing unit. In this photosensitive film removing unit, the photosensitive film pattern is removed by an organic compound or an acid. The wafer from which the metal film etch and the photoresist pattern is removed from the first device is transferred to the second device.
이 제 2장치에서는 제 1장치에서의 공정에 의해 금속배선에 잔류된 식각가스 및 공정부산물을 제거하는 현상처리 공정 및 이 금속배선 측벽에 부식방지를 위한 부동태 산화막이 형성되는 자외선처리 공정 등의 후처리 공정이 진행되며, 공정이 진행되는 동안 대기압 상태가 유지된다.In the second apparatus, a development treatment process for removing etching gas and process by-products remaining in the metal wiring by the process in the first apparatus, and an ultraviolet treatment process in which a passivation oxide film is formed on the sidewall of the metal wiring to prevent corrosion are performed. The treatment process proceeds and the atmospheric pressure is maintained during the process.
먼저, 제 2장치에서는 화학약품 등을 이용하여 금속배선에 잔류된 식각가스 및 공정부산물이 제거되고, 이 후에 일정퍄장의 자외선 및 열을 공급하여 생성된 O3가 알루미늄 성분의 금속배선과 반응하여 Al2O3막을 생성시킨다. 이 Al2O3막은 부동태 산화막으로 알루미늄이 다른 성분과 반응하는 것을 방지하기 위한 것이다.First, in the second apparatus, the etching gas and the process by-products remaining in the metal wiring are removed by using chemicals, etc., and then O 3 generated by supplying UV and heat of a certain length reacts with the metal wiring of the aluminum component. An Al 2 O 3 film is produced. This Al 2 O 3 film is a passive oxide film to prevent aluminum from reacting with other components.
그러나, 종래기술의 장비에서는 감광막패턴이 제거된 웨이퍼가 후처리공정을 진행시키기 위해 이송될 시에 대기 중에 노출됨에 따라, 금속배선의 측벽에 잔류된 Cl 가스가 Al 과 반응하여 Al(Cl)x가 형성되어 쉽게 부식하게 되는 문제점이 있었다.However, in the prior art equipment, as the wafer from which the photoresist pattern is removed is exposed to the atmosphere when being transferred to proceed with the post-processing process, Cl gas remaining on the sidewall of the metal wiring reacts with Al to cause Al (Cl) x. There was a problem that is easily formed to corrode.
따라서, 상기의 문제점을 해결하고자, 본 발명의 목적은 각각의 공정이 진행되는 동안에 대기 중에 노출됨에 따라 금속배선 측벽이 부식됨을 방지가능한 반도체 제조장비를 제공하려는 것이다.Accordingly, to solve the above problems, it is an object of the present invention to provide a semiconductor manufacturing apparatus capable of preventing corrosion of metal wiring sidewalls as they are exposed to the atmosphere during each process.
본 발명은 다른 목적은 금속배선 형성 및 이 금속배선 측벽에 부동태막 형성을 연속적으로 진행시킬 수 있는 반도체 제조장비를 제공하려는 것이다.Another object of the present invention is to provide a semiconductor manufacturing equipment capable of continuously proceeding metallization and passivation film formation on the metallization sidewalls.
본 발명은 웨이퍼에 금속배선 형성하고, 이 금속배선이 형성된 웨이퍼가 이송되는 공간도 진공을 유지하도록 실링처리하여 후처리 공정으로 연속적으로 진행가능한 반도체 제조장비를 형성한다.The present invention forms a metal wiring on the wafer, the sealing process so as to maintain the vacuum in the space in which the wafer on which the metal wiring is formed is transferred to form a semiconductor manufacturing equipment that can proceed continuously in a post-treatment process.
본 발명은 상기 목적들을 달성하고자, 감광막패턴을 마스크로 식각가스를 이용하여 금속막을 제거시키어 금속배선이 형성되도록 하기 위한 금속막 식각부와, 감광막패턴을 제거하기 위한 감광막 제거부와, 금속배선에 잔류된 식각가스 등의 공정부산물을 제거하고 측벽에 부동태 산화막을 형성하기 위한 후처리부가 구비된 것을 특징으로 한다.In order to achieve the above object, the present invention provides a metal film etching portion for removing a metal film by using an etching gas as a mask for the photoresist pattern, forming a metal wiring, a photoresist removing portion for removing the photoresist pattern, and a metal wiring. It is characterized in that the after-treatment unit for removing the process by-products such as the etching gas and to form a passivation oxide film on the side wall.
도 1은 종래기술에 따른 금속배선 형성을 위한 반도체 제조장비의 개략적인 도면이고,1 is a schematic diagram of a semiconductor manufacturing apparatus for forming a metal wiring according to the prior art,
도 2는 금속배선 및 이 금속배선 측벽에 부동태 산화막을 연속적으로 형성할 수 있는 본 발명의 반도체 제조장비를 개략적으로 도시한 도면이고,FIG. 2 is a schematic view of a semiconductor manufacturing apparatus of the present invention capable of continuously forming a metal interconnection and a passivation oxide film on the metal interconnection sidewall,
도 3은 본 발명의 반도체 제조장비인 후처리부를 설명하기 위한 도면이다.3 is a view for explaining a post-processing unit which is a semiconductor manufacturing apparatus of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
200. 제 1공급구 202. 제 2공급구200. First supply port 202. Second supply port
204. 배기부 206. 가열수단204. Exhaust section 206. Heating means
208. 후처리부208. Post Processing Unit
이하, 첨부된 도면을 참조하여 본 발명을 설명한다.Hereinafter, with reference to the accompanying drawings will be described the present invention.
도 2는 금속배선 및 이 금속배선 측벽에 부동태 산화막을 연속적으로 형성할 수 있는 본 발명의 반도체 제조장비를 개략적으로 도시한 도면이고, 도 3은 본 발명의 반도체 제조장비 중 후처리부를 별도로 도시한 도면이다.FIG. 2 is a schematic view of a semiconductor manufacturing apparatus of the present invention capable of continuously forming a metal wiring and a passivation oxide film on the sidewall of the metal wiring, and FIG. Drawing.
본 발명의 반도체 제조장비(208)는 도 2와 같이, 진공이 유지되며, 금속막 및 이 금속막에 금속배선영역이 정의된 감광막패턴이 순차적으로 적층된 웨이퍼로부터 감광막패턴을 마스크로 식각가스를 이용하여 금속막을 제거시키어 금속배선이 형성되도록 하기 위한 금속막 식각부와, 감광막패턴을 제거하기 위한 감광막 제거부와, 금속배선 측벽에 잔류된 식각가스 및 공정부산물을 제거하고 부동태 산화막을 형성을 위한 후처리부로 구성되며, 이 후처리부는 도 3과 같이, 일측에는 현상처리액이 공급되는 제 1공급관(200)이 형성되고, 타측에는 자외선이 공급되는 제 2공급관(202)이 형성되며, 그 하단에는 배기관(204)이 형성된다. 그리고 히터 등의 가열수단(206)이 설치되어 내부를 가열시킨다. 본 발명의 반도체 제조장비는 각각의 금속막 식각부와 감광막 제거부와 후처리부 사이의 공간도 진공이 유지된다.In the semiconductor manufacturing apparatus 208 of the present invention, as shown in FIG. 2, a vacuum is maintained and an etching gas is formed by using a photoresist pattern as a mask from a wafer in which a metal film and a photoresist pattern in which a metal wiring region is defined are sequentially stacked on the metal film. A metal film etching portion for removing the metal film to form a metal wiring, a photoresist removing portion for removing the photoresist pattern, an etching gas and process by-products remaining on the sidewalls of the metal wiring, and forming a passive oxide film. It is composed of a post-processing unit, as shown in Figure 3, one side is formed with a first supply pipe 200 is supplied with the developing treatment solution, the other side is formed with a second supply pipe 202 is supplied with ultraviolet rays, The exhaust pipe 204 is formed at the bottom. And heating means 206, such as a heater, is provided to heat the inside. In the semiconductor manufacturing apparatus of the present invention, the space between the metal film etching portion, the photoresist removing portion, and the after treatment portion is also maintained in vacuum.
상술한 구성을 갖는 본 발명의 반도체 제조장비를 이용하여 형성된 금속배선 측벽에 부동태 산화막 형성과정을 알아본다.The process of forming a passivation oxide film on a metal wiring sidewall formed using the semiconductor manufacturing equipment of the present invention having the above-described configuration will be described.
공정이 진행될 웨이퍼는 최상층에 알루미늄 등의 금속막이 형성되어 있고, 이 금속막에는 금속배선영역이 정의된 감광막패턴이 순차적으로 형성되어져 있다.In the wafer to be processed, a metal film such as aluminum is formed on the uppermost layer, and a photosensitive film pattern in which a metal wiring region is defined is sequentially formed on the metal film.
우선, 이 웨이퍼가 본 발명의 반도체 제조장비인 금속막 식각부로 인입된다. 이 식각부 내부에는 BCl3등의 식각가스가 공급되고, 이 식각가스에 의해 감광막패턴을 마스크로 금속막이 식각되어 금속배선이 형성된다. 공정이 진행되는 동안 금속배선 측벽에는 다량의 식각가스가 잔류되어 있다.First, the wafer is introduced into the metal film etching portion, which is the semiconductor manufacturing equipment of the present invention. An etching gas such as BCl 3 is supplied into the etching part, and the metal film is etched using the photosensitive film pattern as a mask by the etching gas to form metal wiring. During the process, a large amount of etching gas remains on the metal wiring sidewalls.
다음에, 금속배선이 형성된 웨이퍼가 감광막 제거부로 이송되어 유기화합물 또는 애셔(asher) 또는 산(acid)에 의해 감광막패턴이 제거된다.Next, the wafer on which the metal wiring is formed is transferred to the photosensitive film removing unit to remove the photosensitive film pattern by an organic compound, an asher, or an acid.
이어서, 감광막패턴 제거 공정이 완료된 웨이퍼는 후처리부(210)로 인입된다. 이 때, 감광막 제거부에서 후처리부로 웨이퍼를 이송 시에 한 장비 내에 연속적으로 설치되어 있으므로 이송에 지체되는 시간을 줄이고, 금속막 식각부 및 감광막 제거부 및 후처리부 및 그 사이에 형성된 각각의 대기공간도 진공상태가 유지되므로, 금속배선 측벽이 대기 중에 노출되어 부식되는 것이 방지된다.Subsequently, the wafer on which the photoresist pattern removing process is completed is introduced into the post-processing unit 210. At this time, since the wafers are continuously installed in one equipment when the wafers are transferred from the photoresist removing unit to the post-treatment unit, the time delay for the transfer is reduced, and the metal film etching unit, the photoresist removing unit and the post-treatment unit, and the atmosphere formed therebetween Since the space is also maintained in a vacuum state, the metal wiring sidewalls are prevented from being exposed to the atmosphere and corroded.
이 후처리부에서는 도 3과 같이, 제 1공급관(200)을 통해 케미컬인 현상처리액이 내부에 공급되어져 금속배선 측벽에 잔류된 식각가스 및 공정부산물을 제거시킨다. 이 식각가스 및 공정부산물 및 현상처리액은 배기관(204)에 의해 배기되며, 배기관에 펌프를 연결시키어 펌핑동작에 의해 후처리부 내부가 진공상태가 유지된다.In the post-treatment unit, as shown in FIG. 3, the chemical developing solution is supplied through the first supply pipe 200 to remove the etching gas and the process by-products remaining on the metal wiring sidewalls. The etching gas, the process by-products, and the developing solution are exhausted by the exhaust pipe 204, and a vacuum is maintained inside the after-treatment unit by connecting a pump to the exhaust pipe.
이 공정이 완료되면, 히터(206)를 이용하여 내부를 가열시키면서 제 2공급관(202)을 통해 일정 파장의 자외선을 조사시킨다.When this process is completed, ultraviolet rays of a predetermined wavelength are irradiated through the second supply pipe 202 while heating the inside using the heater 206.
이 때, 후처리부 내부는 자외선 조사에 의해 생성된 오존가스가 금속배선 측벽의 알루미늄 입자와 반응하여 Al2O3막이 생성된다. 이 때, 부동태 산화막을 형성하기 위해, 약 3분 동안 250℃ ∼ 350℃ 정도의 온도범위가 유지된다.At this time, in the post-treatment unit, ozone gas generated by ultraviolet irradiation reacts with the aluminum particles on the sidewall of the metal wiring to form an Al 2 O 3 film. At this time, in order to form the passivation oxide film, a temperature range of about 250 ° C to 350 ° C is maintained for about 3 minutes.
이 Al2O3막은 부동태 산화막으로 알루미늄이 식각가스인 Cl 성분과 반응하는 부식되는 것을 방지하기 위한 것이다.This Al 2 O 3 film is a passivation oxide film to prevent corrosion of aluminum reacting with the Cl component which is an etching gas.
상술한 바와 같이, 본 발명의 반도체 제조장비에서는 감광막 제거부에서 후처리부로의 공정을 연속적으로 처리가능하며, 그에 따라 대기시간이 단축된다.As described above, in the semiconductor manufacturing equipment of the present invention, the process from the photoresist removal unit to the post-treatment unit can be continuously processed, thereby reducing the waiting time.
또한, 대기 중에 노출될 우려가 없어 금속배선 측벽이 부식되는 것을 방지가능한 잇점이 있다.In addition, there is no risk of exposure to the atmosphere, which has the advantage of preventing corrosion of the metal wiring sidewalls.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970059601A KR19990039481A (en) | 1997-11-13 | 1997-11-13 | Semiconductor manufacturing equipment |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970059601A KR19990039481A (en) | 1997-11-13 | 1997-11-13 | Semiconductor manufacturing equipment |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR19990039481A true KR19990039481A (en) | 1999-06-05 |
Family
ID=66087552
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970059601A KR19990039481A (en) | 1997-11-13 | 1997-11-13 | Semiconductor manufacturing equipment |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR19990039481A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100550344B1 (en) * | 2000-01-14 | 2006-02-08 | 삼성전자주식회사 | Method of ashing a wafer |
-
1997
- 1997-11-13 KR KR1019970059601A patent/KR19990039481A/en not_active Application Discontinuation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100550344B1 (en) * | 2000-01-14 | 2006-02-08 | 삼성전자주식회사 | Method of ashing a wafer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950010044B1 (en) | Manufacturing method of semiconductor integrated circuit and equipment for the manufacture | |
| US8647440B2 (en) | Substrate processing method and substrate processing apparatus | |
| KR100235937B1 (en) | A method of manufacturing via contacts in a semiconductor device | |
| US5198388A (en) | Method of forming interconnection patterns | |
| KR100277781B1 (en) | Method for manufacturing semiconductor device | |
| JP3105902B2 (en) | Surface treatment method and surface treatment device | |
| KR19990039481A (en) | Semiconductor manufacturing equipment | |
| US5110394A (en) | Apparatus for forming interconnection pattern | |
| US6506684B1 (en) | Anti-corrosion system | |
| KR100404956B1 (en) | Method of manufacturing semiconductor integrated circuits and apparatus thereof | |
| US6429142B1 (en) | In-situ photoresist removal by an attachable chamber with light source | |
| JP3194245B2 (en) | Processing method for substrate on which amorphous silicon layer is formed | |
| JPH07201792A (en) | Removing method of photoresist | |
| US5840203A (en) | In-situ bake step in plasma ash process to prevent corrosion | |
| KR19990073861A (en) | Manufacturing Method of Semiconductor Device | |
| JP3113040B2 (en) | Method for manufacturing semiconductor device | |
| JP2008103431A (en) | Method and device for manufacturing semiconductor device | |
| US5418397A (en) | Semiconductor device having an interconnection pattern | |
| KR100214251B1 (en) | Method of making a wiring layer | |
| KR0137925Y1 (en) | Apparatus for fabricating a semiconductor device | |
| KR20000059929A (en) | Method for erasing photoresist | |
| US5213996A (en) | Method and apparatus for forming interconnection pattern and semiconductor device having such interconnection pattern | |
| JP2003179034A (en) | Manufacturing method of semiconductor integrated circuit apparatus | |
| KR0151176B1 (en) | Dry removing method of photoresist | |
| KR100237020B1 (en) | Method of forming metal layer in semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Withdrawal due to no request for examination |