KR19990038949A - Variable Capacitor and Resistance Design Method for Monolithic Microwave Integrated Circuits - Google Patents
Variable Capacitor and Resistance Design Method for Monolithic Microwave Integrated Circuits Download PDFInfo
- Publication number
- KR19990038949A KR19990038949A KR1019970058841A KR19970058841A KR19990038949A KR 19990038949 A KR19990038949 A KR 19990038949A KR 1019970058841 A KR1019970058841 A KR 1019970058841A KR 19970058841 A KR19970058841 A KR 19970058841A KR 19990038949 A KR19990038949 A KR 19990038949A
- Authority
- KR
- South Korea
- Prior art keywords
- mmic
- target
- resistance
- parallel
- value
- Prior art date
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명은 모놀리식 마이크로파 집적회로(MMIC)용 가변 축전기 및 저항 설계방법에 관한 것으로서, MMIC 제작에 있어서 레이저를 이용하여 금속선의 단락 및 개방이 가능한 것을 이용하여 축전기에 대해 직렬연결 및 병렬연결을 혼합하여 공정 후 축전 용량의 목표 값을 맞추면 조정이 필요 없으며 축전 용량이 목표 값보다 작게 되면 직렬로 연결된 축전기를 단락시켜서 목표 축전 용량 값을 맞추고 축전 용량이 목표 값보다 크게 제작되면 병렬로 연결된 축전기의 연결 금속선을 개방시켜서 목표 축전 용량 값을 맞추는 레이아웃을 제공함으로써, 축전 용량과 저항의 미세 조절이 가능하지만 공정의 결과 축전 용량과 저항이 목표 값에 맞도록 제작되었을 때는 조정이 필요 없어서 조정을 최소화하기 위한 방법으로 수율을 떨어뜨리지 않으면서 가능한 한 수동 소자의 조정을 최소화하여 제작 기간 및 공정 가격을 최소화할 수 있는 효과가 있다.The present invention relates to a variable capacitor and a resistance design method for a monolithic microwave integrated circuit (MMIC), and in series manufacturing and parallel connection to a capacitor using a short circuit and opening of a metal wire using a laser in MMIC fabrication. If mixing to match the target value of the storage capacity after the process, no adjustment is necessary. If the storage capacity is smaller than the target value, short-circuit connected capacitors are shorted to match the target storage capacity value. By providing a layout that opens the connecting metal wires to match the target capacitance value, fine adjustment of the capacitance and resistance is possible, but when the process results in the capacitance and resistance being made to meet the target value, no adjustment is necessary to minimize the adjustment. As much as possible without sacrificing yield There is an effect that it is possible to minimize the coordination of such devices to minimize the production time and process cost.
Description
본 발명은 모놀리식 마이크로파 집적회로(MMIC)용 가변 축전기 및 저항 설계 구조에 관한 것이다.The present invention relates to a variable capacitor and a resistor design structure for a monolithic microwave integrated circuit (MMIC).
상기 MMIC 제작에 있어서 제작된 MMIC 공정의 실행 변수(run-to-run variation)에 의하여 그 특성이 편차를 보이는데 MMIC 특성상 하이브리드-마이크로파 집적회로(Hybrid-MIC)에 비하여 제작 후에 특성을 향상시켜서 수율을 높이기 위한 미세조정은 거의 불가능하므로 제한적인 단점이 있다.In the MMIC fabrication, the characteristics of the MMIC process vary depending on the run-to-run variation of the fabricated MMIC process. The MMIC characteristics improve the yield after fabrication compared to the hybrid-microwave integrated circuit (Hybrid-MIC). Fine tuning to increase is almost impossible, so there is a limiting disadvantage.
기존의 조정 방법은 능동 소자에 대해서는 알려져 있는 방법이 없고, 수동 소자에 대해서는 축전 용량의 및 저항에 대하여 미세 조정하는 방법이 알려져 있다.Existing adjustment methods are not known for active elements, and fine adjustments for capacitance and resistance of passive elements are known.
그러나 기존의 방법은 축전 용량 및 저항이 목표 값을 맞추었을 경우에도 조정을 하여야 하는 단점이 있다.However, the conventional method has a disadvantage in that adjustment is required even when the capacitance and the resistance meet the target values.
도 1은 종래의 MMIC용 축전기 용량 조절을 위한 설계 구조도로서, 축전기들이 병렬로 연결되어 있어서 전체의 축전 용량은 각각의 축전 용량의 합(
그러나 이 방법은 조정을 하여 축전 용량을 줄이는 것만 가능하기 때문에 초기의 전체 축전 용량의 값이 목표치보다 크도록 설계(layout)되어야 하므로 공정의 결과 축전 용량의 값이 목표치를 만족한다고 하더라도 상기 기술한 바와 같이 레이저를 이용하여 축전 용량의 조정을 하여야 하는 단점이 있다.However, this method can only be adjusted to reduce the power storage capacity, so the initial total power storage capacity should be laid out to be larger than the target value. Therefore, even if the value of the power storage capacity satisfies the target value as described above, Likewise, there is a disadvantage in that the adjustment of the capacitance is performed by using a laser.
도 2는 종래의 MMIC용 저항 조절을 위한 설계 구조도로서, 저항(40)이 병렬로 연결되어 있어서 전체의 저항 값은 각각의 저항 값의 역수의 합(
그러나 이 방법은 조정을 하여 저항 값을 늘이는 것만 가능하므로 초기의 전체 저항 값이 목표치를 만족한다고 하더라도 상기 기술한 바와 같이 레이저를 이용하여 저항 값의 조정을 하여야 하는 단점을 갖게 된다.However, this method is only possible to increase the resistance value by adjusting, so even if the initial total resistance value satisfies the target value, there is a disadvantage in that the resistance value should be adjusted using a laser as described above.
도 3은 종래의 MMIC용 저항 조절을 위한 다른 형태의 설계 구조도로서, 공정의 오차 정도에 따라 적당한 값의 저항을 와이어 본딩으로 연결하여 쓰는 방법이다.FIG. 3 is a schematic diagram of a structure for designing a conventional resistor for MMIC, and a method of connecting a resistor having an appropriate value by wire bonding according to an error degree of a process.
그러나 상기 방법은 와이어 본딩(50)을 하여야 하므로 웨이퍼 상태에서 측정 가능한 MMIC의 경우에는 적용하기 어려운 문제점이 있다.However, since the method requires wire bonding 50, it is difficult to apply the MMIC that can be measured in a wafer state.
상기 문제점을 해결하기 위해 본 발명은 웨이퍼 상태에서 특성 평가가 가능한 MMIC에 대하여 제작 후에 축전 용량 및 저항을 조절하는데 있어서 조절 방법으로 기존의 레이저를 이용하여 금속선을 개방하는 조정 방법을 쓰면서 제작 후 공정 에러가 없으면 조정을 할 필요가 없는 설계(layout)을 제공하는 것을 목적으로 한다.In order to solve the above problems, the present invention uses an adjustment method for opening a metal wire using an existing laser as an adjustment method for adjusting the capacitance and resistance after fabrication of an MMIC capable of evaluating characteristics in a wafer state, and then a fabrication process error. The goal is to provide a layout that does not need to be adjusted if it is not present.
도 1은 종래의 MMIC용 축전기 용량 조절을 위한 설계 구조도,1 is a schematic structural diagram for adjusting the capacitance of a conventional MMIC capacitor;
도 2는 종래의 MMIC용 저항 조절을 위한 설계 구조도,2 is a schematic structural diagram for adjusting resistance for a conventional MMIC;
도 3은 종래의 MMIC용 저항 조절을 위한 다른 형태의 설계 구조도,3 is a schematic diagram of a design of another form for adjusting resistance for a conventional MMIC;
도 4는 본 발명의 MMIC용 축전기 용량 조절을 최소화하기 위한 회로 및 설계구조도,4 is a circuit and design structure diagram for minimizing capacitor capacitance control for MMIC of the present invention;
도 5는 본 발명의 MMIC용 축전기 용량 조절 시에 직렬로 연결된 축전기 레이저를 이용하여 단락시켜서 축전 용량을 증가시키는 방법의 예시도,5 is an exemplary view of a method of increasing the capacitance by short-circuit using a capacitor laser connected in series when adjusting the capacitance of the MMIC capacitor of the present invention;
도 6은 본 발명이 적용되는 MMIC용 저항 조절을 최소화하기 위한 회로 및 설계구조도.Figure 6 is a circuit and design for minimizing the resistance control for the MMIC to which the present invention is applied.
<도면의 주요부분에 대한 부호의 설명><Description of Symbols for Main Parts of Drawings>
10 : 금속 연결선 20 : 유전체 개방부10: metal connection line 20: dielectric opening
30 : 축전기(C1, C2, C3) 40 : 저항30: capacitor (C1, C2, C3) 40: resistance
50 : 와이어 본딩 60 : 병렬연결 축전기(C1p, C2p, C3p)50: wire bonding 60: parallel connection capacitors (C1p, C2p, C3p)
61 : 유전층 70 : 직렬연결 축전기(C1s, C2s)61 dielectric layer 70 series connected capacitors (C1s, C2s)
80 : 직렬연결 저항 90 : 병렬연결 저항80: series connection resistance 90: parallel connection resistance
상기 목적을 달성하기 위해 본 발명은, MMIC를 제작하는데 있어서 레이저를 이용하여 금속선의 단락이 가능한 것을 이용하여 축전기를 직렬 연결하여 목표 축전 용량 값을 맞추고, 상기 MMIC를 제작하는데 있어서 레이저를 이용하여 금속선의 단락이 가능한 것을 이용하여 축전기를 병렬 연결하여 목표 축전 용량 값을 맞추며, 상기 MMIC를 제작하는데 있어서 레이저를 이용하여 금속선의 단락이 가능한 것을 이용하여 축전기에 대해 직렬연결 병렬연결을 혼합하여 목표 축전 용량 값을 맞추고, 상기 MMIC를 제작하는데 있어서 레이저를 이용하여 금속선의 단락이 가능한 것을 이용하여 각각의 저항에 병렬로 연결된 축전기를 직렬 연결하여 목표 축전 용량 값을 맞추고, 상기 MMIC를 제작하는데 있어서 레이저를 이용하여 금속선의 단락이 가능한 것을 이용하여 저항이 목표 값보다 작게 제작되면 병렬로 연결된 저항의 연결 금속선을 개방시켜 목표 축전 용량 값을 맞추어, 상기 MMIC를 제작하는데 있어서 레이저를 이용하여 금속선의 단락이 가능한 것을 이용하여 저항에 대하여 직렬연결 및 병렬연결을 혼합하여 목표 축전 용량 값을 맞추는 것을 포함하는 것을 특징으로 한다.In order to achieve the above object, the present invention, in the manufacture of the MMIC, using a laser can be used to short-circuit the metal wire to connect the capacitors in series to meet the target capacitance value, and to produce the MMIC metal wire using a laser Capacitors are connected in parallel using a short circuit that can be shorted to match the target capacitive value, and in the manufacturing of the MMIC, a series connection parallel connection to the capacitors is mixed by using a laser that can be short-circuited by a laser. In order to match the values, the short circuit of the metal wires is possible by using a laser to manufacture the MMIC, and the capacitors connected in parallel to the respective resistors are connected in series to match the target capacitance value, and the laser is used to manufacture the MMIC. By using a metal wire short circuit When the resistance is made smaller than the target value, the connecting metal wires of the parallel connected resistors are opened to match the target capacitance value, and in the manufacturing of the MMIC, a series connection and parallel with respect to the resistance are made by using a short circuit of the metal wire using a laser. Mixing the connections to match the target capacitance value.
이하 첨부된 도면을 참조하여 본 발명을 상세히 설명하면 다음과 같다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
도 4는 본 발명의 MMIC용 축전기 용량 조절을 최소화하기 위한 회로 및 설계구조도로서, 병렬로 연결된 세 개의 축전기(60)와 직렬로 연결된 축전기(70)가 상기 병렬로 연결된 축전기(60)와 서로 연결되도록 이루어져 있다.4 is a circuit and design structure diagram for minimizing capacitor capacity control for the MMIC of the present invention, in which three capacitors 60 connected in parallel and a capacitor 70 connected in series are connected to the capacitor 60 connected in parallel. It consists of.
상기 도 4에서는 C1p, C2p, C3p,.......가 병렬로 연결되어 있고, C1s, C2s, ....가 C1p, C2p, C3p,.....와 직렬로 연결되어 있다.In FIG. 4, C1p, C2p, C3p, ... are connected in parallel, and C1s, C2s, ... are connected in series with C1p, C2p, C3p, .... .
하나의 실행 예로서 축전 용량을 목표 값이 C라고 할 때 이를 레이저에 의한 조정으로 5% 간격으로 공정 오차가 ±10의 범위를 대비한다고 할 때 병렬 축전기(60)는 C1p, C2p, C3p의 세 개와 직렬 연결 축전기(70)는 C1s, C2s의 2개의 축전기가 필요하다.As an example of implementation, when the target value is C, the capacitance is adjusted by the laser and the process error contrasts a range of ± 10 at 5% intervals. The parallel capacitor 60 has three values of C1p, C2p, and C3p. The dog and series connected capacitor 70 requires two capacitors, C1s and C2s.
이때 상기 C2s를 단락시키면 축전 용량 값이 1.05C가 되고, C1s와 C2s를 동시에 단락시키면 1.1C가 되고, C3p만 개방시키면 0.95C, C3p와 C2p를 동시에 개방시키면 0.9C가 되는 경우에 앞의 축전 용량 조절 조건을 만족시키게 되며 상기 관계식을 수식으로 표현하면 다음 수학식 1과 같다.At this time, if the C2s is shorted, the capacitance value is 1.05C, and if the C1s and C2s are shorted at the same time, it is 1.1C. If only C3p is opened, 0.95C is opened, and if the C3p and C2p are opened at the same time, the previous power storage is obtained. The capacity adjusting condition is satisfied and the relation is expressed by the following equation.
이때,
도 5는 본 발명의 MMIC용 축전기 용량 조절 시에 직렬로 연결된 축전기 레이저를 이용하여 단락시켜서 축전 용량을 증가시키는 방법의 예시도로서, 금속연결선과 유전층(61)이 적층된 곳에 축전기 레이저를 이용하여 금속 연결선(10)이 유전층으로 확산되도록 이루어져 있다.5 is an exemplary diagram of a method of increasing a capacitance by short-circuiting using a capacitor laser connected in series when adjusting a capacitor capacitance for an MMIC of the present invention, using a capacitor laser where a metal connection line and a dielectric layer 61 are stacked. The metal connection line 10 is made to diffuse into the dielectric layer.
도 6은 본 발명이 적용되는 MMIC용 저항 조절을 최소화하기 위한 회로 및 설계구조도로서, 상기 도 4에서는 R1p, R2p, R3p,.....가 병렬로 연결되어 있고, R1s, R2s,.....가 R1p, R2p, R3p,......와 직렬로 연결되어 있으며, 직렬 연결 저항(80)에 대해서는 조정을 위하여 각각의 저항에 대하여 병렬로 축전기 C1s, C2s,....가 연결되어 있다.FIG. 6 is a circuit and design structure diagram for minimizing resistance control for the MMIC to which the present invention is applied. In FIG. 4, R1p, R2p, R3p, ... are connected in parallel, and R1s, R2s, .. ... are connected in series with R1p, R2p, R3p, ..., and capacitors C1s, C2s, ... Is connected.
하나의 실행 예로서 저항의 목표값이 R이라고 할 때 이를 레이저에 의한 조정으로 5% 간격으로 공정 오차가 ±10%의 범위를 대비한다고 할 때 병렬 연결 저항(90)은 R1p, R2p, R3p의 세 개와 직렬 연결 축전기(70)는 R1s, R2s의 각각에 대해 C1s, C2s의 2개의축전기가 필요하다.As an example, when the target value of the resistor is R, the parallel connection resistance 90 is R1p, R2p, and R3p when the target error of the laser contrasts the range of ± 10% at 5% intervals. Three and series connected capacitors 70 require two capacitors, C1s and C2s, for each of R1s and R2s.
이때 C2s를 단락시키면 저항 값이 1.05R이 되고, C1s와 C2s를 동시에 단락시키면 1.1R이 되며, R3p만 개방시키면 0.95R, R3p와 R2p를 동시에 개방시키면 0.9R이 되는 경우에 앞의 저항 조절 조건을 만족시키게 되며, 상기 관계를 식으로 표현하면 다음 수학식 2와 같다.In this case, if C2s is shorted, the resistance value is 1.05R, and if C1s and C2s are shorted at the same time, it is 1.1R. If only R3p is opened, 0.95R is opened, and if R3p and R2p are opened at the same time, the resistance control condition is as follows. To be satisfied, and the relationship is expressed by the following equation (2).
상기 식 5개를 풀면
상술한 바와 같이 본 발명은 축전 용량과 저항의 미세 조절이 가능하지만 공정의 결과 축전 용량과 저항이 목표 값에 맞도록 제작되었을 때는 조정이 필요없어서 조정을 최소화하기 위한 방법으로 수율을 떨어뜨리지 않으면서 가능한 한 수동 소자의 조정을 최소화하여 제작 기간 및 공정 가격을 최소화하는데 효과가 있다.As described above, the present invention can finely adjust the capacitance and the resistance, but when the result of the process is made to meet the target value, the capacitance is not required, so that the adjustment is not necessary without reducing the yield in a way to minimize the adjustment. It is effective in minimizing the adjustment of passive components as much as possible to minimize manufacturing time and process cost.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970058841A KR19990038949A (en) | 1997-11-07 | 1997-11-07 | Variable Capacitor and Resistance Design Method for Monolithic Microwave Integrated Circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970058841A KR19990038949A (en) | 1997-11-07 | 1997-11-07 | Variable Capacitor and Resistance Design Method for Monolithic Microwave Integrated Circuits |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990038949A true KR19990038949A (en) | 1999-06-05 |
Family
ID=66086413
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970058841A KR19990038949A (en) | 1997-11-07 | 1997-11-07 | Variable Capacitor and Resistance Design Method for Monolithic Microwave Integrated Circuits |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990038949A (en) |
-
1997
- 1997-11-07 KR KR1019970058841A patent/KR19990038949A/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6798326B2 (en) | Inductor element and integrated circuit employing inductor element | |
US7298604B2 (en) | Multilayer capacitor and method of adjusting equivalent series resistance of multilayer capacitor | |
US7825750B2 (en) | EMI filter for controlling cutoff frequency | |
US20040163846A1 (en) | Printed circuit board employing lossy power distribution network to reduce power plane resonances | |
US4875023A (en) | Variable attenuator having voltage variable FET resistor with chosen resistance-voltage relationship | |
US20200051788A1 (en) | Impedance matching network and method | |
US4479100A (en) | Impedance matching network comprising selectable capacitance pads and selectable inductance strips or pads | |
TWI761540B (en) | Distributed lc filter structure | |
US4885562A (en) | Microwave delay circuit having a bridge-T circuit | |
JP2002076845A (en) | Active inductor | |
US7067882B2 (en) | High quality factor spiral inductor that utilizes active negative capacitance | |
US20240014253A1 (en) | Capacitor of semiconductor device and distributed model circuit for the same | |
WO2019155601A1 (en) | Amplifier | |
US5519233A (en) | Microchip capacitor and thin film resistor as circuit elements in internal impedance matching circuit of microwave transistor | |
US5600176A (en) | Integrated voltage divider | |
KR19990038949A (en) | Variable Capacitor and Resistance Design Method for Monolithic Microwave Integrated Circuits | |
US10553531B2 (en) | Process-invariant resistor and capacitor pair | |
US9362604B2 (en) | RF planar filter having resonator segments connected by adjustable electrical links | |
TWI656732B (en) | Adjustable filter | |
US20100133652A1 (en) | Semiconductor device and method of manufacturing the same | |
EP1058337B1 (en) | Delay line | |
KR100509947B1 (en) | Method for operating variable inductor to preform continuous inductance variation | |
Porranzl et al. | A digital 70–140-GHz impedance tuner in 130-nm CMOS technology | |
JPH02151113A (en) | Lpf/hpf phase shifter | |
US3233196A (en) | Integrated resistance-capacitance semiconductor frequency selective filter |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |