KR19990038102A - Digital automatic gain control circuit - Google Patents

Digital automatic gain control circuit Download PDF

Info

Publication number
KR19990038102A
KR19990038102A KR1019970057737A KR19970057737A KR19990038102A KR 19990038102 A KR19990038102 A KR 19990038102A KR 1019970057737 A KR1019970057737 A KR 1019970057737A KR 19970057737 A KR19970057737 A KR 19970057737A KR 19990038102 A KR19990038102 A KR 19990038102A
Authority
KR
South Korea
Prior art keywords
digital
analog
signal
automatic gain
voltage
Prior art date
Application number
KR1019970057737A
Other languages
Korean (ko)
Other versions
KR100290093B1 (en
Inventor
정요안
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019970057737A priority Critical patent/KR100290093B1/en
Publication of KR19990038102A publication Critical patent/KR19990038102A/en
Application granted granted Critical
Publication of KR100290093B1 publication Critical patent/KR100290093B1/en

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L5/00Automatic control of voltage, current, or power
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106Data output latches
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers without distortion of the input signal
    • H03G3/20Automatic control
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/12Indirect frequency synthesis using a mixer in the phase-locked loop

Abstract

본 발명은 수신된 신호를 디지털로 변환하고 그 변환한 디지털 신호를 이용하여 수신 신호의 이득을 자동 제어함으로써 보다 일정하고 안정된 출력신호를 얻도록 한 디지털 자동 이득 제어회로에 관한 것으로서, 이러한 본 발명은 수신신호를 전압제어 감쇄기로 감쇄 시키고, 그 감쇄된 신호와 국부 발진주파수를 혼합하여 I, Q의 기저대역 신호로 복조한 후 이를 디지털 기저대역 신호로 변환한다. 또한, 변환된 I. Q 디지털 기저대역 신호를 프로그램 롬에 어드레스로 사용하여 디지털 자동 이득 제어를 위한 제어전압을 인출하고, 그 인출한 디지털 자동 이득 제어전압을 아날로그 신호로 변환한 후 저역 필터링하여 그 결과 전압을 전압제어 감쇄기에 자동 이득 제어를 위한 제어전압으로 인가함으로써 보다 안정적이고 일정한 수신신호를 얻게 되는 것이다.The present invention relates to a digital automatic gain control circuit for converting a received signal into a digital signal and automatically controlling the gain of the received signal using the converted digital signal to obtain a more constant and stable output signal. The received signal is attenuated by a voltage controlled attenuator. The attenuated signal is mixed with the local oscillation frequency, demodulated into baseband signals of I and Q, and then converted into a digital baseband signal. The converted I. Q digital baseband signal is used as an address in the program ROM to draw a control voltage for digital automatic gain control, convert the extracted digital automatic gain control voltage into an analog signal, and then perform low pass filtering. The resultant voltage is applied to the voltage control attenuator as a control voltage for automatic gain control to obtain a more stable and constant received signal.

Description

디지털 자동 이득 제어회로Digital automatic gain control circuit

본 발명은 디지털 자동 이득 제어 회로에 관한 것으로, 특히 수신된 신호를 디지털로 변환하고 그 변환한 디지털 신호를 이용하여 수신 신호의 이득을 자동 제어함으로써 보다 일정하고 안정된 출력신호를 얻도록 한 디지털 자동 이득 제어회로에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital automatic gain control circuit. In particular, a digital automatic gain is obtained by converting a received signal into a digital signal and automatically controlling the gain of the received signal using the converted digital signal. It relates to a control circuit.

일반적으로, 자동 이득 제어 회로는 무선 수신기 또는 증폭기에서 입력 신호의 준위가 변하더라도 출력이 거의 일정하게 유지되도록 이득을 자동적으로 제어하는 회로를 말한다.In general, an automatic gain control circuit is a circuit that automatically controls the gain so that the output remains substantially constant even if the level of the input signal changes in the wireless receiver or amplifier.

이러한 기능을 수행하는 종래 아날로그 자동 이득 제어회로는 첨부한 도면 도 1과 같다.A conventional analog automatic gain control circuit for performing such a function is shown in FIG. 1.

이에 도시된 바와 같이, 입력되는 아날로그 무선 신호를 소정 레벨로 증폭하는 제1증폭기(1)와, 상기 제1증폭기(1)에서 증폭된 신호와 국부발진기(2)에서 발생된 국부 발진 주파수를 혼합하여 중간주파수를 출력하는 혼합기(3)와, 상기 혼합기(3)에서 출력되는 중간주파수를 소정 레벨로 증폭하는 제2증폭기(4)와, 상기 제2증폭기(4)에서 출력되는 중간주파수를 설정 대역으로 필터링하는 제1 대역 필터부(5)와, 상기 제 1 대역 필터부(5)에서 출력되는 신호를 위상 등화기에서 출력되는 전압에 의해 감쇄 시키는 전압 제어 감쇄기(6)와, 상기 전압 제어 감쇄기(6)에서 출력되는 아날로그 신호를 순차 증폭시키는 제3 및 제4 증폭기(7)(8)와, 상기 제4증폭기(8)에서 출력되는 아날로그 신호를 설정 대역으로 필터링하는 제2 대역 필터부(9)와, 상기 제2 대역 필터부(9)에서 출력되는 아날로그 신호를 소정 레벨로 증폭하여 수신 신호로 출력하는 제5증폭기(10)와, 상기 제5증폭기(10)에서 출력되는 아날로그 신호의 세기를 검출하는 신호세기 검출부(11)와, 상기 신호세기 검출부(11)로부터 출력되는 신호의 교류 성분을 직류 성분으로 변환시키는 루프 필터부(12)와, 상기 루프 필터부(12)에서 출력되는 직류 성분과 상기 제5증폭기(10)에서 출력되는 신호세기가 선형적으로 유지되도록 자동 이득 제어전압을 출력하여 상기 전압 제어 감쇄기(6)에 전달해주는 위상 등화기(13)로 구성되었다.As shown therein, a first amplifier 1 for amplifying an input analog wireless signal to a predetermined level, a signal amplified by the first amplifier 1 and a local oscillation frequency generated by the local oscillator 2 are mixed. A mixer (3) for outputting an intermediate frequency, a second amplifier (4) for amplifying the intermediate frequency output from the mixer (3) to a predetermined level, and an intermediate frequency output from the second amplifier (4). A first band filter section 5 for filtering into a band, a voltage control attenuator 6 for attenuating a signal output from the first band filter section 5 by a voltage output from a phase equalizer, and the voltage control Third and fourth amplifiers 7 and 8 for sequentially amplifying the analog signal output from the attenuator 6 and a second band filter unit for filtering the analog signal output from the fourth amplifier 8 to a predetermined band. (9), in the second band filter section (9) A fifth amplifier 10 for amplifying the output analog signal to a predetermined level and outputting the received analog signal; a signal strength detector 11 detecting the strength of the analog signal output from the fifth amplifier 10; A loop filter 12 for converting an AC component of a signal output from the intensity detector 11 into a DC component, a DC component output from the loop filter 12, and a signal output from the fifth amplifier 10. It consists of a phase equalizer 13 which outputs an automatic gain control voltage so as to maintain its linearity and transmits it to the voltage controlled attenuator 6.

이와 같이 구성된 종래 아날로그 자동 이득 제어회로의 동작을 설명하면 다음과 같다.Referring to the operation of the conventional analog automatic gain control circuit configured as described above is as follows.

먼저, 수신된 아날로그 무선신호는 제1증폭기(1)에서 소정 레벨로 증폭이 되며, 혼합부(3)는 상기 제1증폭기(1)에서 증폭된 아날로그 무선신호와 국부 발진기(2)에서 출력되는 기준이 되는 국부 발진 주파수를 혼합하여 중간 주파수를 추출하게 된다.First, the received analog radio signal is amplified to a predetermined level by the first amplifier 1, and the mixing unit 3 is output from the analog radio signal amplified by the first amplifier 1 and the local oscillator 2 The intermediate frequency is extracted by mixing the reference local oscillation frequency.

이렇게 추출되는 중간주파수는 제2증폭기(4)에서 다시 한 번 소정 레벨로 증폭되고, 제1 대역 필터부(5)에서 설정 대역으로 필터링된다.The intermediate frequency thus extracted is once again amplified to a predetermined level by the second amplifier 4 and filtered by the first band filter section 5 to the set band.

전압 제어 감쇄기(6)는 위상 등화기(13)에서 초기에 설정된 제어 전압으로 상기 제1 대역 필터부(5)에서 필터링된 신호를 감쇄 시키게 되고, 이렇게 감쇄된 아날로그 수신신호는 제3 및 제4 증폭기(7)(8)에서 순차 증폭되어 제2 대역 필터부(9)에 전달된다.The voltage control attenuator 6 attenuates the signal filtered by the first band filter unit 5 with the control voltage initially set by the phase equalizer 13, and the attenuated analog received signals are converted into the third and fourth signals. It is sequentially amplified by the amplifiers 7 and 8 and transferred to the second band filter section 9.

제2 대역 필터부(9)는 그 전달되는 아날로그 수신신호를 설정 대역으로 필터링하게 되고, 이렇게 필터링된 수신신호는 제5증폭기(10)에서 소정 레벨로 증폭된 후 수신신호로써 출력된다.The second band filter unit 9 filters the transmitted analog received signal to a predetermined band, and the filtered received signal is amplified to a predetermined level in the fifth amplifier 10 and then output as a received signal.

상기 신호 세기 검출부(11)는 상기 제5증폭기(10)에서 출력되는 신호의 세기를 검출하게 되며, 루프 필터부(12)는 그 신호 세기 검출부(11)에서 검출되는 아날로그 신호의 교류 성분(고주파 성분)을 직류 성분으로 변환시키게 된다.The signal strength detector 11 detects the strength of the signal output from the fifth amplifier 10, and the loop filter 12 performs the AC component (high frequency) of the analog signal detected by the signal strength detector 11. Component) into a direct current component.

이렇게 변환되는 직류성분의 아날로그 신호는 위상 등화기(13)에 입력되며, 위상 등화기(13)는 그 입력되는 신호 세기와 상기 루프 필터부(12)에서 출력되는 직류 성분의 변화비가 선형적으로 유지되도록 이득 제어를 위한 제어 전압을 출력하여 상기 전압제어 감쇄기(6)에 전달해준다.The analog signal of the DC component thus converted is input to the phase equalizer 13, and the phase equalizer 13 linearly changes the input signal strength and the change ratio of the DC component output from the loop filter unit 12. The control voltage for gain control is outputted to the voltage control attenuator 6 so as to be maintained.

그러면 전압제어 감쇄기(6)는 그 제어전압으로 상기 제1대역 필터부(5)에서 출력되는 신호의 감쇄를 제어함으로써 이득이 제어된다.The voltage controlled attenuator 6 then controls the gain by controlling the attenuation of the signal output from the first band filter section 5 with the control voltage.

그러나, 상기와 같은 종래의 아날로그 자동 이득 제어회로는 아날로그 신호를 검출하기 위하여 복잡한 검출회로와 적분기 그리고 적분기 출력이 레벨 변동에 따라 선형적으로 변하게 하는 리너(Linear)회로가 필요하므로 그 회로 구성이 복잡하다는 문제점이 있었다.However, the conventional analog automatic gain control circuit as described above requires a complicated detection circuit, an integrator, and a linear circuit for linearly changing the output of the integrator in order to detect an analog signal. There was a problem.

또한, 아날로그 신호에 의한 자동 이득 제어이므로 통화 품질도 저하시키는 요인으로 작용하였다.In addition, since the automatic gain control by the analog signal, it also acted as a factor to reduce the call quality.

이에 본 발명은 상기와 같은 종래 아날로그 이득 제어회로의 제반 문제점을 해결하기 위해서 제안된 것으로,Accordingly, the present invention has been proposed to solve all the problems of the conventional analog gain control circuit as described above.

본 발명은 수신된 신호를 디지털로 변환하고 그 변환한 디지털 신호를 이용하여 수신 신호의 이득을 자동 제어함으로써 보다 일정하고 안정된 출력신호를 얻도록 한 디지털 자동 이득 제어회로를 제공하는 데 그 목적이 있다.An object of the present invention is to provide a digital automatic gain control circuit which converts a received signal into a digital signal and automatically controls the gain of the received signal using the converted digital signal to obtain a more constant and stable output signal. .

상기와 같은 목적을 달성하기 위한 본 발명은,The present invention for achieving the above object,

입력되는 중간주파신호를 제어전압에 따라 감쇄 시키고 그 감쇄한 신호를 I, Q신호로 분리하여 출력하는 전압제어 감쇄수단과;Voltage control attenuation means for attenuating the input intermediate frequency signal according to the control voltage and dividing the attenuated signal into I and Q signals and outputting them;

상기 전압제어 감쇄수단에서 각각 출력되는 I, Q신호와 국부 발진 주파수를 혼합하여 베이스밴드 신호로 복조한 후 소정 레벨로 증폭하여 출력하는 복조수단과;Demodulating means for mixing the I, Q signals outputted from the voltage controlled attenuation means and the local oscillation frequency, demodulating them into baseband signals, and amplifying the signals to a predetermined level;

상기 복조수단에서 복조된 I, Q기저대역신호를 각각 디지털 기저대역신호로 변환하는 아날로그/디지털 변환수단과;Analog / digital conversion means for converting the I and Q baseband signals demodulated by the demodulation means into digital baseband signals, respectively;

상기 아날로그/디지털 변환수단에서 얻어지는 디지털 기저대역신호에 따라 자동 이득 제어를 위한 데이터를 출력하는 프로그래머블 롬과;A programmable ROM for outputting data for automatic gain control in accordance with the digital baseband signal obtained from the analog / digital converting means;

상기 프로그래머블 롬에서 발생되는 자동 이득 제어 데이터를 그에 상응하는 아날로그 신호로 변환하는 디지털/아날로그 변환수단과;Digital / analog conversion means for converting automatic gain control data generated in the programmable ROM into an analog signal corresponding thereto;

상기 디지털/아날로그 변환수단에서 출력되는 아날로그 자동 이득 제어신호를 저역 필터링하고 그 결과치를 상기 전압제어 감쇄수단에 자동 이득 제어전압으로 전달해주는 저역 필터링 수단으로 이루어진다.And a low pass filtering means for low pass filtering the analog automatic gain control signal output from the digital / analog converting means and transferring the result as an automatic gain control voltage to the voltage control attenuation means.

상기에서, 복조수단은, 상기 전압제어 감쇄수단에서 얻어지는 아날로그 Q신호를 국부 발진기에서 출력되는 국부 주파수와 혼합하는 제1믹서와; 상기 국부 발진기에서 출력되는 국부 발진 주파수의 위상을 90。천이 시키는 위상 천이기와; 상기 위상 천이기에서 얻어지는 90。위상 천이된 국부 발진 주파수와 상기 전압제어 감쇄수단에서 얻어지는 I 신호를 혼합하는 제2믹서와; 상기 제1 및 제2 믹서에서 각각 얻어지는 기저대역신호를 각각 소정 레벨로 증폭하는 제1 및 제2 증폭기로 구성됨을 특징으로 한다.In the above, the demodulation means comprises: a first mixer for mixing the analog Q signal obtained from the voltage controlled attenuation means with the local frequency output from the local oscillator; A phase shifter for shifting the phase of the local oscillation frequency output from the local oscillator by 90 degrees; A second mixer for mixing the 90 ° phase shifted local oscillation frequency obtained by the phase shifter and the I signal obtained by the voltage controlled attenuation means; And first and second amplifiers for amplifying the baseband signals obtained by the first and second mixers, respectively, to a predetermined level.

또한, 상기 아날로그/디지털 변환수단은, 상기 복조수단에서 얻어지는 기저대역 I 신호를 그에 상응하는 디지털 신호로 변환하는 제1 아날로그/디지털 변환기와; 상기 복조수단에서 얻어지는 기저대역 Q신호를 그에 상응하는 디지털 신호로 변환하는 제2아날로그/디지털 변환기로 구성됨을 특징으로 한다.The analog / digital converting means may further include: a first analog / digital converter for converting the baseband I signal obtained from the demodulation means into a corresponding digital signal; And a second analog-to-digital converter for converting the baseband Q signal obtained from the demodulation means into a digital signal corresponding thereto.

그리고, 상기 저역 필터링수단은, 상기 디지털/아날로그 변환수단에서 얻어지는 아날로그 지저대역 신호를 저역 필터링 하는 제1 저역필터와; 상기 디지털/아날로그 변환수단에서 얻어지는 아날로그 기저대역 신호의 반전신호를 저역 필터링 하는 제2 저역필터와; 상기 제1 및 제2 저역 필터에서 각각 얻어지는 신호의 차전압을 소정 레벨로 증폭하여 그 결과치를 자동 이득 제어를 위한 제어 전압으로 상기 전압제어 감쇄수단에 전달해주는 연산 증폭기로 구성됨을 특징으로 한다.The low pass filtering means includes: a first low pass filter for low pass filtering the analog baseband signal obtained from the digital / analog conversion means; A second low pass filter for low pass filtering the inverted signal of the analog baseband signal obtained by the digital / analog conversion means; And an operational amplifier which amplifies the voltage difference of the signals obtained from the first and second low pass filters to a predetermined level and transfers the result to the voltage control attenuation means as a control voltage for automatic gain control.

또한, 상기 본 발명의 목적을 달성하기 위한 기술적인 수단은,In addition, the technical means for achieving the object of the present invention,

상기 아날로그/디지털 변환수단에서 각각 출력되는 디지털 I, Q신호를 채널 카드에 전달해주는 래치 수단을 더 포함하여 구성됨을 특징으로 한다.And a latch means for transmitting the digital I and Q signals output from the analog / digital converting means to the channel card, respectively.

이하, 본 발명의 바람직한 실시예의 작용을 첨부한 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, described in detail with reference to the accompanying drawings the operation of the preferred embodiment of the present invention.

도 1 은 종래 아날로그 자동 이득 제어 회로도,1 is a conventional analog automatic gain control circuit diagram,

도 2 는 본 발명에 의한 디지털 자동 이득 제어 회로 블록 구성도,2 is a block diagram of a digital automatic gain control circuit according to the present invention;

도 3 은 도 2의 저역 필터부 상세 구성도.3 is a detailed configuration diagram of the low pass filter of FIG.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

20:전압제어 감쇄기 30:복조부20: voltage control attenuator 30: demodulator

40:아날로그/디지털 변환부 50:프로그래머블 롬40: Analog-to-digital converter 50: Programmable ROM

60:디지털/아날로그 변환부 70:저역 필터부60: Digital / analog conversion part 70: Low pass filter part

80:래치부 90:채널 카드80: latch 90: channel card

도 2는 본 발명에 의한 디지털 자동 이득 제어회로 블록 구성도 이다.2 is a block diagram of a digital automatic gain control circuit according to the present invention.

여기서, 참조번호 20은 입력되는 중간주파신호를 제어전압에 따라 감쇄시키고 그 감쇄한 신호를 I, Q신호로 분리하여 출력하는 전압제어 감쇄부이고, 참조번호 30은 상기 전압제어 감쇄부(20)에서 각각 출력되는 I, Q신호와 국부 발진 주파수를 혼합하여 베이스밴드 신호로 복조한 후 소정 레벨로 증폭하여 출력하는 복조부이다.Here, reference numeral 20 denotes a voltage control attenuator for attenuating the input intermediate frequency signal according to the control voltage and dividing the attenuated signal into I and Q signals. The reference numeral 30 denotes the voltage control attenuation unit 20. A demodulator for mixing the I, Q signals and the local oscillation frequency, respectively, and demodulating the baseband signal and amplifying the signal to a predetermined level.

또한, 참조번호 40은 상기 복조부(30)에서 복조된 I, Q기저대역신호를 각각 디지털 기저대역신호로 변환하는 아날로그/디지털 변환부이고, 참조번호 50은 상기 아날로그/디지털 변환부(40)에서 얻어지는 디지털 기저대역신호에 따라 자동 이득 제어를 위한 데이터를 출력하는 프로그래머블 롬이며, 참조번호 60은 상기 프로그래머블 롬(50)에서 발생되는 자동 이득 제어 데이터를 그에 상응하는 아날로그 신호로 변환하는 디지털/아날로그 변환부이다.Further, reference numeral 40 denotes an analog / digital converter for converting the demodulated I and Q baseband signals into digital baseband signals, respectively, and reference numeral 50 denotes the analog / digital converter 40. Programmable ROM outputs data for automatic gain control according to the digital baseband signal obtained by the reference numeral 60 denotes a digital / analog for converting automatic gain control data generated in the programmable ROM 50 into a corresponding analog signal. It is a conversion unit.

그리고, 참조번호 70은 상기 디지털/아날로그 변환부(60)에서 출력되는 아날로그 자동 이득 제어신호를 저역 필터링하고 그 결과치를 상기 전압제어 감쇄부(20)에 자동 이득 제어전압으로 전달해주는 저역 필터부이며, 참조번호 80은 상기 아날로그/디지털 변환부(40)에서 얻어지는 디지털 기저대역신호를 래치 하여 채널 카드(90)로 전달해주는 래치부이다.In addition, reference numeral 70 denotes a low pass filter for low pass filtering the analog automatic gain control signal output from the digital / analog converter 60 and transmitting the result as an automatic gain control voltage to the voltage control attenuation unit 20. Reference numeral 80 denotes a latch unit for latching the digital baseband signal obtained from the analog / digital converting unit 40 and transmitting the latched digital baseband signal to the channel card 90.

상기에서, 복조부(30)는 상기 전압제어 감쇄부(20)에서 얻어지는 아날로그 Q신호를 국부 발진기(31)에서 출력되는 국부 주파수와 혼합하는 제1믹서(32)와; 상기 국부 발진기(31)에서 출력되는 국부 발진 주파수의 위상을 90。천이 시키는 위상 천이기(33)와; 상기 위상 천이기(33)에서 얻어지는 90。위상 천이된 국부 발진 주파수와 상기 전압제어 감쇄부(20)에서 얻어지는 I 신호를 혼합하는 제2믹서(34)와; 상기 제1 및 제2 믹서(32)(34)에서 각각 얻어지는 기저대역신호를 각각 소정 레벨로 증폭하는 제1 및 제2 증폭기(35)(36)로 구성된다.In the above, the demodulator 30 includes: a first mixer 32 for mixing the analog Q signal obtained from the voltage controlled attenuator 20 with the local frequency output from the local oscillator 31; A phase shifter 33 for shifting the phase of the local oscillation frequency output from the local oscillator 31 by 90 degrees; A second mixer (34) for mixing the 90 ° phase shifted local oscillation frequency obtained from the phase shifter (33) and the I signal obtained from the voltage controlled attenuation section (20); And first and second amplifiers 35 and 36 which amplify the baseband signals respectively obtained by the first and second mixers 32 and 34 to a predetermined level.

또한, 상기 아날로그/디지털 변환부(40)는 상기 복조부(30)에서 얻어지는 기저대역 I 신호를 그에 상응하는 디지털 신호로 변환하는 제1 아날로그/디지털 변환기(41)와, 상기 복조부(30)에서 얻어지는 기저대역 Q신호를 그에 상응하는 디지털 신호로 변환하는 제2아날로그/디지털 변환기(42)로 구성된다.In addition, the analog-to-digital converter 40 may include a first analog-to-digital converter 41 for converting the baseband I signal obtained from the demodulator 30 into a corresponding digital signal, and the demodulator 30. And a second analog-to-digital converter 42 for converting the baseband Q signal obtained at &lt; RTI ID = 0.0 &gt;

그리고, 상기 저역 필터부(70)는 도 3에 도시된 바와 같이, 상기 디지털/아날로그 변환부(60)에서 얻어지는 아날로그 기저대역 신호를 저역 필터링 하는 제1 저역필터(71)와; 상기 디지털/아날로그 변환부(60)에서 얻어지는 아날로그 기저대역 신호의 반전신호를 저역 필터링 하는 제2 저역필터(72)와; 상기 제1 및 제2 저역 필터(71)(72)에서 각각 얻어지는 신호의 차전압을 소정 레벨로 증폭하여 그 결과치를 자동 이득 제어를 위한 제어 전압으로 상기 전압제어 감쇄부(20)에 전달해주는 연산 증폭기(73)로 구성된다.The low pass filter 70 may include: a first low pass filter 71 for low-pass filtering an analog baseband signal obtained by the digital / analog converter 60; A second low pass filter 72 for low-pass filtering an inverted signal of the analog baseband signal obtained by the digital / analog converter 60; Computation of amplifying the difference voltage of the signals obtained by the first and second low pass filters 71 and 72 to a predetermined level and transferring the result to the voltage control attenuation unit 20 as a control voltage for automatic gain control. It consists of an amplifier 73.

도 3에서 미설명 부호 R1 - R5는 저항이고, C1,C2는 콘덴서이다.In FIG. 3, reference numerals R1 to R5 are resistors, and C1 and C2 are capacitors.

이와 같이 구성된 본 발명에 의한 디지털 자동 이득 제어회로의 작용을 설명하면 다음과 같다.The operation of the digital automatic gain control circuit according to the present invention configured as described above is as follows.

먼저, 전압제어 감쇄기(20)에 수신된 아날로그 무선신호의 중간주파수(IF)가 입력되면, 상기 전압제어 감쇄기(20)는 저역 필터부(70)에서 얻어지는 자동 이득 제어를 위한 제어 전압으로 그 입력되는 중간주파수를 감쇄시키고, 아날로그 I, Q신호로 분리하여 후단의 복조부(30)에 전달해준다.First, when the intermediate frequency IF of the received analog radio signal is input to the voltage controlled attenuator 20, the voltage controlled attenuator 20 is a control voltage for automatic gain control obtained from the low pass filter unit 70. The intermediate frequency is attenuated, and separated into analog I and Q signals and transmitted to the demodulator 30 at the rear stage.

상기 복조부(30)는 제1믹서(32)로 상기 전압제어 감쇄기(20)에서 얻어지는 아날로그 Q신호와 국부 발진기(31)에서 얻어지는 국부 발진 주파수를 혼합하여 Q기저대역 신호를 출력하게 되고, 아울러 제2믹서(34)는 상기 국부 발진기(31)에서 출력되는 국부 발진 주파수의 위상을 90。천이 시키는 위상 천이기(33)의 출력신호와 상기 전압제어 감쇄부(20)에서 출력되는 아날로그 I신호를 혼합하여 기저대역 I신호를 출력하게 된다.The demodulator 30 outputs the Q baseband signal by mixing the analog Q signal obtained from the voltage controlled attenuator 20 and the local oscillation frequency obtained from the local oscillator 31 with the first mixer 32. The second mixer 34 outputs an output signal of the phase shifter 33 for shifting the phase of the local oscillation frequency output from the local oscillator 31 by 90 ° and an analog I signal output from the voltage control attenuation unit 20. Is mixed to output the baseband I signal.

이렇게 출력되는 I, Q기저대역 신호는 제1 및 제2 증폭기(35)(36)에서 각각 증폭되어 복조된 기저대역 신호로 후단의 아날로그/디지털 변환부(40)에 전달된다.The output I and Q baseband signals are respectively amplified and demodulated in the first and second amplifiers 35 and 36 and transmitted to the analog / digital converter 40 at the rear stage.

상기 아날로그/디지털 변환부(40)는 상기 복조부(30)에서 각각 얻어지는 아날로그 I, Q신호를 제1 및 제2 아날로그/디지털 변환기(41)(42)로 각각 -0.5V를 중심으로 피크 투 피크(Peak To Peak)가 1V가 되게 샘플링하여 디지털 신호로 변환시키게 된다. 즉, 아날로그/디지털 변환부(40)는 0 에서 -1까지 변화하는 아날로그 신호를 일정 클럭 주파수(샘플링 주파수)에 따라 아날로그 신호의 진폭을 4비트 샘플링 시킨 8비트 디지털 데이터(I신호 4비트, Q신호 4비트)를 래치부(80) 및 프로그래머블 롬(50)에 각각 전달해준다.The analog-to-digital converter 40 peak-to-peak analog I and Q signals obtained from the demodulator 30 to the first and second analog-to-digital converters 41 and 42, respectively, around -0.5V. Peak To Peak is sampled to 1V and converted into a digital signal. That is, the analog-to-digital converter 40 is 8-bit digital data (I signal 4 bits, Q that sampled the amplitude of the analog signal 4 bits according to a predetermined clock frequency (sampling frequency) of the analog signal varying from 0 to -1) Signal 4 bits) to the latch unit 80 and the programmable ROM 50, respectively.

그러면 래치부(80)는 상기 아날로그/디지털 변환부(40)에서 얻어지는 8비트의 I, Q 기저대역 신호를 래치 하여 채널 카드(90)로 전송을 하게되며, 상기 프로그래머블 롬(50)은 상기 아날로그/디지털 변환부(40)에서 출력되는 8비트의 기저대역 신호에 따라 하기한 표(1-1)와 같은 자동 이득 제어를 위한 디지털 데이터를 출력시킨다.Then, the latch unit 80 latches the 8-bit I and Q baseband signals obtained from the analog / digital converter 40 to transmit them to the channel card 90, and the programmable ROM 50 transmits the analog. According to the 8-bit baseband signal output from the / digital converter 40, digital data for automatic gain control as shown in the following table (1-1) is output.

I 입력신호I input signal Q 입력신호Q input signal 프로그래머블 롬 출력Programmable ROM Output 00000000 00000000 1100011011000110 00010001 00010001 1011111010111110 00100010 00100010 1010111010101110 00110011 00110011 1001011010010110 01000100 01000100 0111011001110110 01010101 01010101 0100111001001110 01100110 01100110 0001111000011110 01110111 01110111 0000000000000000 10001000 10001000 0000000000000000 10011001 10011001 0001111000011110 10101010 10101010 0100111001001110 10111011 10111011 0111011001110110 11001100 11001100 1001011010010110 11011101 11011101 1010111010101110 11101110 11101110 1011111010111110 11111111 11111111 1100011011000110

한편, 상기와 같이 프로그래머블 롬(50)에서 출력되는 8비트의 자동 이득 제어를 위한 디지털 데이터는 디지탈/아날로그 변환부(60)에서 그에 상응하는 아날로그 신호로 변환이 되며, 상기 디지털/아날로그 변환부(60)는 변환한 자동 이득 제어를 위한 제어 전압과 그 제어 전압의 위상이 반전된 제어 전압을 저역 필터부(70)에 전달해준다.Meanwhile, as described above, the digital data for 8-bit automatic gain control output from the programmable ROM 50 is converted into an analog signal corresponding to the digital / analog converter 60, and the digital / analog converter ( 60 transmits the converted control voltage for the automatic gain control and the control voltage whose phase of the control voltage is inverted to the low pass filter unit 70.

상기 저역 필터부(70)는 상기 디지털/아날로그 변환부(60)에서 각각 얻어지는 아날로그 자동 이득 제어전압과 위상 반전된 아날로그 제어 전압을 저역 필터링하고 연산 증폭하여 그 결과치를 출력시키게 된다.The low pass filter 70 low-pass filters, amplifies, and amplifies the analog automatic gain control voltage and the phase inverted analog control voltage respectively obtained by the digital / analog converter 60 to output the result.

즉, 도 3에 도시된 바와 같이, 저역 필터부(70)는 상기 디지털/아날로그 변환부(60)에서 얻어지는 아날로그 제어 전압을 저항(R3)과 콘덴서(C1)로 이루어진 제1저역 필터(71)로 저역 필터링 하게 되고, 저항(R4)과 콘덴서(C2)로 이루어진 제2 저역필터(72)로 상기 반전된 아날로그 제어전압을 저역 필터링 하게 된다.That is, as shown in FIG. 3, the low pass filter 70 converts the analog control voltage obtained from the digital / analog converter 60 into the first low pass filter 71 including the resistor R3 and the capacitor C1. The low-pass filtering is performed, and the inverted analog control voltage is low-pass filtered by the second low pass filter 72 including the resistor R4 and the capacitor C2.

이렇게 각각 저역 필터링된 제어 전압은 연산 증폭기(73)의 비반전단자(+) 및 반전단자(-)에 각각 입력되며, 연산 증폭기(73)는 상기 두 단자(+,-)에 각각 입력되는 제어 전압의 차전압을 소정 레벨로 증폭하고, 그 결과치를 상기 전압제어 감쇄부(20)에 제어 전압으로 전달해주어 입력되는 수신신호의 이득이 제어되도록 하는 것이다.The low-pass filtered control voltages are respectively input to the non-inverting terminal (+) and the inverting terminal (-) of the operational amplifier 73, and the operational amplifier 73 is input to the two terminals (+ and-), respectively. The voltage difference voltage is amplified to a predetermined level, and the result is transferred to the voltage control attenuation unit 20 as a control voltage so that the gain of the received signal is controlled.

이상에서 상술한 바와 같이 본 발명은, 디지털 신호를 이용하여 자동 이득 제어를 위한 제어 전압을 추출하기 때문에 그 자동 이득 제어 회로의 구성을 간략화시킬 수 있는 효과가 있다.As described above, the present invention has the effect of simplifying the configuration of the automatic gain control circuit since the control voltage for automatic gain control is extracted using the digital signal.

또한, 디지털 자동 이득 제어회로는 아날로그 자동 이득 제어회로에 비해 회로의 부품수가 적게 들어 전체적인 부품수를 줄일 수 있어 회로 구성시 비용도 절감시킬 수 있는 효과도 있다.In addition, the digital automatic gain control circuit has fewer components compared to the analog automatic gain control circuit, thereby reducing the overall component number, thereby reducing the cost in circuit construction.

Claims (5)

수신되는 무선신호의 이득을 자동으로 제어하기 위한 자동 이득 제어회로에 있어서,In the automatic gain control circuit for automatically controlling the gain of the received radio signal, 입력되는 중간주파신호를 제어전압에 따라 감쇄시키고 그 감쇄한 신호를 I, Q신호로 분리하여 출력하는 전압제어 감쇄수단과;Voltage control attenuation means for attenuating the input intermediate frequency signal according to the control voltage and separating the attenuated signal into I and Q signals and outputting the separated signal; 상기 전압제어 감쇄수단에서 각각 출력되는 I, Q신호와 국부 발진 주파수를 혼합하여 베이스밴드 신호로 복조한 후 소정 레벨로 증폭하여 출력하는 복조수단과;Demodulating means for mixing the I, Q signals outputted from the voltage controlled attenuation means and the local oscillation frequency, demodulating them into baseband signals, and amplifying the signals to a predetermined level; 상기 복조수단에서 복조된 I, Q기저대역신호를 각각 디지털 기저대역신호로 변환하는 아날로그/디지털 변환수단과;Analog / digital conversion means for converting the I and Q baseband signals demodulated by the demodulation means into digital baseband signals, respectively; 상기 아날로그/디지털 변환수단에서 얻어지는 디지털 기저대역신호에 따라 자동 이득 제어를 위한 데이터를 출력하는 프로그래머블 롬과;A programmable ROM for outputting data for automatic gain control in accordance with the digital baseband signal obtained from the analog / digital converting means; 상기 프로그래머블 롬에서 발생되는 자동 이득 제어 데이터를 그에 상응하는 아날로그 신호로 변환하는 디지털/아날로그 변환수단과;Digital / analog conversion means for converting automatic gain control data generated in the programmable ROM into an analog signal corresponding thereto; 상기 디지털/아날로그 변환수단에서 출력되는 아날로그 자동 이득 제어신호를 저역 필터링하고 그 결과치를 상기 전압제어 감쇄수단에 자동 이득 제어전압으로 전달해주는 저역 필터링 수단으로 이루어짐을 특징으로 하는 디지털 자동 이득 제어회로.And a low pass filtering means for low pass filtering the analog automatic gain control signal output from the digital / analog converting means and transmitting the result as an automatic gain control voltage to the voltage control attenuation means. 제 1 항에 있어서, 상기 복조수단은, 상기 전압제어 감쇄수단에서 얻어지는 아날로그 Q신호를 국부 발진기에서 출력되는 국부 주파수와 혼합하는 제1믹서와; 상기 국부 발진기에서 출력되는 국부 발진 주파수의 위상을 90。천이 시키는 위상 천이기와; 상기 위상 천이기에서 얻어지는 90。위상 천이된 국부 발진 주파수와 상기 전압제어 감쇄수단에서 얻어지는 I 신호를 혼합하는 제2믹서와; 상기 제1 및 제2 믹서에서 각각 얻어지는 기저대역신호를 각각 소정 레벨로 증폭하는 제1 및 제2 증폭기로 구성된 것을 특징으로 하는 디지털 자동 이득 제어회로.2. The apparatus of claim 1, wherein the demodulation means comprises: a first mixer for mixing an analog Q signal obtained from the voltage controlled attenuation means with a local frequency output from a local oscillator; A phase shifter for shifting the phase of the local oscillation frequency output from the local oscillator by 90 degrees; A second mixer for mixing the 90 ° phase shifted local oscillation frequency obtained by the phase shifter and the I signal obtained by the voltage controlled attenuation means; And a first and a second amplifier for amplifying the baseband signals respectively obtained by the first and second mixers to a predetermined level, respectively. 제 1 항에 있어서, 상기 아날로그/디지털 변환수단은, 상기 복조수단에서 얻어지는 기저대역 I 신호를 그에 상응하는 디지털 신호로 변환하는 제1 아날로그/디지털 변환기와; 상기 복조수단에서 얻어지는 기저대역 Q신호를 그에 상응하는 디지털 신호로 변환하는 제2아날로그/디지털 변환기로 구성된 것을 특징으로 하는 디지털 자동 이득 제어회로.2. The apparatus of claim 1, wherein the analog / digital converting means comprises: a first analog / digital converter for converting a baseband I signal obtained from the demodulation means into a corresponding digital signal; And a second analog-to-digital converter for converting the baseband Q signal obtained from the demodulation means into a digital signal corresponding thereto. 제 1 항에 있어서, 상기 저역 필터링수단은, 상기 디지털/아날로그 변환수단에서 얻어지는 아날로그 기저대역 신호를 저역 필터링 하는 제1 저역필터와; 상기 디지털/아날로그 변환수단에서 얻어지는 아날로그 기저대역 신호의 반전신호를 저역 필터링 하는 제2 저역필터와; 상기 제1 및 제2 저역 필터에서 각각 얻어지는 신호의 차전압을 소정 레벨로 증폭하여 그 결과치를 자동 이득 제어를 위한 제어 전압으로 상기 전압제어 감쇄수단에 전달해주는 연산 증폭기로 구성된 것을 특징으로 하는 디지털 자동 이득 제어회로.2. The apparatus of claim 1, wherein the low pass filtering means comprises: a first low pass filter for low pass filtering an analog baseband signal obtained from the digital / analog conversion means; A second low pass filter for low pass filtering the inverted signal of the analog baseband signal obtained by the digital / analog conversion means; And an operational amplifier configured to amplify the difference voltage of the signals obtained from the first and second low pass filters to a predetermined level, and to transmit the result to the voltage control attenuation means as a control voltage for automatic gain control. Gain control circuit. 제 1 항에 있어서, 상기 아날로그/디지털 변환수단에서 각각 출력되는 디지털 I, Q신호를 래치 하여 채널 카드에 전달해주는 래치 수단을 더 포함하여 구성된 것을 특징으로 하는 디지털 자동 이득 제어회로.The digital automatic gain control circuit according to claim 1, further comprising latching means for latching digital I and Q signals output from the analog / digital converting means and transferring the digital I and Q signals to the channel card.
KR1019970057737A 1997-11-03 1997-11-03 Device for controlling digital auto gain KR100290093B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970057737A KR100290093B1 (en) 1997-11-03 1997-11-03 Device for controlling digital auto gain

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970057737A KR100290093B1 (en) 1997-11-03 1997-11-03 Device for controlling digital auto gain

Publications (2)

Publication Number Publication Date
KR19990038102A true KR19990038102A (en) 1999-06-05
KR100290093B1 KR100290093B1 (en) 2001-05-15

Family

ID=37517811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970057737A KR100290093B1 (en) 1997-11-03 1997-11-03 Device for controlling digital auto gain

Country Status (1)

Country Link
KR (1) KR100290093B1 (en)

Also Published As

Publication number Publication date
KR100290093B1 (en) 2001-05-15

Similar Documents

Publication Publication Date Title
KR100291279B1 (en) Device for controlling digital auto gain
US6516185B1 (en) Automatic gain control and offset correction
US7196579B2 (en) Gain-controlled amplifier, receiver circuit and radio communication device
US7522900B2 (en) DC offset correction for use in a radio architecture
US5724653A (en) Radio receiver with DC offset correction circuit
US7146141B2 (en) Direct conversion receiver with DC offset compensation and method thereof
AU737478B2 (en) Receiver IF system with active filters
US7817979B2 (en) Systems and methods for DC offset correction in a direct conversion RF receiver
US6771945B1 (en) Dynamic DC balancing of a direct conversion receiver and method
JP3216597B2 (en) Direct conversion receiver
KR20000035783A (en) Receiver with controllable amplifier means
US7233631B2 (en) DC-offset correction circuit having a DC control loop and a DC blocking circuit
US5436931A (en) FSK receiver
US20030215034A1 (en) Wireless terminal device
KR100290093B1 (en) Device for controlling digital auto gain
US20020135418A1 (en) Demodulator and communication device using the same
US8208592B2 (en) Receiver
JPH07321767A (en) Agc circuit
JPH08340268A (en) Receiver
JP2010004286A (en) High-frequency receiver, broadcast receiver, and gain control method of high-frequency receiver
KR20030006574A (en) Dc offset removal circuit
KR19980039203A (en) Frequency Down Conversion Circuit of Mobile Communication System Base Station by Code Division Multiple Access
JP3223227B2 (en) AGC circuit
JP2545060Y2 (en) Demodulation circuit
KR100248721B1 (en) Frequency mixer using squarer

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070222

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee