KR19990032037A - Isa System with Plug and Play Capability of Multiple Logic Units - Google Patents

Isa System with Plug and Play Capability of Multiple Logic Units Download PDF

Info

Publication number
KR19990032037A
KR19990032037A KR1019970052966A KR19970052966A KR19990032037A KR 19990032037 A KR19990032037 A KR 19990032037A KR 1019970052966 A KR1019970052966 A KR 1019970052966A KR 19970052966 A KR19970052966 A KR 19970052966A KR 19990032037 A KR19990032037 A KR 19990032037A
Authority
KR
South Korea
Prior art keywords
input
output
registers
isa
plug
Prior art date
Application number
KR1019970052966A
Other languages
Korean (ko)
Inventor
김만용
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019970052966A priority Critical patent/KR19990032037A/en
Publication of KR19990032037A publication Critical patent/KR19990032037A/en

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38Information transfer, e.g. on bus
    • G06F13/42Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/44Arrangements for executing specific programs
    • G06F9/4401Bootstrapping
    • G06F9/4411Configuring for operating with peripheral devices; Loading of device drivers
    • G06F9/4413Plug-and-play [PnP]

Abstract

본 발명은 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사 시스템에 관한 것으로, 확장카드는 복수의 논리적 장치를 구비한다. 그리고 확장카드는 각각의 논리적 장치에 대해 데이터를 입출력할 수 있는 복수의 레지스터를 구비한다. 또한 확장카드는 논리적 장치의 레지스터를 액세스할 수 있도록 입출력베이스어드레스 레지스터를 각각 구비한다. 이와 같이 구성된 본 발명에 의하면, 확장카드상의 논리적 장치의 개수만큼 입출력베이스어드레스 레지스터를 구비함으로써 논리적 장치에 대한 입출력을 쉽게 할 수 있다.The present invention relates to an IISA system having a plug and play function of a plurality of logic devices, wherein the expansion card comprises a plurality of logical devices. The expansion card has a plurality of registers for inputting and outputting data for each logical device. The expansion card also has input and output base address registers to access the registers of the logical device. According to the present invention configured as described above, input / output to a logical device can be easily performed by providing the input / output base address registers as many as the number of logical devices on the expansion card.

Description

복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사 시스템( ISA System With Plug and Play Function of Plural Logical Device )ISA System With Plug and Play Function of Plural Logical Device

본 발명은 아이사장치에 관한 것으로, 좀 더 구체적으로는 컴퓨터에 설치된 아이사(ISA)카드를 액세스하는 것에 관한 것이다.The present invention relates to an Isa device, and more particularly to accessing an Isa (ISA) card installed in a computer.

이른바 데스크탑형 컴퓨터에는 소정의 기능을 갖는 확장카드를 선택적으로 접속시킬 수 있도록 복수의 ISA슬롯 및 PCI슬롯을 구비하고 있다. 이러한 확장카드는 예컨대 MODEM, VGA카드, 사운드카드등 다양한 기능을 갖게 된다.So-called desktop computers are provided with a plurality of ISA slots and PCI slots for selectively connecting expansion cards having predetermined functions. Such expansion cards have various functions such as MODEM, VGA cards, sound cards, and the like.

이와 같은 확장카드가 예컨대 ISA슬롯에 장착되게 되면, 컴퓨터는 슬롯에 장착된 카드를 식별하고 각각 제어하게 된다.When such an expansion card is mounted in, for example, an ISA slot, the computer will identify and control each card mounted in the slot.

도 1은 종래의 실시예에 따라 컴퓨터의 ISA버스와 복수의 ISA카드가 접속된 상태를 나타낸 도면이다.1 is a view showing a state in which a computer ISA bus and a plurality of ISA cards are connected according to a conventional embodiment.

도면에 도시된 바와 같이, 복수의 확장 ISA카드(10, 20)는 컴퓨터의 ISA버스와 접속된다. 상기 ISA카드는 논리적장치부(13, 23; Logical Device)와 플러그 앤 플레이 제어부(11, 21)를 포함한다. 그리고 상기 플러그 앤 플레이 제어부(11, 21) 내에는 입출력베이스어드레스 레지스터(12, 22)가 각각 구비된다.As shown in the figure, the plurality of expansion ISA cards 10 and 20 are connected to the ISA bus of the computer. The ISA card includes logical device units 13 and 23 and plug and play control units 11 and 21. Input and output base address registers 12 and 22 are provided in the plug and play control units 11 and 21, respectively.

종래에는 이와 같은 ISA버스와 접속되는 ISA카드간의 충돌을 방지하고, 카드를 바르게 설정시키기 위해서는 메모리할당, I/O어드레스공간 할당, DMA 및 인터럽트를 사용자가 선택적으로 설정시켜야 한다.Conventionally, the memory allocation, the I / O address space allocation, the DMA, and the interrupt must be selectively set by the user in order to prevent the collision between the ISA cards connected to the ISA bus and to correctly set the cards.

따라서 사용자가 직접 일일이 설정시키지 않더라도 장착된 ISA카드를 자동적으로 감지하고 카드간의 충돌을 방지하면서 시스템의 자원을 ISA카드에 할당시키는 이른바 플러그 앤 플레이(Plug and Play, 이하 PnP라 함)가 사용되고 있다.Therefore, Plug and Play (PnP) is used to automatically detect installed ISA cards and allocate system resources to ISA cards even if the user does not set them manually.

이러한 ISA카드를 PnP에 의해 설정시키는 과정은 다음과 같이 부팅중 BIOS에 의해 이루어지거나 부팅이 이루어진 후 오퍼레이팅시스템(OS)에 의해 이루어진다.The process of configuring this ISA card by PnP is performed by the BIOS during booting or by the operating system (OS) after booting as follows.

먼저, 모든 PnP ISA카드를 컨피그레이션모드(Configuration Mode)로 설정시킨다.First, put all PnP ISA cards into Configuration Mode.

이어서, ISA카드를 차례차례 Isolation시키고, 카드선택번호(CSN; Card Selection Number)를 기입시킨 후, 카드의 정보데이터(Resource Data)를 독출한다.Subsequently, the ISA card is sequentially isolated, a Card Selection Number (CSN) is written, and then information data (Resource Data) of the card is read.

이와 같이 모든 PnP ISA카드로부터 정보데이터를 독출한 후, 각 카드에 대한 요구사항 및 성능을 판단하고, 카드선택번호(CSN)를 사용하여 충돌이 발생되지 않도록 자원을 각 카드에 할당시킨다.After reading the information data from all the PnP ISA cards in this way, the requirements and performance of each card are determined, and resources are assigned to each card so that a collision does not occur using a card selection number (CSN).

마지막으로 모든 PnP ISA카드를 활성화(Activation)시킨 후 컨피그레이션모드를 종료한다.Finally, activate all PnP ISA cards and exit configuration mode.

상술한 바와 같이 PnP 프로그램은 정보데이터에 기초하여 카드의 입출력 어드레스를 할당하게 되는데, 먼저 입출력 범위를 판단하여야 한다.As described above, the PnP program allocates the input / output address of the card based on the information data. First, the input / output range must be determined.

이와 같은 입출력범위를 판단하기 위해서는 카드의 입출력베이스어드레스에 임의의 데이터를 출력시킨 후 컨피그레이션으로부터 정의된 윈도우 레인지를 액세스하면서 독출된 값을 검사하는 방법이 있다.In order to determine such an input / output range, there is a method of outputting arbitrary data to the input / output base address of a card and then checking the read value while accessing the window range defined from the configuration.

예컨대 콘트롤레지스터의 값에 따라 해당 레인지에서 '55h' 또는 'AAh'를 출력시킨다. 여기서 현재 검사하고 있는 카드외에 다른 카드에 대해 상기 레인지와 동일한 레인지에 대해 입출력어드레스가 지정되었고 그 카드가 액티브되어 있다고 가정하면, 독출된 값은 '55h' 또는 'AAh'가 아닌 다른 값을 갖게 된다. 그러면 PnP 프로그램은 해당 입출력 어드레스가 이미 다른 카드에 할당된 것으로 판단하고 다른 입출력어드레스를 할당시킨 후 다시 입출력범위를 검사하게 된다. 이와 같은 입출력어드레스의 할당동작은 충돌이 발생되지 않는 입출력 어드레스가 카드에 할당될 때 까지 계속되게 된다.For example, depending on the value of the control register, '55h' or 'AAh' is output in the corresponding range. Here, if the input / output address is specified for the same range as the above range for the card other than the card currently being checked, the read value has a value other than '55h' or 'AAh'. . Then, the PnP program determines that the corresponding I / O address is already assigned to another card, allocates another I / O address, and checks the I / O range again. This allocation operation of the input / output address continues until an input / output address in which no collision occurs is assigned to the card.

도 2는 종래의 실시예에 따라 컴퓨터의 ISA버스와 접속된 ISA카드에서 단일의 입출력베이스어드레스 레지스터에 의해 복수의 논리적 장치의 레지스터를 액세스하는 것을 나타낸 도면이다.FIG. 2 illustrates accessing registers of a plurality of logical devices by a single input / output base address register in an ISA card connected to an ISA bus of a computer according to a conventional embodiment.

그러나 상술한 바와 같은 종래의 입출력어드레스의 할당은 윈도우 레인지가 넓은 ISA카드에 대해 입출력 어드레스를 할당시키지 못하는 문제점이 있다.However, the conventional I / O address allocation as described above has a problem in that I / O addresses cannot be allocated to ISA cards having a wide window range.

따라서, 본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, 확장장치의 논리적 장치를 각각 감지할 수 있고, 감지된 논리적 장치에 대해 입출력베이스어드레스를 각각 지정할 수 있으며, 지정된 입출력베이스 어드레스에 의해 ISA카드의 논리적 장치에 대해 각각 입출력할 수 있는 복수의 논리장치의 플러그앤 플레이 기능을 갖는 아이사 시스템을 제공함에 그 목적이 있다.Accordingly, the present invention has been proposed to solve the above-mentioned problems, and can detect each logical device of the expansion device, and can designate the I / O base address for each of the detected logical devices, and by the designated I / O base address. It is an object of the present invention to provide an IISA system having a plug and play function of a plurality of logic devices that can input and output to logical devices of an ISA card, respectively.

도 1은 종래의 실시예에 따라 컴퓨터의 ISA버스와 복수의 ISA카드가 접속된 상태를 나타낸 도면;1 is a view showing a state in which a ISA bus of a computer and a plurality of ISA cards are connected according to a conventional embodiment;

도 2는 종래의 실시예에 따라 컴퓨터의 ISA버스와 접속된 ISA카드에서 단일의 입출력베이스어드레스 레지스터에 의해 복수의 논리적 장치의 레지스터를 액세스하는 것을 나타낸 도면;2 illustrates accessing registers of a plurality of logical devices by a single input / output base address register in an ISA card connected to an ISA bus of a computer according to a conventional embodiment;

도 3은 본 발명의 실시예에 따른 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사 시스템을 도시한 도면.3 is an IAS system having a plug and play function of a plurality of logic devices according to an embodiment of the invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for main parts of the drawings>

100 : ISA확장카드 121, 122 : 입출력레지스터부100: ISA expansion card 121, 122: I / O register unit

111, 112 : 입출력베이스어드레스 레지스터부111, 112: I / O base address register

상술한 목적을 달성하기 위해 제안된 본 발명의 특징에 의하면, 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사 시스템은 복수의 논리적 장치를 구비하고, ISA버스와 선택적으로 접속되는 복수의 확장카드와; 컴퓨터와 접속된 복수의 확장카드로부터 각각의 등록정보를 독출하고, 독출된 정보에 따라 확장카드의 복수의 논리적 장치에 대해 어드레스를 각각 지정한 후, 상기 확장카드를 액세스하는 중앙처리장치를 구비하여 구성된다.According to a feature of the present invention proposed to achieve the above object, an ISA system having a plug and play function of a plurality of logic devices includes a plurality of expansion cards having a plurality of logical devices and selectively connected to an ISA bus. Wow; And a central processing unit for reading each registered information from a plurality of expansion cards connected to a computer, assigning addresses to a plurality of logical devices of the expansion card according to the read information, and accessing the expansion card. do.

이 특징의 바람직한 실시예에 있어서, 상기 확장카드는 복수의 레지스터로 구성되고 각각의 논리적 장치에 대해 데이터가 입출력되는 레지스터부와; 상기 각각의 레지스터부의 베이스입출력어드레스를 각각 기억시키는 입출력베이스어드레스 레지스터부를 포함한다.In a preferred embodiment of this aspect, the expansion card comprises: a register section comprising a plurality of registers and for inputting and outputting data for each logical device; And an input / output base address register section for storing the base input / output addresses of the respective register sections.

이 특징의 바람직한 실시예에 있어서, 상기 레지스터부의 레지스터는 각각 16개로 구성된다.In a preferred embodiment of this feature, the registers of the register section consist of 16 registers each.

이 특징의 바람직한 실시예에 있어서, 상기 입출력베이스어드레스 레지스터부는 각각 8비트의 레지스터로 구성된다.In a preferred embodiment of this aspect, the input / output base address registers are each composed of 8-bit registers.

이 특징의 바람직한 실시예에 있어서, 상기 입출력베이스어드레스 레지스터부의 레지스터는 상위 4비트를 디코딩하여 레지스터를 액세스한다.In a preferred embodiment of this aspect, the register of the input / output base address register section decodes the upper four bits to access the register.

본 발명은 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사 시스템에 관한 것으로, 확장카드는 복수의 논리적 장치를 구비한다. 그리고 확장카드는 각각의 논리적 장치에 대해 데이터를 입출력할 수 있는 복수의 레지스터를 구비한다. 또한 확장카드는 논리적 장치의 레지스터를 액세스할 수 있도록 입출력베이스어드레스 레지스터를 각각 구비한다. 이와 같이 구성된 본 발명에 의하면, 확장카드상의 논리적 장치의 개수만큼 입출력베이스어드레스 레지스터를 구비함으로써 논리적 장치에 대한 입출력을 쉽게 할 수 있다.The present invention relates to an IISA system having a plug and play function of a plurality of logic devices, wherein the expansion card comprises a plurality of logical devices. The expansion card has a plurality of registers for inputting and outputting data for each logical device. The expansion card also has input and output base address registers to access the registers of the logical device. According to the present invention configured as described above, input / output to a logical device can be easily performed by providing the input / output base address registers as many as the number of logical devices on the expansion card.

이하, 도 3을 참조하여 본 발명의 실시예를 상세히 설명한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to FIG. 3.

도면을 참조하면, 본 발명의 신규한 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사 시스템은, 논리적 디바이스의 데이터입출력을 각각 수행하는 복수의 입출력레지스터부와 복수의 입출력레지스터부에 대해 각각 입출력베이스어드레스를 기억시키는 입출력베이스어드레스부를 구비하여, ISA카드의 논리적 장치에 대해 각각 입출력할 수 있다.Referring to the drawings, an Isa system having a plug and play function of a plurality of novel logic devices of the present invention is used to input and output a plurality of input / output registers and a plurality of input / output registers respectively for performing data input / output of a logical device. An input / output base address section for storing the base address can be provided to input and output to and from the logical device of the ISA card.

PnP ISA카드(100)는 컴퓨터의 ISA버스와 접속된다. 그리고 상기 ISA버스는 ISA카드(100)의 논리적 장치(120) 및 플러그 앤 플레이 제어부(110)와 각각 접속된다.The PnP ISA card 100 is connected to the ISA bus of the computer. The ISA bus is connected to the logical device 120 and the plug and play controller 110 of the ISA card 100, respectively.

상기 ISA카드(100)는 논리적 장치(120)에 대해 각각 복수의 입출력 레지스터부(121, 122)가 구성된다. 본 발명의 실시예에서는 2개의 논리적 장치에 대해 2개의 입출력 레지스터부가 구성된 경우를 예로 들어 설명한다.The ISA card 100 includes a plurality of input / output registers 121 and 122 for the logical device 120, respectively. In the embodiment of the present invention, a case where two input / output register units are configured for two logical devices will be described as an example.

이와 같은 입출력 레지스터부(121, 122)는 각각의 논리적 장치에 대해 16개의 레지스터로 구성된다. 도면에 도시된 바와 같이 제1 입출력 레지스터부(121)는 REG16 ~ REG31까지의 레지스터로 구성되고, 제2 입출력 레지스터부(122)는 REG0 ~ REG15까지의 레지스터로 구성된다.The input / output registers 121 and 122 are composed of 16 registers for each logical device. As shown in the figure, the first input / output register unit 121 is composed of registers REG16 to REG31, and the second input / output register unit 122 is composed of registers REG0 to REG15.

그리고 플러그 앤 플레이 제어부(110)에는 상기 제1 입출력 레지스터부(121)와 대응되도록 제1 입출력베이스어드레스 레지스터(111)가 구성되고, 제2 입출력 레지스터부(122)와 대응되도록 제2 입출력베이스어드레스 레지스터(112)가 구성된다. 상기 제 1 및 2 입출력베이스어드레스 레지스터(111, 112)는 예컨대 8비트로 구성된다.In the plug and play controller 110, a first input / output base address register 111 is configured to correspond to the first input / output register 121, and a second input / output base address is configured to correspond to the second input / output register unit 122. The register 112 is configured. The first and second input / output base address registers 111 and 112 are composed of, for example, 8 bits.

상기 플러그 앤 플레이 제어부(110)는 제1 입출력베이스어드레스 레지스터부(111)에 기억된 값에서 상위 4비트를 디코드한 후, 제1 입출력 레지스터(121)를 액세스한다. 마찬가지로 플러그 앤 플레이 제어부(110)는 제2 입출력베이스어드레스 레지스터(112)에 기억된 값에서 상위 4비트를 디코드한 후, 제2 입출력 레지스터(122)를 액세스한다.The plug and play control unit 110 decodes the upper four bits from the value stored in the first input / output base address register unit 111 and then accesses the first input / output register 121. Similarly, the plug and play control unit 110 decodes the upper four bits from the value stored in the second input / output base address register 112 and then accesses the second input / output register 122.

여기서 플러그앤 플레이 제어부(110)는 제1 제어신호선(CS0)를 통해 제1 입출력 레지스터(121)를 액세스하고, 제2 제어신호선(CS1)를 통해 제2 입출력 레지스터(122)를 액세스한다.The plug and play control unit 110 accesses the first input / output register 121 through the first control signal line CS0 and the second input / output register 122 through the second control signal line CS1.

본 발명은 종래의 플러그 앤 플레이 ISA장치의 입출력어드레스의 할당은 윈도 레인지가 넓은 ISA카드에 대해 입출력 어드레스를 할당시키지 못하는 문제점을 해결한 것으로, 확장장치의 논리적 장치를 각각 감지할 수 있고, 감지된 논리적 장치에 대해 입출력베이스어드레스를 각각 지정할 수 있으며, 지정된 입출력베이스 어드레스에 의해 ISA카드의 논리적 장치에 대해 각각 입출력할 수 있다.The present invention solves the problem that the allocation of the input / output address of the conventional plug and play ISA device does not allocate the input / output address for the ISA card having a wide window range, and can detect the logical device of the expansion device, respectively. I / O base addresses can be specified for logical devices, and I / O base addresses can be input and output for logical devices on ISA cards by designated I / O base addresses.

Claims (5)

ISA버스를 통해 데이터, 어드레스, 컨트롤을 전송시키는 컴퓨터에 있어서:For a computer that transfers data, addresses, and control over the ISA bus: 복수의 논리적 장치를 구비하고, 상기 ISA버스와 선택적으로 접속되는 복수의 확장카드(100)와;A plurality of expansion cards (100) having a plurality of logical devices and selectively connected to the ISA bus; 컴퓨터와 접속된 복수의 확장카드(100)로부터 각각의 등록정보를 독출하고, 독출된 정보에 따라 확장카드의 복수의 논리적 장치에 대해 어드레스를 각각 지정한 후, 상기 확장카드(100)를 액세스하는 중앙처리장치를 구비하여 구성된 것을 특징으로 하는 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사시스템.Read each registration information from a plurality of expansion cards 100 connected to a computer, assign addresses to a plurality of logical devices of the expansion card according to the read information, and then access the expansion card 100. An isa system having a plug and play function of a plurality of logic devices, characterized by comprising a processing device. 제 1 항에 있어서,The method of claim 1, 상기 확장카드(100)는 복수의 레지스터로 구성되고 각각의 논리적 장치에 대해 데이터가 입출력되는 입출력레지스터부(121, 122)와;The expansion card 100 is composed of a plurality of registers and the input and output registers (121, 122) for data input and output for each logical device; 상기 입출력레지스터부(121, 122)의 베이스입출력어드레스를 각각 기억시키는 입출력베이스어드레스 레지스터(111, 112)를 구비하여 구성된 것을 특징으로 하는 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사시스템.And an I / O base address register (111, 112) for storing the base I / O addresses of the I / O registers (121, 122), respectively. 제 2 항에 있어서,The method of claim 2, 상기 입출력레지스터부(121, 122)는 각각 16개의 레지스터로 구성된 것을 특징으로 하는 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사시스템.And an input / output register unit (121, 122) each consisting of 16 registers. 제 2 항에 있어서,The method of claim 2, 상기 입출력베이스어드레스 레지스터(111, 112)는 8비트의 레지스터로 구성된 것을 특징으로 하는 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사시스템.And an input / output base address register (111, 112) comprising 8-bit registers. 제 2 항에 있어서,The method of claim 2, 상기 입출력베이스어드레스 레지스터는 상위 4비트를 디코딩하여 입출력레지스터를 액세스하는 것을 특징으로 하는 복수의 논리장치의 플러그 앤 플레이 기능을 갖는 아이사시스템.And the I / O base address register decodes the upper four bits to access the I / O register.
KR1019970052966A 1997-10-16 1997-10-16 Isa System with Plug and Play Capability of Multiple Logic Units KR19990032037A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970052966A KR19990032037A (en) 1997-10-16 1997-10-16 Isa System with Plug and Play Capability of Multiple Logic Units

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970052966A KR19990032037A (en) 1997-10-16 1997-10-16 Isa System with Plug and Play Capability of Multiple Logic Units

Publications (1)

Publication Number Publication Date
KR19990032037A true KR19990032037A (en) 1999-05-06

Family

ID=66042776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970052966A KR19990032037A (en) 1997-10-16 1997-10-16 Isa System with Plug and Play Capability of Multiple Logic Units

Country Status (1)

Country Link
KR (1) KR19990032037A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408289B1 (en) * 2001-06-26 2003-12-03 삼성전자주식회사 Plug and play system using input/output format code and method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100408289B1 (en) * 2001-06-26 2003-12-03 삼성전자주식회사 Plug and play system using input/output format code and method thereof

Similar Documents

Publication Publication Date Title
US5790814A (en) Technique for supporting semi-compliant PCI devices behind a PCI-to-PCI bridge
US5038320A (en) Computer system with automatic initialization of pluggable option cards
US5559965A (en) Input/output adapter cards having a plug and play compliant mode and an assigned resources mode
EP1133730B1 (en) Method for flashing a read only memory (rom) chip of a host adapter with updated bios code
US5517646A (en) Expansion device configuration system having two configuration modes which uses automatic expansion configuration sequence during first mode and configures the device individually during second mode
CA1335843C (en) Programmable option select
US5768542A (en) Method and apparatus for automatically configuring circuit cards in a computer system
EP0631241B1 (en) Initializing multiple bus networks
US5758099A (en) Plug and play protocol for bus adapter card
US7526578B2 (en) Option ROM characterization
US6877158B1 (en) Logical partitioning via hypervisor mediated address translation
US5522086A (en) Software configurable ISA bus card interface with security access read and write sequence to upper data bits at addresses used by a game device
US7873754B2 (en) Structure for option ROM characterization
US4675813A (en) Program assignable I/O addresses for a computer
EP0465079B1 (en) Method and device for assigning I/O address in data processing apparatus
US5809330A (en) Conflict free PC in which only the I/O address of internal device is change when it is determined that the I/O address is overlap by expansion device
US5860142A (en) Method and apparatus for mapping the memory system of a computer for maximizing memory usage
US5928338A (en) Method for providing temporary registers in a local bus device by reusing configuration bits otherwise unused after system reset
US6421765B1 (en) Method and apparatus for selecting functional space in a low pin count memory device
US6128718A (en) Apparatus and method for a base address register on a computer peripheral device supporting configuration and testing of address space size
US5640594A (en) Method and system for assigning peripheral device addresses
KR19990032037A (en) Isa System with Plug and Play Capability of Multiple Logic Units
US6081861A (en) PCI migration support of ISA adapters
US5860139A (en) BIOS memory address decoder for providing an extended BIOS memory address space by reclaiming a portion of non-BIOS address space
JPH04230556A (en) Computer system, common system for address space with a plurality of input/output adapters and communication control method between a plurality of input/output devices and computer processors

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination