KR19990028894U - Multi chip socket - Google Patents
Multi chip socket Download PDFInfo
- Publication number
- KR19990028894U KR19990028894U KR2019970041532U KR19970041532U KR19990028894U KR 19990028894 U KR19990028894 U KR 19990028894U KR 2019970041532 U KR2019970041532 U KR 2019970041532U KR 19970041532 U KR19970041532 U KR 19970041532U KR 19990028894 U KR19990028894 U KR 19990028894U
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- case
- chips
- connection terminals
- mounting socket
- Prior art date
Links
Landscapes
- Coupling Device And Connection With Printed Circuit (AREA)
- Connector Housings Or Holding Contact Members (AREA)
Abstract
가. 청구범위에 기재된 고안이 속한 기술분야end. TECHNICAL FIELD OF THE INVENTION
본 고안은 다중 칩 장착소켓에 관한 것이다.The present invention relates to a multi-chip mounting socket.
나. 고안이 해결하려고 하는 기술적 과제I. The technical problem that the invention is trying to solve
하나의 칩 장착소켓에 다수의 칩을 장착한다.Install multiple chips in one chip mounting socket.
다. 고안의 해결방법의 요지All. Summary of solution of design
내부에는 적층된 다수의 칩을 내장시키기 위한 공간이 있으며, 상부에는 상기 칩들을 넣을 수 있는 개구를 가지는 케이스와, 상기 적층되어 상기 케이스에 내장된 다수의 칩들의 리드선들이 위치하는 상기 케이스의 안쪽부분에 설치되어, 상기 리드선들과 각각 접속되는 칩 접속단자들과, 상기 칩 접속단자들과 상기 케이스의 하단을 통과하여 연결되어 상기 칩 접속단자들과 인쇄회로기판을 연결하는 인쇄회로기판 연결단자들을 구비하는 것을 특징으로 한다.There is a space for embedding a plurality of stacked chips therein, the upper part of the case having an opening for placing the chips, the inner part of the case where the lead wires of the plurality of chips stacked in the case are located Chip connection terminals respectively connected to the lead wires and connected to the chip connection terminals through the lower end of the case to connect the chip connection terminals and the printed circuit board to the printed circuit board connection terminals. It is characterized by including.
라. 고안의 중요한 용도la. Important uses of the devise
칩 장착소켓에 사용된다.Used for chip mounting sockets.
Description
본 고안은 칩 장착소켓에 관한 것으로, 특히 프라스틱 리디드 칩 캐리어(Plastic Leaded Chip Carrier;이하 PLCC라 함)에 관한 것이다.The present invention relates to a chip mounting socket, and more particularly to a plastic leaded chip carrier (hereinafter referred to as PLCC).
통상 제품의 크기를 최소화하기 위하여 회로들을 하나의 칩으로 집적하거나, 그 하나의 칩으로 집적된 회로를 다시 단일화하곤 하였다. 그런데, 상기 집적회로는 통상 인쇄회로기판(이하 PCB라함)에 그대로 장착되는 것이 아니라 칩 장착소켓을 통하여 PCB에 장착된다. 상기 칩 장착소켓은 단순히 하나의 집적회로만을 수용하였다.In order to minimize the size of the product, circuits were integrated into one chip, or the circuit integrated into the single chip was unified again. By the way, the integrated circuit is not mounted on the printed circuit board (hereinafter referred to as PCB) as it is, but is mounted on the PCB through the chip mounting socket. The chip mounting socket simply contained only one integrated circuit.
예를 들어 종래의 PLCC의 사시도를 도시한 도 1과 상기 PLCC에 칩이 내장되었을 경우의 단면도를 도시한 도 2를 참조하면, 상기 PLCC는 칩을 내장할 수 있는 플라스틱 케이스(10)와, 상기 칩이 플라스틱 케이스(10)에 내장될 경우에 그 칩의 리드선의 위치에 대응하는 플라스틱 케이스(10) 안쪽에 위치한 칩 접속단자(12)와, 상기 칩 접속단자(12)와 상기 플라스틱 케이스(10)배면을 통과하여 연결되어 PCB와 상기 칩 접속단자(12)를 연결하는 PCB 접속단자(14)로 구성된다. 도 2를 참조하면 칩(16)은 상기 PLCC의 플라스틱 케이스(10)에 내장되며, 상기 칩(16)이 플라스틱 케이스(10)에 내장될 경우에 상기 칩(16)의 리드선(18)과 상기 PLCC의 칩 접속단자(12)가 접속된다. 이와같이 종래에는 하나의 PLCC에는 하나의 칩만이 내장가능하였다.For example, referring to FIG. 1 showing a perspective view of a conventional PLCC and FIG. 2 showing a cross-sectional view when a chip is embedded in the PLCC, the PLCC includes a plastic case 10 capable of embedding a chip, and When the chip is embedded in the plastic case 10, the chip connecting terminal 12 located inside the plastic case 10 corresponding to the position of the lead wire of the chip, the chip connecting terminal 12 and the plastic case 10. It is composed of a PCB connection terminal 14 connected through the back and connecting the PCB and the chip connection terminal 12. Referring to FIG. 2, the chip 16 is embedded in the plastic case 10 of the PLCC, and when the chip 16 is embedded in the plastic case 10, the lead wire 18 and the chip 16 of the chip 16 are embedded in the plastic case 10. The chip connection terminal 12 of the PLCC is connected. As described above, only one chip can be embedded in one PLCC.
상술한 바와 같이 종래 칩 장착소켓을 하나의 칩만을 수용할 수 있었는데, 제품의 크기를 최소화하기 위하여 다수의 칩을 수용하는 칩 장착소켓이 요구되었다.As described above, the conventional chip mounting socket could accommodate only one chip. In order to minimize the size of the product, a chip mounting socket accommodating a plurality of chips was required.
따라서, 본 고안의 목적은 다수의 칩을 수용할 수 있는 다중 칩 장착소켓을 제공함에 있다.Accordingly, an object of the present invention is to provide a multi-chip mounting socket that can accommodate a plurality of chips.
도 1은 종래의 칩 장착소켓의 사시도,1 is a perspective view of a conventional chip mounting socket,
도 2는 도 1의 칩 장착소켓에 칩을 내장시켰을 경우의 단면도,2 is a cross-sectional view when the chip is embedded in the chip mounting socket of FIG. 1;
도 3은 본 발명의 바람직한 실시예에 따른 다중 칩 장착소켓의 사시도,3 is a perspective view of a multi-chip mounting socket according to a preferred embodiment of the present invention;
도 4는 도 3의 다중 칩 장착소켓에 두 개의 칩을 내장시켰을 경우의 단면도.4 is a cross-sectional view when two chips are embedded in the multi-chip mounting socket of FIG.
상술한 목적을 달성하기 위한 본 고안은 내부는 적층된 다수의 칩을 내장시키기 위한 공간이 있으며, 상부에는 상기 칩들을 넣을 수 있는 개구를 가지는 케이스와, 상기 적층되어 상기 케이스에 내장된 다수의 칩들의 리드선들이 위치하는 상기 케이스의 안쪽부분에 설치되어, 상기 리드선들과 각각 접속되는 칩 접속단자들과, 상기 칩 접속단자들과 상기 케이스의 하단을 통과하여 연결되어 상기 칩 접속단자들과 인쇄회로기판을 연결하는 인쇄회로기판 연결단자들을 구비하는 것을 특징으로 한다.The present invention for achieving the above object has a space for embedding a plurality of stacked chips therein, a case having an opening to put the chips on the top, and a plurality of chips embedded in the case Are installed in the inner part of the case in which the lead wires are located, and are connected to the chip connection terminals respectively connected to the lead wires, the chip connection terminals and the lower end of the case are connected to the chip connection terminals and the printed circuit. And a printed circuit board connection terminal for connecting the board.
이하 본 고안의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부도면에서 많은 특정 상세들이 본 고안의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들 없이 본 고안이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진자에게 자명할 것이다. 그리고 본 고안의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail. In the following description and the annexed drawings, numerous specific details are set forth in order to provide a more thorough understanding of the present invention. It will be apparent to those skilled in the art that the present invention may be practiced without these specific details. And a detailed description of known functions and configurations that may unnecessarily obscure the subject matter of the present invention will be omitted.
본 고안의 바람직한 실시예에 따른 두 개의 칩을 수용할 수 있는 다중 칩 장착소켓의 사시도를 도시한 도 3과 상기 다중 칩 장치소켓에 두 개의 칩을 내장하였을 경우의 단면도를 도시한 도 2를 참조하여 본 고안의 실시예를 상세히 설명한다.3 is a perspective view of a multi-chip mounting socket capable of accommodating two chips according to a preferred embodiment of the present invention, and FIG. 2 is a cross-sectional view of two chips embedded in the multi-chip device socket. The embodiment of the present invention will be described in detail.
상기 다중 칩 장착소켓의 플라스틱 케이스(100)는 적층되어 있는 두 개의 칩을 내장가능하며, 이에따라 상기 플라스틱 케이스(100)의 높이는 상기 두 개의 칩이 적층될 경우의 높이에 대응하여야 한다.The plastic case 100 of the multi-chip mounting socket may have two chips stacked therein, and accordingly, the height of the plastic case 100 should correspond to the height when the two chips are stacked.
상기 플라스틱 케이스(100)에 두 개의 칩을 적층할 경우에 하단에 위치하는 칩의 리드선의 위치에 대응하는 플라스틱 케이스(100)의 안쪽에는 상기 하단에 위치하는 칩의 리드선과 접속하기 위한 제1칩 접속단자(102)들이 위치한다. 상기 제1칩 접속단자(102)들은 상기 플라스틱 케이스(100)의 하단을 통과하여 제1PCB 접속단자(104)들과 연결된다.In the case where two chips are stacked on the plastic case 100, a first chip for connecting with a lead wire of a chip located at the lower end inside the plastic case 100 corresponding to the position of the lead wire of the chip positioned at a lower end thereof. Connection terminals 102 are located. The first chip connection terminals 102 are connected to the first PCB connection terminals 104 by passing through a lower end of the plastic case 100.
그리고, 상기 플라스틱 케이스(100)에 두 개의 칩을 적층할 경우에 상단에 위치하는 칩의 리드선의 위치에 대응하는 플라스틱 케이스(100)의 안쪽에는 상기 상단에 위치하는 칩의 리드선과 접속하기 위한 제2칩 접속단자(106)들이 위치한다. 상기 제2칩 접속단자(106)들은 제1칩 접속단자(102)들의 사이를 지나서 상기 플라스틱 케이스(100)의 하단을 통과하여 제2PCB 접속단자(108)들과 연결된다.In the case where two chips are stacked on the plastic case 100, the inner side of the plastic case 100 corresponding to the position of the lead wire of the chip located at the upper end is connected to the lead wire of the chip located at the upper end. The two chip connection terminals 106 are located. The second chip connection terminals 106 pass between the first chip connection terminals 102 and pass through the lower end of the plastic case 100 to be connected to the second PCB connection terminals 108.
상기와 같은 다중 칩 장착소켓에 두 개의 칩을 적층형태로 내장시켰을 경우의 단면도를 도시한 도 4를 참조하면, 상기 다중 칩 장착소켓의 플라스틱 케이스(100)의 하단에는 제1칩(110)이 위치하고, 그 상단에는 제2칩(114)이 위치한다. 상기 제1칩(110)의 리드선(112)들은 제1칩 접속단자(102)들과 연결된다. 상기 제1칩 접속단자(102)들은 제1PCB접속단자(104)들과 연결되어 있으므로, 상기 제1칩(110)의 리드선(112)들은 다중 칩 소켓의 하단에 내장될 경우에 제1PCB접속단자(104)들과 접속된다. 그리고, 상기 제2칩(114)의 리드선(116)들은 제2칩 접속단자(106)들과 연결된다. 상기 제2칩 접속단자(106)들은 제1PCB접속단자(108)들과 연결되어 있으므로, 상기 제2칩(114)은 상기 다중 칩 장착소켓에 내장될 경우에 상기 제2PCB접속단자(108)와 연결된다.Referring to FIG. 4, which is a cross-sectional view of a case in which two chips are stacked in a multi-chip mounting socket as described above, the first chip 110 is disposed at a lower end of the plastic case 100 of the multi-chip mounting socket. The second chip 114 is positioned at an upper end thereof. The lead wires 112 of the first chip 110 are connected to the first chip connection terminals 102. Since the first chip connection terminals 102 are connected to the first PCB connection terminals 104, the lead wires 112 of the first chip 110 are built in the lower end of the multi-chip socket. And 104. The lead wires 116 of the second chip 114 are connected to the second chip connection terminals 106. Since the second chip connection terminals 106 are connected to the first PCB connection terminals 108, the second chip 114 is connected to the second PCB connection terminal 108 when it is embedded in the multi-chip mounting socket. Connected.
상기 본 발명의 실시예에서는 두 개의 칩을 적층하여 장착가능한 다중 칩 장착소켓을 예로 들어 설명하였으나, 더 많은 수의 칩을 적층하여 장착할 수 있음은 당연하다.In the embodiment of the present invention has been described by taking a multi-chip mounting socket that can be mounted by stacking two chips as an example, it is natural that a larger number of chips can be stacked and mounted.
상술한 바와 같이 본 고안은 하나의 칩 장착소켓에 다수의 칩을 장착가능하게 할 수 있다. 이에따라 하나의 칩 장착소켓을 통하여 다수의 칩을 PCB에 장착할 수 있으므로 PCB의 크기를 감소시켜 제품의 크기를 감소시키는 이점이 있다.As described above, the present invention may enable mounting of multiple chips in one chip mounting socket. Accordingly, since a plurality of chips can be mounted on the PCB through one chip mounting socket, the size of the product can be reduced by reducing the size of the PCB.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019970041532U KR19990028894U (en) | 1997-12-27 | 1997-12-27 | Multi chip socket |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR2019970041532U KR19990028894U (en) | 1997-12-27 | 1997-12-27 | Multi chip socket |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990028894U true KR19990028894U (en) | 1999-07-15 |
Family
ID=69681899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR2019970041532U KR19990028894U (en) | 1997-12-27 | 1997-12-27 | Multi chip socket |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR19990028894U (en) |
-
1997
- 1997-12-27 KR KR2019970041532U patent/KR19990028894U/en not_active Application Discontinuation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4540226A (en) | Intelligent electronic connection socket | |
EP0746967B1 (en) | Electronic assembly for connecting to an electronic system and method of manufacture thereof | |
US6891257B2 (en) | Packaging system for die-up connection of a die-down oriented integrated circuit | |
US5260601A (en) | Edge-mounted, surface-mount package for semiconductor integrated circuit devices | |
US5483099A (en) | Standardized power and ground design for pin grid array packages | |
US5892275A (en) | High performance power and ground edge connect IC package | |
US5671121A (en) | Kangaroo multi-package interconnection concept | |
US5702256A (en) | Land grid array socket for use with integrated circuit modules of different sizes including modules which are larger than the socket | |
KR20000016695A (en) | Stacked semiconductor device package | |
US5000690A (en) | Electrical connector for module packaging | |
JP2819433B2 (en) | Apparatus for mounting an integrated circuit on a base | |
EP0221496A2 (en) | Integrated circuit package | |
KR19990028894U (en) | Multi chip socket | |
US6734546B2 (en) | Micro grid array semiconductor die package | |
JPS60160089A (en) | Connection cartridge for integrated circuit memory card | |
CN110504818B (en) | Point power module and power supply module | |
KR100353224B1 (en) | Semiconductor chip module | |
JPS5913350A (en) | Socket for integrated circuit | |
KR0161813B1 (en) | Semiconductor package | |
KR100460070B1 (en) | Memory modules | |
KR20060007205A (en) | Stack memory module | |
JPS61168945A (en) | Socket for semiconductor device | |
JPS59163842A (en) | Integrated circuit socket stackedly mounting construction | |
KR200145292Y1 (en) | Semiconductor package | |
JPH0297050A (en) | Semiconductor integrated circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E601 | Decision to refuse application |