KR19990028026A - Diffusion for Semiconductor Device Wiring Materials - Google Patents

Diffusion for Semiconductor Device Wiring Materials Download PDF

Info

Publication number
KR19990028026A
KR19990028026A KR1019970050569A KR19970050569A KR19990028026A KR 19990028026 A KR19990028026 A KR 19990028026A KR 1019970050569 A KR1019970050569 A KR 1019970050569A KR 19970050569 A KR19970050569 A KR 19970050569A KR 19990028026 A KR19990028026 A KR 19990028026A
Authority
KR
South Korea
Prior art keywords
diffusion barrier
ion beam
sheet resistance
diffusion
thin film
Prior art date
Application number
KR1019970050569A
Other languages
Korean (ko)
Other versions
KR100258884B1 (en
Inventor
윤동수
김종훈
백홍구
이성만
Original Assignee
백홍구
이성만
윤동수
김종훈
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 백홍구, 이성만, 윤동수, 김종훈 filed Critical 백홍구
Priority to KR1019970050569A priority Critical patent/KR100258884B1/en
Publication of KR19990028026A publication Critical patent/KR19990028026A/en
Application granted granted Critical
Publication of KR100258884B1 publication Critical patent/KR100258884B1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76853Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76861Post-treatment or after-treatment not introducing additional chemical elements into the layer
    • H01L21/76864Thermal treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40Capacitors
    • H01L28/60Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은, 고온의 후속 열처리에서도 구리실리사이드 내지 탄실리사이드의 형성 없이도 안정적인 면저항 값이 얻어질 수 있도록 하기 위해서, 이온선 보조 증착법에 의해 Ta/M/Ta(상기 M은 W, Zr, Nb 및 V 중 어느 하나)계의 박막을 적층함으로써 상기 박막의 증착 후 행해지는 후속 열처리에 따른 상기 확산 방지막의 면저항의 급속한 증가가 650℃ 이상에서 이루어지는 반도체 소자 배선 재료용 확삭 방지막 및 DRAM 과 FRAM 소자의 캐패시터용 확산 방지막과 그의 제조 방법을 제공한다.The present invention, Ta / M / Ta (M is W, Zr, Nb and V by the ion beam assisted deposition method in order to obtain a stable sheet resistance value even without the formation of copper silicide to tan silicide even in the subsequent heat treatment at high temperature The stacking prevention film for semiconductor device wiring materials and the capacitor of DRAM and FRAM devices in which a rapid increase in the sheet resistance of the diffusion barrier film following a subsequent heat treatment performed after the deposition of the thin film by stacking a thin film of any one type) Provided are a diffusion barrier and a method of manufacturing the same.

Description

반도체 소자 배선 재료용 확산방지막과 DRAM/FRAM 소자 캐패시터용 확산방지막 및 상기 확산 방지막의 제조 방법.A diffusion barrier film for semiconductor device wiring materials, a diffusion barrier film for DRAM / FRAM device capacitors, and a method of manufacturing the diffusion barrier film.

반도체 접적 회로 제조 공정의 마지막 단계로서 평면 공정으로 형성된 각 소자들을 전기적으로 연결시켜주는 배선 공정 또는 금속선 형성공정(metallization process)이 필요한데, 소자의 집적도가 높아짐에 따라 집접 회로 제조 공정중에서 배선공정은 높은 수율과 신뢰성있는 소자 제조를 위한 관건이 되고 있다. 최근에 반도체 소자의 상부층에 저저항의 배선을 병렬로 연결하여 더욱 저항을 낮추는 배선의 다층화가 이루어지고 있다. 다층 또는 단층의 배선용 재료로, 알루미늄 또는 알루미늄을 기본으로 한 재료가 널리 사용되고 있는데, 알루미늄은 융점이 낮고, 강도가 낮아 장기간 소자 작동시 신뢰성에 대한 문제가 있다. 차세대 반도체 배선재료로서 활반히 연구되는 있는 Cu는 낮은 전기적 저항과 Al보다 전지적 이동도에 대한 높은 저항을 가지지만, Si 및 대부분의 금속에서 매우 빠르게 움직인다. 즉, 금속층을 통하여 Si속으로 확산하여 소자를 단락시키는 결과를 초래한다. 이러한 Cu의 빠른 확산을 방지하기 위하여, 확산방지막은 Cu와 화학적 친화력이 없어야 되며, 고온까지 결정입계와 같은 결함이 없어야되고, Cu와 Si의 높은 고용도 및 높은 확산도에 대한 저항성이 있어야 된다.As a final step of the semiconductor integrated circuit manufacturing process, a wiring process or a metallization process is required to electrically connect the devices formed by the planar process. As the degree of integration of devices increases, the wiring process in the integrated circuit manufacturing process is high. It is becoming a key for yield and reliable device fabrication. In recent years, the wiring of the low resistance is connected in parallel to the upper layer of the semiconductor element, and the multilayer of the wiring which further lowers the resistance is performed. As a multi-layer or single-layer wiring material, aluminum or aluminum-based materials are widely used, but aluminum has a low melting point and low strength, which causes problems in reliability for long-term device operation. Cu, which is widely studied as the next-generation semiconductor wiring material, has lower electrical resistance and higher resistance to cell mobility than Al, but moves very quickly in Si and most metals. That is, it diffuses into Si through the metal layer, resulting in a short circuit of the device. In order to prevent the rapid diffusion of Cu, the diffusion barrier film should be free of chemical affinity with Cu, free from defects such as grain boundaries up to high temperatures, and have high solid solubility and resistance to high diffusion of Cu and Si.

현재까지 Cu와 Si 사이의 확산방지막으로 연구된 것들로는 다음과 같이 6가지 그룹으로 분류할 수 있다.So far, those studied as diffusion barriers between Cu and Si can be classified into six groups as follows.

1. 다결정 천이금속 방지막(W, Ti, Cr, Pd, Nb, V등)1.Polycrystalline transition metal prevention film (W, Ti, Cr, Pd, Nb, V, etc.)

2. 다결정 또는 비정질 천이금속 합금 방지막(TiW, FeW, NiNb, IrTa, IrZr등)2. Polycrystalline or amorphous transition metal alloy prevention film (TiW, FeW, NiNb, IrTa, IrZr, etc.)

3. 다결정 또는 비정질 천이금속-Si 방지막 (TiSi2, CoSi2, CrSi2, MoSi2, WSi, TaSi2등)3. Polycrystalline or amorphous transition metal-Si barrier (TiSi 2 , CoSi 2 , CrSi 2 , MoSi 2 , WSi, TaSi 2 , etc.)

4. 다결정 또는 비정질 천이금속 -N, -O 및 -B 방지막(TiN, WN, HfN, TaN, Ta2N, RuO2, TiB2등)4. Polycrystalline or amorphous transition metals -N, -O and -B protection films (TiN, WN, HfN, TaN, Ta 2 N, RuO 2 , TiB2, etc.)

5. 비정질 3원계 방지막(TiSiN, TaSiN, MoSiN, WSiN, TiPN, WBN 등)5. Amorphous tertiary barrier (TiSiN, TaSiN, MoSiN, WSiN, TiPN, WBN, etc.)

6. 비정질 탄소 방지막(Amorphous-C6. Amorphous-C

이중에서 원소 방지막으로는 Ta에 대해서 많은 연구가 진행되어 있었으며, 화합물방지막으로는 Al과 Si 사이의 확산방지막으로 성공적으로 쓰이고 있는 TiN 및 TiW에 대하여 많이 연구가 되어 있다.Among them, much research has been conducted on Ta as an elemental barrier, and TiN and TiW, which has been successfully used as a diffusion barrier between Al and Si, have been studied as a compound barrier.

TiW는 비교적 온도까지 Cu에 대한 확산을 방지할 수 있지만 어느 정도의 온도에서는 Si과 함께 분해 반응에 의하여 확산방지막의 파손이 일어난다.TiW can prevent diffusion to Cu to a relatively high temperature, but at a certain temperature, breakage of the diffusion barrier occurs due to decomposition reaction with Si.

TiN은 비교적 넓은 온도 범위에서 확산방지막 역활을 할 수 있으나 결정입계 또는 고온에서 생성된 결함등을 따라서 Cu가 확산하여 방지막의 파손이 발생된다. 그러나, TiN 방지막은 증착방법 및 조건에 따라 TiN 박막의 전기저항, 밀도, 결정립 구조 그리고 결함 분포등이 변화되므로, 그 결과 Cu에 대해 확산방지막이 안정한 온도가 변하게 된다. 최근 TiN 확산방지막에 증착 중 또는 증착 후 열처리를 통하여 질소, 산소 그리고 수소등을 첨가하여 결정입계를 차단시켜 방지막의 특성을 향상시키려는 연구가 진행되고 있으나, Al과는 달리 좋은 결과를 얻지 못하고 있다.TiN can act as a diffusion barrier in a relatively wide temperature range, but Cu diffuses along grain boundaries or defects generated at high temperatures, resulting in breakage of the barrier. However, since the TiN barrier film changes in electrical resistance, density, grain structure, and defect distribution of the TiN thin film according to deposition methods and conditions, the temperature at which the diffusion barrier film is stable for Cu is changed. Recently, research has been conducted to improve the characteristics of the barrier layer by blocking the grain boundaries by adding nitrogen, oxygen, and hydrogen through heat treatment during deposition or after deposition on the TiN diffusion barrier layer. However, unlike Al, a good result has not been obtained.

다결정 확산방지막 Ta는 Cu에 대하여 화학적 친화력 및 고용도는 없지만 어느 정도의 온도에서는 Cu가 결정입계를 따라서 확산하여 확산방지막이 파손된다. Cu의 결정입계 확산을 방지하기 위하여, Ta에 Si를 첨가하여 Cu의 빠른 확산 경로가 되는 결정입계가 존재하지 않으며, 비교적 높은 결정화 온도를 가지는 비정질 TaSi 확산방지막이 개발되었다. 이 비정질 TaSi 방지막은 Cu와 접촉되었을 때 비정질 확산방지막의 특성을 좌우하는 결정온도가 상당히 감소하여 비교적 낮은 온도에서 Cu와 반응하여 방지막이 파손된다. 이 비정징 TiSi 방지막의 기능을 개선하기 위하여, TaSi 화합물에 Cu와 반응성이 없으며, 고용도가 없는 N2를 첨가하여 결정화온도를 증가시키고 결정입계가 없는 비정질 3원계 화합물방지막에 대한 연구가 활발히 진행되고 있다. 그러나 아직 만족할 만한 결과를 얻어 내고 있지 못하고 있다.The polycrystalline diffusion barrier Ta has no chemical affinity and solid solubility with respect to Cu, but at a certain temperature, Cu diffuses along the grain boundaries and the diffusion barrier breaks. In order to prevent the grain boundary diffusion of Cu, there is no grain boundary which is a rapid diffusion path of Cu by adding Si to Ta, and an amorphous TaSi diffusion barrier film having a relatively high crystallization temperature has been developed. When the amorphous TaSi protective film is in contact with Cu, the crystal temperature, which determines the characteristics of the amorphous diffusion barrier film, is significantly reduced, and the protective film is damaged by reacting with Cu at a relatively low temperature. In order to improve the function of the non-crystalline TiSi film, research on amorphous tertiary compound film that increases the crystallization temperature and adds no grain boundary by adding N 2 , which is not reactive with Cu and has no solid solubility, is performed in the TaSi compound. It is becoming. However, it has not been producing satisfactory results yet.

한편, DRAM/FRAM의 캐패시터 제조 공정에서는 비교적 고온, 장시간 및 산화성 분위기에서 열처리를 행하므로 전극과 강유전체 박막간의 계면 반응 등으로 인해서 강유전체내의 여러 화학종의 거동이 달라지고, 또한 전극 자체 또는 전극과 강유전체간의 계면 미세 구조에 따라, 강유전체의 물리적, 전기적 성질이 영양을 받게 된다. 또한, 유전체 박막 내에 함유되어 있던 산소 원자는 폴리실리콘쪽으로 확산되어 산화물이 형성되고 이는 전극 층에서의 전기저항을 높이게 된다.On the other hand, in the capacitor manufacturing process of DRAM / FRAM, heat treatment is performed at a relatively high temperature, a long time, and an oxidative atmosphere, and thus, the behavior of various chemical species in the ferroelectric material is changed due to the interfacial reaction between the electrode and the ferroelectric thin film. Depending on the interfacial microstructure of the liver, the physical and electrical properties of the ferroelectric are nourished. In addition, oxygen atoms contained in the dielectric thin film diffuse toward the polysilicon to form an oxide, which increases the electrical resistance in the electrode layer.

백금(Pt)을 전극으로 사용할 경우, 실리콘 기판, 실리사이드, 다결정 실리콘으로 전극 물질인 백금이 확산하여 백금-실리사이드가 형성되어 소자의 신뢰성을 떨어뜨리며, 고온 산소 프라즈마 분위기에서 하부 전극위에 유전체 박막을 형성시킬 경우 산소가 전극층을 통하여 이동하여 캐패시터 뿐만 아니라 트랜지스터에도 심각한 영향을 주게 된다.When platinum (Pt) is used as an electrode, platinum, which is an electrode material, is diffused into silicon substrates, silicides, and polycrystalline silicon to form platinum-silicides, which degrades the reliability of the device, and forms a dielectric thin film on the lower electrode in a high temperature oxygen plasma atmosphere. In this case, oxygen moves through the electrode layer and seriously affects not only the capacitor but also the transistor.

그러므로, 캐패시터 및 트랜지스터의 특성을 저해하는 유전체 물질내의 산소, 전극 물질인 백금 그리고 실리콘 기판, 살리사이드, 다결정 실리사이드에서 실리콘의 전극 표면으로의 확산을 방지하기 위한 확산방지막의 연구가 절실히 요구되고 있다.Therefore, there is an urgent need for research into oxygen in dielectric materials that impair the characteristics of capacitors and transistors, platinum as an electrode material, and diffusion barrier films for preventing diffusion of silicon onto electrode surfaces from silicon substrates, salicides and polycrystalline silicides.

현재 DRAM/FRAM 캐패시터 전극의 확산방지막으로써 산소 또는 질소 충진처리된 (stuffed) 다결정 질화물 방지막(TiN, TaN, WN1-X등)은 낮은 온도에서 산소, 질소가 쉽게 움직이기 때문에 실리콘 및 산소를 완전히 차단하지 못하여 결정입계를 따라 확산하여 실리콘 산화물 및 전극 물질인 백금이 확산하여 백금-실리사이드를 형성하므로 충진 처리된 다결정-질화물 확산방지막은 산소, 백금 및 실리콘의 확산을 완전히 차단하지 못한다.Currently, oxygen or nitrogen filled polycrystalline nitride films (TiN, TaN, WN 1-X, etc.) as diffusion barriers of DRAM / FRAM capacitor electrodes are completely free of silicon and oxygen because oxygen and nitrogen easily move at low temperatures. Since it does not block and diffuses along the grain boundary, and the silicon oxide and platinum as electrode materials diffuse to form platinum-silicide, the filled polycrystalline-nitride diffusion barrier does not completely block the diffusion of oxygen, platinum and silicon.

차세대 백서 재료로써 주목받고 있는 Cu의 확산을 방지하기 위하여 개발된 확산방지막중 가장 특성이 우수한 비정질 삼원계 확산방지막 (Amorphous-Ta-Si-N, W-Si-N등)을 산소 및 실리콘의 확사을 방지하기 위하여 캐패시터 전극의 확산방지막으로써 적용하고 있으나, 비정질이기 때문에 확산이 느리므로 충진처리된 다결정-질화물 확산방지막보다 좋은 특성을 나타내고 있지만 산소, 실리콘의 확산을 완전하게 차단하지 못한다. 또한 비정질이기 때문에 고온 및 장시간 열처리시에 결정화가 일어나기 때문에 다결정 확산방지막에서 나타나는 방지막 특성이 그대로 나타나는 단점이 있다. 그러므로 비정질 삼원계 확산방지막은 충진처리된 다결정-질화물 확산방지막에 비하여 우수하지만 근본적으로 캐패시터용 확산방지막으로서는 한계가 있다고 판단된다.Amorphous-Ta-Si-N, W-Si-N, etc., which has the most excellent characteristics among the diffusion barrier films developed to prevent the diffusion of Cu, which is attracting attention as the next-generation white paper material, are expanded with oxygen and silicon. It is applied as a diffusion barrier of the capacitor electrode to prevent the death, but because it is amorphous, the diffusion is slow, showing better properties than the polycrystalline-nitride diffusion barrier is filled, but does not completely block the diffusion of oxygen, silicon. In addition, since the crystallization occurs at a high temperature and a long heat treatment because it is amorphous, there is a disadvantage that the protective film properties appearing in the polycrystalline diffusion barrier film as it is. Therefore, the amorphous ternary diffusion barrier is superior to the filled polycrystalline-nitride diffusion barrier, but is fundamentally limited as a diffusion barrier for capacitors.

Ta 은 Cu와 750℃까지도 서로 고용하지 않으며 화합물을 형성하지 않는 재료로 순금속 중 Cu와 Si사이에서 열적 안정성이 좋은 재료로 많은 연구가 되어졌다. 본 발명자들은, 단일 확산방지막으로 가장 활발히 연구되고 있는 상기 Ta을 전자선증발법 및 이온선 보조 증착법을 이용하여 증착하였다. Cu/Ta/Si구조에서 Ta 확산방지막의 파괴는 Ta에 존재하는 결정입계를 따라 Cu가 Si기판쪽으로 이동하여 600℃ 이상에서 확산 방지막의 파괴가 일어나는 것으로 알려져 있다.Ta is a material that does not solidify even Cu and 750 ℃ and does not form a compound, and many studies have been conducted as a material having good thermal stability between Cu and Si among pure metals. The present inventors deposited the Ta, which is most actively studied as a single diffusion barrier, by using an electron beam evaporation method and an ion beam assisted deposition method. The breakdown of the Ta diffusion barrier layer in the Cu / Ta / Si structure is known to cause the Cu diffusion to the Si substrate along the grain boundaries present in Ta, resulting in the breakdown of the diffusion barrier layer at 600 ° C or higher.

도 1은 Cu/Ta(300Å)/Si 구조를 전자선 증발법으로 증착한 후의 후속 열처리에 따른 면저항 측정 결과를 보여준다. 면저항 측정 결과로부터 550℃에서는 면 저항이 증가하지 않았으나 600℃의 온도에서 면저항이 급격히 증가하는것을 알 수 있다. 도 1은 또한 이온선 보조 증착된 Ta을 확산 방지막으로 도입한 시편의 면저항 측정 결과 보여준다. 600℃에서의 면저항은 열처리하지 않은 시편과 차이가 없으나 650℃ 열처리후 면저항이 급격히 증가하는 것을 할 수 있다. 따라서, 이온선 보조 증착한 시편의 면저항이 전자선 증발법으로 증착한 시편보다 열적 안정성이 우수함을 알 수 있다.FIG. 1 shows the sheet resistance measurement results of subsequent heat treatment after depositing a Cu / Ta (300Å) / Si structure by electron beam evaporation. From the results of the sheet resistance measurement, the sheet resistance did not increase at 550 ℃ but the sheet resistance increased rapidly at the temperature of 600 ℃. Figure 1 also shows the results of the sheet resistance measurement of the specimen incorporating ion beam assisted deposition Ta as a diffusion barrier. The sheet resistance at 600 ℃ is not different from that of the unheated specimen, but the sheet resistance can be increased rapidly after 650 ℃ heat treatment. Therefore, it can be seen that the sheet resistance of the ion beam assisted deposition specimens is more thermally stable than the specimens deposited by the electron beam evaporation method.

도 2a는 전자선 증발법으로 증착한 시편의 온도에 따른 XRD 분석 결과를 보여주고, 도 2b는 이온선 보조 증착한 시편의 XRD 분석 결과를 보여준다.Figure 2a shows the XRD analysis results according to the temperature of the specimen deposited by the electron beam evaporation method, Figure 2b shows the XRD analysis of the ion beam secondary deposition specimens.

전자선 증발법으로 증착한 경우, 550℃ 열처리후까지 Ta과 Cu 피크가 보이고 어떠한 화합물상도 나타나지 않았으나, 600℃ 30분간 열처리후의 XRD 분석 결과에서는 550℃에서 보이던 Ta과 Cu 피크는 사라졌으며 TaSi2, Cu3Si의 화합물상이 나타나고 있으며, 이로써 Ta 확산 방지막이 600℃ 열처리후에는 완전히 파괴되었다는 것을 알 수 있다. 이것은 면저항 측정 결과와도 잘 일치한다.When deposited by electron beam evaporation, Ta and Cu peaks were observed and no compound phase appeared until after 550 ° C heat treatment. However, in the XRD analysis after heat treatment at 600 ° C for 30 minutes, the Ta and Cu peaks at 550 ° C disappeared and TaSi 2 , Cu The compound phase of 3 Si appears, indicating that the Ta diffusion barrier film was completely destroyed after 600 ° C. heat treatment. This is in good agreement with the results of the sheet resistance measurement.

이온선 보조 증착법으로 증착한 경우, 전자선 증발법으로 증착된 Cu/Ta/Si 확산 방지막의 파괴온도인 600℃ 열처리 후에도 Ta 과 Cu 피크가 보이고 있으며 실리콘 화합물 피크는 보이지 않는다. 그러나, 650℃ 열처리후의 XRD 분석 결과에서는 Cu 피크와 Ta 피크가 사라지고 TaSi2, Cu4Si, Cu3Si의 화합물상이 나타났으며, Ta확산 방지막이 파괴되었음을 알 수 있다.When deposited by the ion beam assisted deposition method, Ta and Cu peaks are visible even after 600 ° C. heat treatment, which is the breakdown temperature of the Cu / Ta / Si diffusion barrier film deposited by the electron beam evaporation method, and no silicon compound peaks are observed. However, in the XRD analysis after 650 ° C. heat treatment, the Cu peak and Ta peak disappeared, and the compound phases of TaSi 2 , Cu 4 Si, Cu 3 Si appeared, and the Ta diffusion barrier was destroyed.

본 발명은, 단일 확산 방지막 재료로 알려진 Ta를 확산 방지막 재료로 사용하여 650℃ 이상의 온도에서의 후속 열처리에서도 상술한 구리 실리사이드 내지 탄탈실리사이드의 형성이 없어서 면저항의 뚜렷한 변화가 없는 확산 방지막을 제공하는 것을 목적으로 한다.The present invention provides a diffusion barrier film which does not have a noticeable change in sheet resistance by using Ta, which is known as a single diffusion barrier material, as the diffusion barrier film material, without the formation of the above-described copper silicide or tantalum silicide even in the subsequent heat treatment at a temperature of 650 ° C or higher. The purpose.

도 1은 Cu/Ta(300Å)/Si 구조를 전자선 증발법으로 증착한 후의 후속 열처리에 따른 면저항 측정 결과를 보여준다.FIG. 1 shows the sheet resistance measurement results of subsequent heat treatment after depositing a Cu / Ta (300Å) / Si structure by electron beam evaporation.

도 2a는 전자선 증발법으로 증착한 시편의 온도에 따른 XRD 분석 결과를 보여주고, 도 2b는 이온선 보조 증착 시편의 XRD 분석 결과를 보여준다.Figure 2a shows the XRD analysis results according to the temperature of the specimen deposited by the electron beam evaporation method, Figure 2b shows the XRD analysis of the ion beam secondary deposition specimens.

도 3은 Cu(100Å)/Ta(125Å)/W(50Å)/Ta(125Å)/Si의 구조를 이온선 보조 증착법으로 증착한 시편의 면저항 결과를 보여준다.FIG. 3 shows the sheet resistance results of specimens in which Cu (100 μs) / Ta (125 μs) / W (50 μs) / Ta (125 μs) / Si structures were deposited by ion beam assisted deposition.

도 4는 이온선 보조 증착법으로 증착한 Cu/Ta/W/Ta/Si의 구조의 시편에 대한 XRD 분석 결과를 나타낸다.4 shows the results of XRD analysis on specimens of the structure of Cu / Ta / W / Ta / Si deposited by ion beam assisted deposition.

도 5는 본 발명에 따른 이온선 보조 증착법으로 증착한 Cu/Ta/W/Ta/Si 구조를 갖는시편의 열처리 면저항 측정 결과를 보여준다.5 shows the results of heat treatment sheet resistance of a specimen having a Cu / Ta / W / Ta / Si structure deposited by ion beam assisted deposition according to the present invention.

도 6은 Cu/Ta/W/Ta/Si 구조를 이온선 보조 증착으로 증착한 시편의 온도에 따른 XRD 분석 결과를 보여준다.Figure 6 shows the XRD analysis results according to the temperature of the specimen deposited by the Cu-Ta / W / Ta / Si structure by ion beam assisted deposition.

도 7은 본 발명에 따른 이온선 보조 증착법으로 증착한 Cu/Ta/Nb/Ta/Si 구조를 갖는 시편의 열처리후 면저항 측정 결과를 보여준다.7 shows the sheet resistance measurement results after heat treatment of a specimen having a Cu / Ta / Nb / Ta / Si structure deposited by ion beam assisted deposition according to the present invention.

도 8은 Cu/Ta/Zr/Ta/Si 구조를 이온선 보조 증착으로 증착한 시편의 온도에 따른 XRD 분석 결과를 보여준다.FIG. 8 shows the XRD analysis results according to the temperature of specimens in which Cu / Ta / Zr / Ta / Si structures were deposited by ion beam assisted deposition.

도 9는 본 발명에 따른 이온선 보조 증착법으로 증착한 Cu/Ta/Nb/Ta/Si 구조를 갖는 시편의 열처리후 면저항 측정 결과를 보여준다.9 shows the sheet resistance measurement results after heat treatment of a specimen having a Cu / Ta / Nb / Ta / Si structure deposited by ion beam assisted deposition according to the present invention.

본 발명은, Ta/M/Ta (상기 M은 W, Zr, Nb 및 V 중 어느 하나)의 확산 방지막 박막 구성을 가짐으로써, 상기 박막의 증착 후 행해지는 후속 열처리에 따른 상기 확산 방지막의 면저항의 급속한 증가가 650℃ 이상에서 이루어지는 반도체 소자 배선 재료용 확산 방지막 및 이온선 보조 증착법에 의한 상기 확산 방지막의 제조 방법을 제공한다.The present invention has a diffusion barrier thin film configuration of Ta / M / Ta (wherein M is any one of W, Zr, Nb, and V), whereby the sheet resistance of the diffusion barrier is subjected to subsequent heat treatment after deposition of the thin film. Provided are a diffusion barrier film for semiconductor element wiring material and a method for producing the diffusion barrier film by an ion beam assisted deposition method in which rapid increase occurs at 650 ° C or higher.

또한, 본 발명은, Ta/M/Ta (상기 M은 W, Zr, Nb 및 V 중 어느 하나)의 확산방지막 박막 구성을 가짐으로써, 상기 박막의 증착 후 행해지는 후속 열처리에 따른 상기 확산 방지막의 면저항의 급속한 증가가 650℃ 이상에서 이루어지는 DRAM 및 FRAM 소자의 캐패시터용 확산 방지막 및 이온선 보조 증착법에 의한 상기 확산방지막의 제조 방법을 제공한다.In addition, the present invention has a diffusion barrier thin film configuration of Ta / M / Ta (M is any one of W, Zr, Nb and V), so that the diffusion barrier of the diffusion prevention film according to the subsequent heat treatment after the deposition of the thin film Provided are a diffusion barrier film for capacitors of DRAM and FRAM devices in which sheet resistance is rapidly increased at 650 占 폚 or higher, and a method of manufacturing the diffusion barrier film by ion beam assisted deposition.

바람직한 실시예의 설명Description of the Preferred Embodiments

지금까지 개발된 배선재료인 Cu의 확산방지막 파단기구는 열처리 동안 방지막의 미세구조결함 등을 통하여 확산방집막/Si 계면에 구리 실리사이드(copper silicide : η˝-Cu3Si)가 형성되어 파단이 일어나는 것으로 보고하고 있다. 또한, DRAM/FRAM 캐패시터에서 확산방지막은 증착 또는 후열처리동안 산소 및 전극물질, 실리콘 등이 전극물질 및 확산방지막의 결정입계와 같은 결함을 통하여 상호확산하여 산호물 및 실리사이드를 형성하여 방지막이 파단된다고 보고하고 있다. 따라서 확산방지막 자체의 미세구조가 확산방지막 특성에 영향을 미치기 때문에 미세구조의 조절은 확산방지막 서능을 개선시키기 위해서 매우 중용하다. 확산방지막 특성을 개선하기 위하여 여러 단일 금속 및 화합물 방지막에 대하여 연구를 행하였으며, 이러한 미세구조는 증착방법 및 조건에 따라 변화될 수 있다고 보고하고 있다.The diffusion barrier fracture mechanism of Cu, a wiring material developed so far, is caused by the formation of copper silicide (η˝-Cu 3 Si) at the diffusion barrier layer / Si interface through the microstructure defect of the barrier layer during heat treatment. It is reported. In addition, in the DRAM / FRAM capacitor, the diffusion barrier is formed by dispersing oxygen, electrode material, silicon, etc. through defects such as grain boundaries of the electrode material and diffusion barrier during deposition or post-heat treatment to form corals and silicides, thereby preventing the barrier from breaking. I'm reporting. Therefore, since the microstructure of the diffusion barrier itself affects the diffusion barrier properties, the control of the microstructure is very important for improving the diffusion barrier performance. In order to improve the diffusion barrier properties, various single metal and compound barrier films have been studied, and these microstructures are reported to be changed according to deposition methods and conditions.

이온선 동시증착법은 박막을 증착할 때 분리된 이온총(ion source)으로부터 이온빔이 동시에 조사되기 때문에 증착되어지는 박막의 밀도(density)와 산화에 대한 저항성, 응력 상태, 평균 결정립의 크기(grain size), 우선방위(preferred oriention)를 갖는 결정립, 박막과 기판과의 밀착력(adhesion) 향상등의 변화를 유도하여 전기적, 기계적 설질 등의 물성 변화를 유발하는 것으로 보고되고 있다. 형성되어지는 박막에서의 이러한 변화는 증착의 초기단계에서의 핵생성시와 박막의 성장시 분리된 이온총으로부터 동시에 조사되는 이온빔에서 증착되는 원자들로의 운동량 전달(momentum transfer)로 발생하느 이온 피닝 효과(ion peening effect)에 의한 작은 클러스터(cluster)들의 분해, 강화된 증착원자들의 확산(ion bombardment enhanved adatom diffusion), 그리고 재스퍼터링 효과(resputtering effect) 등에 기인하여, 결과적으로 박막의 형태(morphoiogy), 미세구조(microstructure), 결함의 밀도 (defect concentraton), 우선 방위(preferred orientation), 응력상태 그리고 물리적 성질 등이 변화된다.The ion beam co-deposition method simultaneously irradiates an ion beam from a separate ion source when depositing a thin film, so that the deposited film has density, resistance to oxidation, stress state, and average grain size. ), It has been reported to induce changes in physical properties such as electrical and mechanical quality by inducing changes in crystal grains having preferred oriention, improvement in adhesion between the thin film and the substrate, and the like. These changes in the thin film to be formed are ion pinning caused by momentum transfer from the ion guns irradiated simultaneously from the ion gun irradiated at the nucleation in the initial stage of deposition and the growth of the thin film. As a result, thin film morphoiogy results from decomposition of small clusters by ion peening effect, ion bombardment enhanved adatom diffusion, and resputtering effect. The microstructure, defect concentraton, preferred orientation, stress state and physical properties change.

본 발명자들은, 상술한 면저항 측정 결과 및 XRD 분석 결과로부터 Cu/Ta/Si구조를 전자선 증발법으로 증착한 시편은 550℃ 까지 면저항의 증가와 반응 생성물없이 Cu/Ta/Si의 구조를 유지하였으나 이온선 보조 증착한 시편은 그보다 50℃ 더 높은 온도인 600℃까지 안정하였다는 것을 알 수 있었다.The inventors have observed that the specimens of Cu / Ta / Si structure deposited by electron beam evaporation method from the above-described sheet resistance measurement results and XRD analysis results maintain the structure of Cu / Ta / Si without increasing the sheet resistance and reaction products up to 550 ° C. It was found that the pre-deposited specimen was stable up to 600 ° C., which was 50 ° C. higher.

본 발명자들은 상술한 Cu/Ta(300Å)/Si 구조의 연구로부터, 전자석 증발법으로 증착된 Ta확산 방지막보다 이온선 보조 증착법으로 증착된 Ta 확산 방지막이 우수하다는 것을 밝혀냈다. 그러나, 이온선 보조 증착법으로 증착된 Ta 확산 방지막은, 600℃까지 열적 안정성에 변화가 없어서 Ta/Si의 계면도 매우 안정하지만 650℃에서 Cu가 조밀한 Ta 결정입계를 따라 확산하는 것과 동시에 Si과 Ta이 밖으로 확산(out diffusion)하여 확산 방지막의 파괴가 일어난다는 것을 알아냈다.The inventors of the above-described studies of Cu / Ta (300 Pa) / Si structure revealed that the Ta diffusion barrier film deposited by the ion beam assisted deposition method was superior to the Ta diffusion barrier film deposited by the electromagnet evaporation method. However, the Ta diffusion barrier film deposited by ion beam assisted deposition method has no change in thermal stability up to 600 ° C, so that the Ta / Si interface is very stable, but at 650 ° C, Cu diffuses along the dense Ta grain boundary and at the same time, It was found out that Ta diffused out to destroy the diffusion barrier.

이에 본 발명자들은 상기 확산 방지막의 성능 향상을 위한 지속적인 연구 끝에 다음 사실을 알아냈다.The present inventors have found the following facts after continuous research for improving the performance of the diffusion barrier.

즉, 이온선 보조 증착된 Ta 확산 방지막도 결정입계를 가지고 있으며 Cu가 결정입계를 따라 확산하였으므로 Ta층 사이에 결정입계를 차단할 새로운 계면을 도입하면, Cu와 Si의 확산을 효과적으로 막아줄 수 있으며 그에 따라 확산 방지막의 성능이 향상될 수 있다는 것이다. 본 발명은, 이러한 역할을 할 수 있는 M(W, Zr, Nb, V)을 장벽층(blocking layer)으로 Ta 사이에 도입하였다. 즉, 상기 W, Zr, Nb 및 V은 Si 과 600℃ 이상에서 반응하여 Ta과는 800℃의 온도에서도 반응하지 않는 원소이므로 본 발명에서 확산 방지막의 Ta 층의 중간 삽입층으로 도입하였다.That is, since the ion diffusion assisted Ta diffusion barrier has a grain boundary and Cu diffuses along the grain boundary, introducing a new interface to block the grain boundary between the Ta layers effectively prevents the diffusion of Cu and Si. Therefore, the performance of the diffusion barrier can be improved. In the present invention, M (W, Zr, Nb, V), which can play such a role, is introduced between Ta as a blocking layer. That is, W, Zr, Nb, and V are elements that react with Si at 600 ° C. or higher and do not react with Ta even at a temperature of 800 ° C., and thus, W, Zr, Nb, and V are introduced into the intercalation layer of the Ta layer of the diffusion barrier film in the present invention.

실시예Example

확산 방지막의 미세구조를 변화시키고자 이온선 보조 증착법에 의해 확산 방지막을 증착하였다. 이때 증착 변수로 이온빔 에너지 및 이온 전류 밀도를 조절하였다. 이온빔 에너지는 100 내지 250eV가 바람직하였으며, 150 내지 200eV의 이온빔 에너지가 더욱 바람직하였다. 이온빔 전류 밀도는 0.1 내지 0.15㎃가 바람직하였으며, 0.1 내지 0.13㎃의 이온빔 전류 밀도가 더욱 바람직하였다. 이온빔 에너지를 상기 범위로 조절하였서 Ta 확산 방지막의 미세구조를 변화시키면서 그 위에 전자선 증발법으로 쳐를 증착하여 Cu/Ta/M/Ta/Si(M=W, Zr, Nb, V) 구조를 구성하였다.In order to change the microstructure of the diffusion barrier film, a diffusion barrier film was deposited by ion beam assisted deposition. At this time, the ion beam energy and the ion current density were controlled by the deposition parameters. The ion beam energy is preferably 100 to 250 eV, more preferably 150 to 200 eV. The ion beam current density is preferably 0.1 to 0.15 mA, more preferably 0.1 to 0.13 mA. By adjusting the ion beam energy within the above range, the structure of Cu / Ta / M / Ta / Si (M = W, Zr, Nb, V) was deposited by evaporation with a vacuum beam on the Ta diffusion preventing film while changing the microstructure. Configured.

(실시예 1)(Example 1)

Cu/Ta/W/Ta/Si의 경우For Cu / Ta / W / Ta / Si

도 3은 Cu(1000Å)/Ta(125Å)/W(50Å)/Ta(125Å)/Si의 구조를 이온선 보조증착법으로 증착한 시편의 면저항 측정 결과를 보여준다. 600℃까지는 열처리하지않은 시편의 면저항과 같은 값을 가지며, 650℃ 및 700℃에서는 면저항이 약간 감소하였다. 750℃ 열처리후에는 1.4Ω/�로 면저항이 증가하였다. 면저항 측정결과로부터 750℃ 열처리 후 Cu가 확산 방지막을 통하여 확산하기 시작하였다는 것을 알 수 있다.FIG. 3 shows the results of measuring sheet resistance of specimens in which Cu (1000 Å) / Ta (125 Å) / W (50 Å) / Ta (125 Å) / Si structures were deposited by ion beam assisted deposition. Up to 600 ° C, the sheet resistance of the specimens unannealed was the same. At 650 ° C and 700 ° C, the sheet resistance decreased slightly. After the heat treatment at 750 ℃, the sheet resistance increased to 1.4 Ω / �. From the sheet resistance measurement results, it can be seen that after 750 ° C. heat treatment, Cu began to diffuse through the diffusion barrier.

즉, 상술한 전자선 증발법으로 증착하거나 이온선 보조 증착법으로 증착한 Cu/Ta/Si 구조와 본 발명에 따라 이온선 보조 증착한 Cu/Ta/W/Ta/Si 구조를 비교할때, Cu/Ta/Si 구조보다 100℃ 더 높은 온도에서 면저항이 증가하였다는 것을 알 수 있다.That is, when comparing the Cu / Ta / Si structure deposited by the electron beam evaporation method or the ion beam assisted deposition method with the ion beam assisted deposition Cu / Ta / W / Ta / Si structure according to the present invention, Cu / Ta It can be seen that the sheet resistance increased at a temperature of 100 ° C. higher than the / Si structure.

도 4는 이온선 보조 증착법으로 증착한 Cu/Ta/W/Ta/Si의 구조의 시편에 대한 XRD 분석 결과를 나타낸다. 열처리하지 않은 시편의 분석 결과에서는 Ta 피크가 거의 보이지 않고 있으나 700℃ 열처리 후 3개의 Ta 피크가 뚜렷이 보이며 Cu(111) 피크 세기가 상당히 증가하였다. 750℃ 열처리후 Ta 피크가 거의 사라졌으며 Cu(111) 피크 세기는 약간 감소한 것처럼 보인다. 상기 결과로부터 본 발명에 따른 시편에서는 750℃까지 Si과 Ta이 반응하지는 않았다는 것을 알 수 있다.4 shows the results of XRD analysis on specimens of the structure of Cu / Ta / W / Ta / Si deposited by ion beam assisted deposition. Although the Ta peak was hardly seen in the analysis results of the unannealed specimens, three Ta peaks were clearly visible after the 700 ° C. heat treatment, and the Cu (111) peak intensity was significantly increased. After the 750 ° C. heat treatment, the Ta peak disappeared and the Cu (111) peak intensity appeared to decrease slightly. From the above results, it can be seen that in the specimen according to the present invention, Si and Ta did not react up to 750 ° C.

(실시예 2)(Example 2)

Cu/Ta/Zr/Ta/Si의 경우For Cu / Ta / Zr / Ta / Si

도 5는 본 발명에 따른 이온선 보조 증착법으로 증착한 Cu/Ta/Zr/Ta/Si 구조를 갖는 시편의 열처리후 면저항 측정 결과를 보여준다. 750℃까지 면저항의 증가가 없으며 800℃에서 면저항이 20Ω/�로 급격히 증가하였다. Cu/Ta/Zr/Ta/Si을 이온선 보조 증착한 시편은 Cu/Ta/Si계보다는 150℃ 높은 온도에서 면저항이 증가하기 시작하였으며 Cu/Ta/W/Ta/Si 계보다도 50℃ 높은 온도에서 면저항이 증가하기 시작했다.5 shows the sheet resistance measurement results after heat treatment of a specimen having a Cu / Ta / Zr / Ta / Si structure deposited by ion beam assisted deposition according to the present invention. There was no increase in sheet resistance up to 750 ℃, and the sheet resistance increased rapidly at 800 ℃ to 20Ω / �. In the case of ion-assisted deposition of Cu / Ta / Zr / Ta / Si, sheet resistance began to increase at 150 ℃ higher than Cu / Ta / Si and 50 ℃ higher than Cu / Ta / W / Ta / Si. Sheet resistance began to increase.

도 6은 Cu/Ta/Zr/Ta/Si 구조를 이온선 보조 증착으로 증착한 시편의 온도에 따른 XRD 분석 결과를 보여준다. 열처리하지 않은 시편에서는 Cu(111) 피크외에 뚜렷이 나타나는 피크가 없음을 알 수 있다. 750℃ 분석 결과에서는 1개의 Ta 피크가 관찰되었으며 Cu(111) 피크 세기가 증가한 것을 보여주고 있다. 800℃ 열처리후 Cu 피크는 완전히 사라졌으며 Ta, TaSi2, Cu4Si, Cu3Si의 피크가 보이고 있다.Figure 6 shows the XRD analysis results according to the temperature of the specimen deposited by Cu-Ta / Zr / Ta / Si structure by ion beam assisted deposition. It can be seen that in the specimen which was not heat-treated, there was no apparent peak other than the Cu (111) peak. One Ta peak was observed in the 750 ° C analysis, and the Cu (111) peak intensity was increased. After 800 ℃ heat treatment, Cu peak disappeared completely, and Ta, TaSi 2 , Cu 4 Si, Cu 3 Si peaks were seen.

면저항 측정 결과와 XRD 분석 결과에서 이온선 보조 증착한 Cu/Ta/Zr/Ta/Si 구조의 시편에서는 800℃에서 확산 방지막이 파괴되며 Cu가 Si과 반응하여 Cu4Si 상이 생김을 알 수 있다.In the sheet resistance measurement results and XRD analysis results, the Cu / Ta / Zr / Ta / Si structured specimens were etched at 800 ° C., and the diffusion barrier was destroyed at 800 ° C., and Cu reacted with Si to form a Cu 4 Si phase.

(실시예 3)(Example 3)

Cu/Ta/Nb/Ta/Si의 경우For Cu / Ta / Nb / Ta / Si

도 7은 본 발명에 따른 이온선 보조 증착법으로 증착한 Cu/Ta/Nb/Ta/Si 구조를 갖는 시편의 열처리후 면저항 측정 결과를 보여준다. 750℃까지 면저항의 증가가 없으며 800℃에서 면저항이 7Ω/�로 급격히 증가하였다. 이온선 보조 증착한 Cu/Ta/Nb/Ta7 shows the sheet resistance measurement results after heat treatment of a specimen having a Cu / Ta / Nb / Ta / Si structure deposited by ion beam assisted deposition according to the present invention. There was no increase in sheet resistance up to 750 ℃ and the sheet resistance increased rapidly at 800 ℃ to 7Ω / �. Ion Beam Assisted Cu / Ta / Nb / Ta

/Si 계도 Cu/Ta/Zr/Ta/Si계와 마찬가지로 Cu/Ta/Si계보다는 150℃ 높은 온도에서 면저항이 증가하기 시작하였으며 Cu/Ta/W/Ta/Si계보다도 50℃ 높은 온도에서 면저항이 증가하기 시작했다.As with Cu / Ta / Zr / Ta / Si, the sheet resistance began to increase at 150 ℃ higher than that of Cu / Ta / Si and the sheet resistance at 50 ℃ higher than that of Cu / Ta / W / Ta / Si. This began to increase.

도 8은 Cu/Ta/Zr/Ta/Si 구조를 이온선 보조 증착으로 증착한 시편의 온도에 따른 XRD 분석 결과를 보여준다. 열처리하지 않은 시편에서는 Cu(111) 피크외에 뚜렷이 나타나는 피크가 없음을 알 수 있다. 750℃ 분석 결과에서는 1개의 Ta 피크가 관찰되었으며 Cu(111) 피크 세기가 증가한 것을 보여주고 있다. 800℃ 열처리후 Cu 피크는 완전히 사라졌으며 Ta, TaSi2, Cu3Si의 피크가 보이고 있다.FIG. 8 shows the XRD analysis results according to the temperature of specimens in which Cu / Ta / Zr / Ta / Si structures were deposited by ion beam assisted deposition. It can be seen that in the specimen which was not heat-treated, there was no apparent peak other than the Cu (111) peak. One Ta peak was observed in the 750 ° C analysis, and the Cu (111) peak intensity was increased. After 800 ℃ heat treatment, Cu peak disappeared completely, and Ta, TaSi 2 , Cu 3 Si peaks were seen.

면저항 측정 결과와 XRD 분석 결과에서 이온선 보조 증착한 Cu/Ta/Nb/Ta/Si 구조의 시편에서는 800℃에서 확산 방지막이 파괴되며 Cu가 Si과 반응하여 Cu3Si 상이 생김을 알 수 있다.In the sheet resistance measurement results and XRD analysis results, it can be seen that in the specimens of Cu / Ta / Nb / Ta / Si structure with ion beam assisted deposition, the diffusion barrier was destroyed at 800 ° C., and Cu reacted with Si to form a Cu 3 Si phase.

(실시예 4)(Example 4)

Cu/Ta/V/Ta/SiCu / Ta / V / Ta / Si

도 9은 본 발명에 따른 이온선 보조 증착법으로 증착한 Cu/Ta/Nb/Ta/Si 구조를 갖는 시편의 열처리후 면저항 측정 결과를 보여준다. 750℃까지 면저항의 증가가 없으며 800℃에서 면저항이 9Ω/�로 급격히 증가하였다. 이온선 보조 증착한 Cu/Ta/V/Ta/Si계도 Cu/Ta/Zr/Ta/Si계 및 Cu/Ta/Nb/Ta/Si 와 마찬가지로 Cu/Ta/Si계보다는 150℃ 높은 온도에서 면저항이 증가하기 시작하였으며 Cu/Ta/W/Ta/Si계보다도 50℃ 높은 온도에서 면저항이 증가하기 시작했다.9 shows the sheet resistance measurement results after heat treatment of a specimen having a Cu / Ta / Nb / Ta / Si structure deposited by ion beam assisted deposition according to the present invention. There was no increase in sheet resistance up to 750 ℃ and the sheet resistance increased rapidly to 9 ℃ / � at 800 ℃. Cu / Ta / V / Ta / Si based on ion beam assisted deposition also had a sheet resistance at a temperature 150 ° C higher than Cu / Ta / Si based on Cu / Ta / Zr / Ta / Si and Cu / Ta / Nb / Ta / Si. It started to increase and the sheet resistance began to increase at a temperature of 50 ° C. higher than the Cu / Ta / W / Ta / Si system.

상술한 바와 같이 Cu/Ta/M/Ta/Si (M은 W, Zr, Nb, V 중 어느 하나) 계면에서의 상호확산은 Cu의 확산에 기인하며 Cu/Ta/Si 계에 비행 상기 M이 삽입되었을 때 열적안정성이 증가하는 것은 이온선보조증착에 의한 Ta/M의 혼합으로 형성된 장벽층(blocking layer)이 Cu의 확산을 효과적으로 막아주었기 때문인 것으로 생각된다.As described above, the interdiffusion at the Cu / Ta / M / Ta / Si (M is any one of W, Zr, Nb, or V) interface is caused by the diffusion of Cu and the flying M in the Cu / Ta / Si system. The increase in thermal stability when inserted is thought to be because the blocking layer formed by the Ta / M mixture by ion beam assisted deposition effectively prevented the diffusion of Cu.

본 발명에 의해, 650℃ 이상의 고온 후속 열처리에서도 구리실리사이드 내지 탄탈실리사이드의 형성 없이도 안정적인 면저항 값이 얻어질 수 있는 반도체 소자 배선 재료용 확산 방지막 및 DRAM과 FRAM 소자의 캐패시터용 확산 방지막이 얻어질 수 있다.According to the present invention, a diffusion barrier film for semiconductor device wiring materials and a capacitor diffusion barrier film for capacitors of DRAM and FRAM devices can be obtained in which stable sheet resistance values can be obtained without formation of copper silicide or tantalum silicide even at high temperature subsequent heat treatment of 650 ° C or higher. .

Claims (6)

Ta/M/Ta (상기 M은 W, Zr, Nb 및 V 중 어느 하나)의 확산 방지막 박막 구성을 가짐으로써, 상기 박막의 증착 후 행해지는후속 열처리에 따른 상기 확산 방지막의 면저항의 급속한 증가가 650℃ 이상에서 이루어지는 것을 특징으로 하는 반도체 소자 배선 재료용 확산 방지막.Having a diffusion barrier thin film configuration of Ta / M / Ta (wherein M is any one of W, Zr, Nb, and V), a rapid increase in sheet resistance of the diffusion barrier is 650 due to subsequent heat treatment after deposition of the thin film. Diffusion prevention film for semiconductor element wiring materials characterized by above-mentioned degree C. 제 1 항에 있어서, 상기 확산 방지막의 총 두께는 500Å 이하인 것을 특징으로 하는 반도체 소자 배선 재료용 확산 방지막.The diffusion barrier for semiconductor device wiring material according to claim 1, wherein the total thickness of the diffusion barrier is 500 kPa or less. Ta/M/Ta (상기 M은 W, Zr, Nb 및 V 중 어느 하나)의 확산 방지막 박막 구성을 가짐으로써, 상기 박막의 증착 후 행해지는 후속 열처리에 따른 상기 확산 방지막의 면저항의 급속한 증가가 650℃ 이상에서 이루어지는 것을 특징으로 하는 DRAM 및 FRAM 소자의 캐패시터용 확산 방지막.Having a diffusion barrier thin film configuration of Ta / M / Ta (wherein M is any one of W, Zr, Nb, and V), a rapid increase in sheet resistance of the diffusion barrier due to subsequent heat treatment performed after deposition of the thin film is 650. A diffusion barrier film for capacitors in DRAM and FRAM devices, characterized in that it is made at or above 캜. 제 1 항에 있어서, 상기 확산 방지막의 총 두께는 500Å 이하인 것을 특징으로 하는 DRAM 및 FRAM 소자의 캐패시터용 확산 방지막.The diffusion barrier for capacitors of DRAM and FRAM devices according to claim 1, wherein the total thickness of the diffusion barrier is 500 kPa or less. 이온선 보조 증착법으로, 이온빔 에너지 및 이온빔 에너지를 각각 100 내지 250eV 및 0.1 내지 0.15㎃로 제어하면서 Ta/M/Ta (상기 M은 W, Zr, Nb 및 V 중 어느 하나) 구조를 가지는 확산 방지막 박막을 적층하는 것을 특징으로 하는 반도체 소자 배선 재료용 확산 방지막의 제조 방법.In the ion beam assisted deposition method, a diffusion barrier thin film having a structure of Ta / M / Ta (wherein M is any one of W, Zr, Nb, and V) while controlling ion beam energy and ion beam energy to 100 to 250 eV and 0.1 to 0.15 GHz, respectively. A method for producing a diffusion barrier for semiconductor element wiring material, characterized in that the layer is laminated. 이온선 보조 증착법으로, 이온빔 에너지 및 이온빔 에너지를 각각 100 내지 250eV 및 0.1 내지 0.15㎃로 제어하면서 Ta/M/Ta (상기 M은 W, Zr, Nb 및 V 중 어느 하나) 구조를 가지는 확산 방지막 박막을 적층하는 것을 특징으로 하는 DRAM 및 FRAM 소자 캐패시터용 확산 방지막의 제조 방법.In the ion beam assisted deposition method, a diffusion barrier thin film having a structure of Ta / M / Ta (wherein M is any one of W, Zr, Nb, and V) while controlling ion beam energy and ion beam energy to 100 to 250 eV and 0.1 to 0.15 GHz, respectively. A method of manufacturing a diffusion barrier for a DRAM and a FRAM element capacitor, characterized in that the lamination.
KR1019970050569A 1997-09-30 1997-09-30 Diffusion barrier for metallization of semiconductor device and diffusion barrier for capacitor of dram/fram device, and the method for manufacturing thereof KR100258884B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970050569A KR100258884B1 (en) 1997-09-30 1997-09-30 Diffusion barrier for metallization of semiconductor device and diffusion barrier for capacitor of dram/fram device, and the method for manufacturing thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970050569A KR100258884B1 (en) 1997-09-30 1997-09-30 Diffusion barrier for metallization of semiconductor device and diffusion barrier for capacitor of dram/fram device, and the method for manufacturing thereof

Publications (2)

Publication Number Publication Date
KR19990028026A true KR19990028026A (en) 1999-04-15
KR100258884B1 KR100258884B1 (en) 2000-06-15

Family

ID=19522085

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970050569A KR100258884B1 (en) 1997-09-30 1997-09-30 Diffusion barrier for metallization of semiconductor device and diffusion barrier for capacitor of dram/fram device, and the method for manufacturing thereof

Country Status (1)

Country Link
KR (1) KR100258884B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9565766B2 (en) 2011-10-07 2017-02-07 Intel Corporation Formation of DRAM capacitor among metal interconnect

Also Published As

Publication number Publication date
KR100258884B1 (en) 2000-06-15

Similar Documents

Publication Publication Date Title
US5406123A (en) Single crystal titanium nitride epitaxial on silicon
US6362086B2 (en) Forming a conductive structure in a semiconductor device
JP3132750B2 (en) Multilayer structure, semiconductor structure, capacitor of semiconductor device, method of preventing oxidation of silicon structure, and method of preventing diffusion of dopant
KR100262909B1 (en) Methods of forming preferred orientation-controlled platinium films using nitrogen and electronic devices incorporating the platinum film
JPS634703B2 (en)
JPH1098011A (en) Semiconductor device and manufacture thereof
JPS5852342B2 (en) Method of providing a layer of silicided metal on a substrate
Sun et al. Reactively sputtered Ti-Si-N films. II. Diffusion barriers for Al and Cu metallizations on Si
Kolawa et al. Amorphous Ta-Si-N Diffusion Barriers in Si/Al and Si/Cu Metallizations
Jang et al. Tantalum and niobium as a diffusion barrier between copper and silicon
US6218295B1 (en) Semiconductor structure with a titanium aluminum nitride layer and method for fabricating the same
Lee et al. Ta-Si-N as a diffusion barrier between Cu and Si
KR20040014217A (en) Semiconductor device having amorphous barrier layer for copper metallurgy
JP3315211B2 (en) Electronic components
US6002174A (en) Barrier materials for semiconductor devices
KR100258884B1 (en) Diffusion barrier for metallization of semiconductor device and diffusion barrier for capacitor of dram/fram device, and the method for manufacturing thereof
US4954852A (en) Sputtered metallic silicide gate for GaAs integrated circuits
WO2001081650A1 (en) Sputter target, barrier film and electronic component
JPH06248426A (en) Low resisting compound
Yoon et al. Alteration for a diffusion barrier design concept in future high-density dynamic and ferroelectric random access memory devices
EP0100454B1 (en) Semiconductor device having a conductive layer consisting of a high-melting point metal silicide and a method for manufacturing such a semiconductor device
CN114783980A (en) Multilayer alloy diffusion impervious layer for Cu interconnection integrated circuit and preparation method thereof
Miura et al. Structural investigation of thermally nitrided amorphous Ti silicide
JP2782600B2 (en) Method for forming copper diffusion preventing film having two-layer structure
KR100327092B1 (en) Formation Method of Copper Alloy Wiring of Semiconductor Device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee