KR19990025877A - Node Identifier Assignment for Permutation Network - Google Patents
Node Identifier Assignment for Permutation Network Download PDFInfo
- Publication number
- KR19990025877A KR19990025877A KR1019970047709A KR19970047709A KR19990025877A KR 19990025877 A KR19990025877 A KR 19990025877A KR 1019970047709 A KR1019970047709 A KR 1019970047709A KR 19970047709 A KR19970047709 A KR 19970047709A KR 19990025877 A KR19990025877 A KR 19990025877A
- Authority
- KR
- South Korea
- Prior art keywords
- value
- network
- integer variable
- permutation network
- identifier
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L61/00—Network arrangements, protocols or services for addressing or naming
- H04L61/30—Managing network names, e.g. use of aliases or nicknames
- H04L61/3015—Name registration, generation or assignment
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/44—Star or tree networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L61/00—Network arrangements, protocols or services for addressing or naming
- H04L61/50—Address allocation
Abstract
본 발명은 다중프로세서 시스템에서 사용되는 퍼뮤테이션 네트워크 방식의 상호연결망을 위한 노드식별자 할당방법에 관한 것으로서, n차원 퍼뮤테이션 네트워크에 접속되는 n!개의 노드에 각각의 식별자를 할당하는 방법은 퍼뮤테이션 네트워크의 차원을 입력받고, 소정의 정수 변수의 값을 0으로 초기화하는 제1단계; 정수 변수의 값을 n자리의 문자 스트링으로 변환하는 제2단계; 문자 스트링 내에 같은 문자가 중복되어 있는지 여부를 확인하는 제3단계; 문자 스트링 내에 포함된 각각의 문자의 코드값이 기준 문자의 코드값과 기준 문자의 코드값에 (n-1)을 더한 값의 범위를 벗어나는지 여부를 확인하는 제4단계; 정수 변수의 값을 식별자 리스트에 추가하는 제5단계; 및 정수 변수의 값이 소정의 한계값보다 작은 경우에는 정수 변수의 값에 1을 더하여 상기 제2단계 내지 상기 제5단계를 반복하는 제6단계를 포함함을 특징으로 한다.The present invention relates to a node identifier allocation method for a permutation network interconnection network used in a multiprocessor system, and a method for assigning each identifier to n! Nodes connected to an n-dimensional permutation network is provided in the permutation network. Receiving a dimension of and initializing a value of a predetermined integer variable to 0; Converting a value of an integer variable into an n-digit character string; A third step of checking whether the same character is duplicated in the character string; A fourth step of checking whether a code value of each character included in the character string is out of a range of a code value of the reference character and a code value of the reference character plus (n-1); Adding a value of the integer variable to the identifier list; And a sixth step of repeating the second to fifth steps by adding 1 to the value of the integer variable when the value of the integer variable is smaller than a predetermined limit value.
본 발명에 의하면, 퍼뮤테이션 네트워크을 위한 모든 노드들에 대해 그 식별자를 컴퓨터 시스템을 이용하여 용이하게 할당할 수 있다.According to the present invention, the identifier can be easily assigned to all nodes for the permutation network using a computer system.
Description
본 발명은 다중프로세서 시스템(multiprocessor system)에서 사용되는 상호연결망을 위한 노드식별자(Node Identifier) 할당방법에 관한 것으로서, 특히 상기 상호연결망이 퍼뮤테이션 네트워크(Permutation Network)인 경우의 노드식별자 할당방법에 관한 것이다.The present invention relates to a node identifier assignment method for an interconnection network used in a multiprocessor system, and more particularly, to a node identifier assignment method when the interconnection network is a permutation network. will be.
다중프로세서 시스템은 두 개 이상의 프로세서와 이들 프로세서들 사이에 데이터를 전송할 수 있는 통신 통로를 가지고 있는 컴퓨터 구조이다. 이와 같은 다중프로세서 시스템을 설계함에 있어서 가장 중요한 사항은 메모리 관리와 상호연결망(interconnection network)에 관한 것이다. 그 중에서도 상호연결망은 다수의 프로세서에 의한 병렬처리의 오버헤드를 최소화할 수 있도록 설계되어야만 한다.A multiprocessor system is a computer architecture that has two or more processors and communication paths for transferring data between these processors. The most important thing in designing such a multiprocessor system is memory management and interconnection network. Among other things, interconnection networks should be designed to minimize the overhead of parallel processing by multiple processors.
다중프로세서 시스템에 있어서, 상호연결망은 임의의 한 프로세서와 다른 프로세서 사이에 메시지 전송 통로를 제공하거나, 임의의 한 프로세서가 공유 메모리 또는 공유 I/O 장치에 접속할 수 있는 수단을 제공하는 기술이다. 이와같은 네트워크를 구성하기 위하여 먼저 고려되어야 할 사항은 다이렉트(Direct) 방식에 의한 정적(Static) 네트워크와 인다이렉트(Indirect) 방식에 의한 동적(Dynamic) 네트워크 중 하나의 방식을 결정하는 것이다.In a multiprocessor system, an interconnect network is a technology that provides a path for message transmission between any one processor and another processor, or provides a means by which any one processor can connect to shared memory or shared I / O devices. In order to construct such a network, the first consideration is to determine one of a static network based on a direct method and a dynamic network based on an indirect method.
상기 정적 네트워크는 다중프로세서 시스템의 임의의 한 프로세서와 다른 프로세서를 직접 연결하는 방식으로서, 상기 다중프로세서 시스템을 구성하는 프로세서들 사이의 연결은 일정한 형태로 고정되어 프로그램이 수행되는 동안 변하지 않는다. 이와 같은 방식의 네트워크로는 선형 배열(Linear Array), 원형(Ring), 코달 원형(Chordal Ring), 나무(Tree), 팻 나무(Fat Tree), 스타(Star), 그물(Mesh), 토러스(Torus), 시스톨릭 배열(Systolic Array), 하이퍼 큐브(Hypercube) 등이 있다.The static network is a method of directly connecting any one processor of the multiprocessor system to another processor, and the connection between the processors constituting the multiprocessor system is fixed in a fixed form and does not change while the program is executed. This type of network includes linear arrays, rings, chodal rings, trees, fat trees, stars, meshes, and toruss. Torus), Systolic Array, Hypercube, etc.
상기 동적 네트워크는 사용자 프로그램에서 다른 프로세서와의 통신을 요구하는 경우, 그 연결 구조를 동적으로 변경할 수 있는 다수의 스위치 채널(switch channel)을 구비한다. 이와 같은 방식의 네트워크로는 버스(bus), 다중버스(multiple bus), 크로스바(crossbar), 다단계 상호연결망(Multistage Interconnection Network) 등이 있다.The dynamic network includes a plurality of switch channels that can dynamically change the connection structure when a user program requires communication with another processor. This type of network includes a bus, multiple buses, crossbars, and multistage interconnection networks.
상호연결망은 다중프로세서 시스템의 몇가지 특성을 결정하는데, 이러한 특성으로는 성능, 확장성, 결함허용도(Fault tolerance) 등이 있다. 초기의 다중프로세서 시스템을 구성할 때에는 시스템 설계자들이 선형 배열, 링, 2차원 배열과 같은 간단한 상호연결망에만 관심을 보였으나, VLSI 기술이 발달함에 따라 상당히 많은 수의 프로세서로 구성된 다중프로세서 시스템을 설계하기 위하여, 상기 특성들을 고려한 복잡한 상호연결망이 도입되었다. 그 중에서 하이퍼큐브가 가장 많은 관심을 끌었는데, 그 이유는 노드의 수가 지수적으로 증가하는 확장성, 짧은 네트워크 지름(network diameter), 대칭성(Symmetry), 높은 결함허용도 및 다른 네트워크를 임배딩(Embedding)하는 특성들 때문이다.The interconnect network determines several characteristics of a multiprocessor system, such as performance, scalability, and fault tolerance. When building early multiprocessor systems, system designers were only interested in simple interconnects such as linear arrays, rings, and two-dimensional arrays.However, with the development of VLSI technology, designing multiprocessor systems consisting of a significant number of processors To this end, a complex interconnection network has been introduced that takes these characteristics into account. Among them, the hypercube attracted the most attention because of the exponential growth in the number of nodes, short network diameter, symmetry, high fault tolerance, and embedding of other networks. Because of the characteristics of embedding.
병렬 처리를 위한 상호연결망 중에는 스타 그래프(Star Graph)가 있다. 스타 그래프는 Cayley 그래프 부류 중 일종으로서, 하이퍼큐브를 대체할 수 있는 비방향성(Undirected) 상호연결망이다. 상기 스타 그래프는 상기 이진 하이퍼큐브 방식보다 네트워크 크기(network size)에 대비하여 d(Vertex degree : 각 노드가 가지는 링크의 수를 말한다)와, 네트워크 지름(Network diameter : 네트워크 내에서 임의의 두 노드들 간에 설정된 경로 중에서 가장 많은 수의 링크들을 거쳐야하는 경우의 링크의 수를 말한다)이 서서히 증가한다. 스타 그래프는 상기한 바와 같은 장점을 지니면서, 하이퍼큐브 방식과 같이 높은 결함허용도와 대칭성도 지니고 있다.Among the interconnection networks for parallel processing is a star graph. Star graphs are a class of Cayley graphs, an undirected interconnect that can replace Hypercube. The star graph is d (Vertex degree: refers to the number of links each node has) and network diameter (arbitrary two nodes in the network) compared to the network size (network size) than the binary hypercube method. The number of links in the case of having to go through the largest number of links among the paths set in the liver) gradually increases. The star graph has the advantages described above, but also has high defect tolerance and symmetry, such as the hypercube method.
로테이터 그래프(Rotator Graph : RG)는 방향성(Directed) 그래프의 집합으로 이루어져 있으며, 스타 그래프의 대체 방식으로 사용 가능하다. 로테이터 그래프는 노드의 수가 같은 경우, 스타 그래프보다 네트워크 지름이 짧으면서도 스타 그래프나 하이퍼큐브가 가지고 있는 규칙성, 대칭성 및 확장성 등의 특성을 지니고 있다.The Rotator Graph (RG) consists of a set of directed graphs and can be used as an alternative to star graphs. Rotator graphs have shorter network diameters than star graphs, but have the characteristics of regularity, symmetry, and scalability of star graphs and hypercubes.
그러나 상기 스타 그래프와 상기 로테이터 그래프는 다이렉트 방식에 의한 정적 네트워크이므로 접속 구조가 고정되어 있어, 모든 통신 패턴들에 대하여 통신 시간을 적절한 범위 이내로 유지하기 위하여 통신 경로를 다양하게 변경시킬 수 없다는 문제점이 있다.However, since the star graph and the rotator graph are static networks by the direct method, the connection structure is fixed, and thus there is a problem in that the communication path cannot be variously changed in order to keep the communication time within an appropriate range for all communication patterns. .
도 1은 로테이터 그래프를 인다이렉트 방식으로 변경한 인다이렉트 3차원 로테이터 그래프 네트워크의 구성을 도시한 것이다.1 shows the configuration of an indirect three-dimensional rotator graph network in which the rotator graph is changed in an indirect manner.
인다이렉크 n차원 로테이터 그래프 네트워크는 N개의 입력 포트와 N개의 출력 포트를 가지고 있는데, 이때 N은 전체 노드의 수로서 n!이다.The indirect l-dimensional rotator graph network has N input ports and N output ports, where N is n! As the total number of nodes.
RG의 네트워크 지름을 Kn이라 할 때, Kn은 (n-1)이고, IRGN은 (Kn+1) 스위치 단계로 이루어진다. 제1단계 스위치 모듈은 상기 입력 포트들을 통해 상기 노드들에 접속되며, 각각 상기 접속된 노드와 동일한 식별자를 갖는 n!개의 디멀티플렉서를 구비한다. 제n단계 스위치 모듈은 상기 출력 포트들을 통해 상기 노드들에 접속되며, 각각 접속된 노드와 동일한 식별자를 갖는 n!개의 멀티플렉서를 구비한다. 상기 IRGN의 차원이 3차원 이상인 경우, 상기 제1단계 스위치 모듈과 상기 제n단계 스위치 모듈 사이에 (n×n) 크로스바 스위치로 이루어진 또다른 단계의 스위치 모듈이 요구된다.When the network diameter of RG is K n , K n is (n−1), and IRGN consists of (K n +1) switch steps. The first stage switch module is connected to the nodes through the input ports and has n! Demultiplexers each having the same identifier as the connected node. The nth stage switch module is connected to the nodes through the output ports, and has n! Multiplexers each having the same identifier as the connected node. If the dimension of the IRGN is three or more dimensions, another stage switch module consisting of an (n × n) crossbar switch is required between the first stage switch module and the nth stage switch module.
상기 제1단계 내지 제(n-1)단계의 스위치 모듈을 구성하는 (n×n) 크로스바 스위치들 또는 디멀티플렉서들은 각각 n개의 출력 링크를 가진다. 각 링크는 위로부터 g1,g2,…,gn이라고 명명된 제너레이터(Generator)이다. 상기 g1은 자신이 속한 스위치 또는 디멀티플렉스의 식별자와 동일한 식별자를 갖는 다음 단계의 스위치 또는 멀티플렉서에 접속된다. 그리고, 상기 gi(2≤i≤n)는 자신이 속한 스위치 또는 디멀티플렉스의 식별자에서 최초 (n-i+2)개의 기호들을 좌측으로 한 칸씩 로테이션시켜 얻은 식별자와 동일한 식별자를 갖는 다음 단계의 스위치 또는 멀티플렉서에 접속된다.Each of the (n × n) crossbar switches or demultiplexers constituting the switch module of the first to (n-1) stages has n output links. Each link is from above g 1 , g 2 ,... a, g n that the named generator (Generator). G 1 is connected to a next switch or multiplexer having the same identifier as that of the switch or demultiplex to which it belongs. Next, g i (2 ≦ i ≦ n) has the same identifier as the identifier obtained by rotating the first (n−i + 2) symbols one space to the left in the identifier of the switch or demultiplex to which it belongs. Is connected to a switch or multiplexer.
상기한 스타 그래프, 로테이트 그래프, 인다이렉트 스타 그래프 네트워크 및 인다이렉트 로테이터 그래프 네트워크 등과 같이 상호연결망에 접속되는 노드의 개수가 그래프의 차원의 펙토리얼(factorial)인 네트워크를 통칭하여 퍼뮤테이션 네트워크라 한다.The number of nodes connected to the interconnection network, such as the star graph, the rotate graph, the indirect star graph network, and the indirect rotator graph network, is referred to as a permutation network collectively referred to as a factorial of the dimension of the graph.
인다이렉트 로테이터 그래프 네트워크의 성능을 컴퓨터에 의해 시뮬레이션하기 위해서는 상기 인다이렉터 로테이터 그래프 네트워크에 접속되는 각 노드에 적절한 식별자를 할당할 필요가 있다.In order to simulate the performance of the indirect rotator graph network by computer, it is necessary to assign an appropriate identifier to each node connected to the indirect rotator graph network.
본 발명은 상기의 필요를 충족하기 위하여 창작된 것으로서, 컴퓨터 프로그램으로 구현하기 용이한 퍼뮤테이션 네트워크을 위한 노드식별자 할당방법을 제공함을 그 목적으로 한다.The present invention was created to meet the above needs, and an object thereof is to provide a node identifier allocation method for a permutation network that can be easily implemented as a computer program.
도 1은 인다이렉트 3차원 로테이터 그래프 네트워크를 도시한 구성도이다.1 is a block diagram illustrating an indirect three-dimensional rotator graph network.
도 2는 본 발명에 의한 퍼뮤테이션 네트워크을 위한 노드식별자 할당과정을 도시한 흐름도이다.2 is a flowchart illustrating a node identifier assignment process for a permutation network according to the present invention.
상기의 목적을 달성하기 위하여, 본 발명에 의한 n차원 퍼뮤테이션 네트워크에 접속되는 n!개의 노드에 각각의 식별자를 할당하는 방법은 상기 퍼뮤테이션 네트워크의 차원을 입력받고, 소정의 정수 변수의 값을 0으로 초기화하는 제1단계; 상기 정수 변수의 값을 n자리의 문자 스트링으로 변환하는 제2단계; 상기 문자 스트링 내에 같은 문자가 중복되어 있으면, 상기 정수 변수의 값에 1을 더하여 상기 제2단계를 다시 수행하는 제3단계; 상기 문자 스트링 내에 포함된 각각의 문자의 코드값이 기준 문자의 코드값과 기준 문자의 코드값에 (n-1)을 더한 값의 범위를 벗어나는 경우, 상기 정수 변수의 값에 1을 더하여 상기 제2단계를 다시 수행하는 제4단계; 상기 정수 변수의 값을 식별자 리스트에 추가하는 제5단계; 상기 정수 변수의 값이 소정의 한계값보다 작은 경우에는 상기 정수 변수의 값에 1을 더하여 상기 제2단계 내지 상기 제5단계를 반복하는 제6단계를 포함함을 특징으로 한다.In order to achieve the above object, the method of assigning each identifier to the n! Nodes connected to the n-dimensional permutation network according to the present invention receives the dimension of the permutation network, the value of a predetermined integer variable A first step of initializing to zero; Converting the value of the integer variable into a character string of n digits; A third step of performing the second step again by adding 1 to the value of the integer variable if the same letter is duplicated in the character string; When the code value of each character included in the character string is out of the range of the code value of the reference character and the code value of the reference character plus (n-1), the value of the integer variable is added to 1 to add the first value. A fourth step of performing step 2 again; Adding a value of the integer variable to an identifier list; When the value of the integer variable is smaller than a predetermined threshold value, it is characterized in that it comprises a sixth step of repeating the second to fifth steps by adding 1 to the value of the integer variable.
이하에서 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
본 발명은 컴퓨터 시스템에서 소프트웨어로 구현되는 것을 전제로 하여 창작된 것이다. 본 발명이 적용될 퍼뮤테이션 네트워크의 차원을 저장할 상수를 상수 SYMBOLSIZE라 하고, 상기 퍼뮤테이션 네트워크를 위한 노드식별자를 저장하기 위한 배열 변수를 ID라 하고, 상기 배열 변수의 인덱스를 ii_array라 하고, 문자 스트링을 저장하기 위한 스트링 변수를 SYMBOL이라 하자. 또한 본 발명에서는 그 값이 계속적으로 증가하는 변수 count가 필요하다.The invention has been created on the premise that it is implemented in software in a computer system. The constant to store the dimension of the permutation network to which the present invention is applied is called a constant SYMBOLSIZE, the array variable for storing the node identifier for the permutation network is called ID, the index of the array variable is called ii_array, and the character string is Let's call SYMBOL a string variable to store. In addition, the present invention requires a variable count whose value is continuously increasing.
먼저, 상기 상수 SYMBOLSIZE를 퍼뮤테이션 네트워크의 차원으로 설정하고, 상기 변수 ii_array와 count를 0으로 초기화한다(200 단계).First, the constant SYMBOLSIZE is set to the dimension of the permutation network, and the variables ii_array and count are initialized to 0 (step 200).
다음, 상기 count가 정수형 데이터 타잎을 가지므로, 상기 count의 값을 n자리의 문자 스트링으로 변환하여 상기 SYMBOL에 저장한다(210 단계).Next, since the count has an integer data type, the count value is converted into an n-digit character string and stored in the SYMBOL (step 210).
다음, 상기 문자 스트링 SYMBOL 내에 같은 문자가 중복되어 있는지 여부를 확인한다(220 단계). 만약, 중복된 문자가 존재하는 경우, 상기 count는 상기 퍼뮤테이션 네트워크를 위한 노드식별자가 될 수 없으므로, 상기 count의 값에 1을 더하여 상기 210단계를 다시 수행한다(270 단계).Next, it is checked whether the same character is duplicated in the character string SYMBOL (step 220). If there are duplicate characters, the count cannot be a node identifier for the permutation network, and thus, step 210 is performed again by adding 1 to the value of the count (step 270).
상기 문자 스트링 SYMBOL 내에 있는 문자가 각기 다른 문자인 경우, 상기 문자 스트링 내에 포함된 각각의 문자의 코드값이 소정의 범위 내의 문자인지 여부를 확인한다(230 단계). 상기 소정의 문자 범위는 기준 문자의 코드값과 같거나 크고, 기준 문자의 코드값에 (SYMBOLSIZE-1)을 더한 값과 같거나 작은 범위로 결정할 수 있다. 이와같은 문자 범위는 상기 200 단계에서 미리 결정할 수 있다. 상기 문자 스트링 SYMBOL 내에 있는 문자들 중 상기 문자 범위를 벗어나는 문자가 존재하는 경우, 상기 count의 값에 1을 더하여 상기 210 단계를 다시 수행한다(270 단계).If the characters in the character string SYMBOL are different characters, it is checked whether a code value of each character included in the character string is a character within a predetermined range (step 230). The predetermined character range may be determined to be equal to or greater than the code value of the reference character and less than or equal to the value of the code value of the reference character plus (SYMBOLSIZE-1). Such character range may be determined in advance in step 200. If there is a character out of the character range among the characters in the character string SYMBOL, step 210 is performed again by adding 1 to the value of count.
상기 220 단계와 상기 230 단계를 거쳐, 상기 퍼뮤테이션 네트워크를 위한 정당한 노드식별자로서 확인된 상기 count는 상기 ID 리스트에 추가된다(240 단계).In step 220 and 230, the count identified as a legitimate node identifier for the permutation network is added to the ID list (step 240).
다음, 상기 count가 소정의 한계값보다 작은지 여부를 확인한다. 이때, 상기 소정의 한계값은 10SYMBOLSIZE가 될 수 있다. 상기 소정의 한계값은 상기 200 단계에서 미리 결정하여 별도의 변수에 저장하여 사용할 수도 있다. 상기 count가 소정의 한계값보다 작은 경우에는 상기 배열 변수 ID의 인덱스 ii_array의 값에 1을 더하고, 상기 count의 값에 1을 더하여 상기 210 단계를 다시 수행한다(260 단계, 270 단계).Next, it is checked whether the count is smaller than a predetermined limit value. In this case, the predetermined limit value may be 10 SYMBOLSIZE . The predetermined limit value may be determined in advance in step 200 and stored in a separate variable for use. When the count is smaller than a predetermined threshold value, 1 is added to the value of the index ii_array of the array variable ID, and 1 is added to the value of the count to repeat the step 210 (steps 260 and 270).
상기 count가 소정의 한계값과 같거나 큰 경우에는 상기 퍼뮤테이션 네트워크를 위한 모든 노드식별자들이 상기 배열 변수 ID에 저장된다.If the count is equal to or greater than a predetermined threshold, all node identifiers for the permutation network are stored in the array variable ID.
본 발명에 의하면, 퍼뮤테이션 네트워크을 위한 모든 노드들에 대해 그 식별자를 컴퓨터 시스템을 이용하여 용이하게 할당할 수 있다.According to the present invention, the identifier can be easily assigned to all nodes for the permutation network using a computer system.
Claims (3)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970047709A KR100255728B1 (en) | 1997-09-19 | 1997-09-19 | Method for allocating identifier to nodes of network permutation |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970047709A KR100255728B1 (en) | 1997-09-19 | 1997-09-19 | Method for allocating identifier to nodes of network permutation |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990025877A true KR19990025877A (en) | 1999-04-06 |
| KR100255728B1 KR100255728B1 (en) | 2000-05-01 |
Family
ID=19521404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970047709A KR100255728B1 (en) | 1997-09-19 | 1997-09-19 | Method for allocating identifier to nodes of network permutation |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100255728B1 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009107969A3 (en) * | 2008-02-25 | 2009-11-26 | Lg Electronics Inc. | Method for supporting coexistence considering while subchannel allocation in a broadband wireless access system |
| US8363601B2 (en) | 2008-02-25 | 2013-01-29 | Lg Electronics Inc. | Method for supporting coexistence with wireless local area network |
| US8514823B2 (en) | 2008-02-25 | 2013-08-20 | Lg Electronics Inc. | Method for supporting coexistence in a mobile station |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8151090B2 (en) | 2009-02-17 | 2012-04-03 | Samsung Electronics Co., Ltd. | Sequentially propagating instructions of thread through serially coupled PEs for concurrent processing respective thread on different data and synchronizing upon branch |
| KR20220022174A (en) | 2020-08-18 | 2022-02-25 | (주)에이블이엔씨 | Wave power generation eco-friendly aluminum boat with IoT |
-
1997
- 1997-09-19 KR KR1019970047709A patent/KR100255728B1/en not_active IP Right Cessation
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009107969A3 (en) * | 2008-02-25 | 2009-11-26 | Lg Electronics Inc. | Method for supporting coexistence considering while subchannel allocation in a broadband wireless access system |
| CN102017463A (en) * | 2008-02-25 | 2011-04-13 | Lg电子株式会社 | Method for supporting coexistence considering while subchannel allocation in a broadband wireless access system |
| US8116319B2 (en) | 2008-02-25 | 2012-02-14 | Lg Electronics Inc. | Method for supporting coexistence considering while subchannel allocation in a broadband wireless access system |
| US8363601B2 (en) | 2008-02-25 | 2013-01-29 | Lg Electronics Inc. | Method for supporting coexistence with wireless local area network |
| US8514823B2 (en) | 2008-02-25 | 2013-08-20 | Lg Electronics Inc. | Method for supporting coexistence in a mobile station |
| US8867551B2 (en) | 2008-02-25 | 2014-10-21 | Lg Electronics Inc. | Method for supporting coexistence considering while subchannel allocation in a broadband wireless access system |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100255728B1 (en) | 2000-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Bhuyan et al. | Design and performance of generalized interconnection networks | |
| US5313645A (en) | Method for interconnecting and system of interconnected processing elements by controlling network density | |
| Sahni et al. | BPC permutations on the OTIS-mesh optoelectronic computer | |
| US8447954B2 (en) | Parallel pipelined vector reduction in a data processing system | |
| KR100255728B1 (en) | Method for allocating identifier to nodes of network permutation | |
| Lee et al. | A new decomposition algorithm for rearrangeable Clos interconnection networks | |
| US6456620B1 (en) | Method and apparatus for constructing a latin square matrix for network communication | |
| KR100269174B1 (en) | Indirect rotator graph network | |
| Pal | An algorithm for optimal logic design using multiplexers | |
| CN108243113B (en) | Random load balancing method and device | |
| Konstantinidou | The selective extra stage butterfly | |
| Aghakhani et al. | A novel routing algorithm in benes networks | |
| KR19990025820A (en) | Indirect Rotator Graph Network Using Small Switch | |
| Yang et al. | Optimal all-to-all personalized exchange in multistage networks | |
| JP2008160522A (en) | Control circuit of multi-stage switch | |
| KR0146562B1 (en) | A processor connecting apparatus applied the scheme of hierachical crossbar switch at a parallel computer system | |
| Baumslag et al. | Embeddings of shuffle-like graphs in hypercubes | |
| Alnuweiri | A new class of optimal bounded-degree VLSI sorting networks | |
| Zheng et al. | Dual of a complete graph as an interconnection network | |
| Francalanci et al. | High-performance self-routing algorithm for multiprocessor systems with shuffle interconnections | |
| Narksith et al. | Switch adjusting on hierarchical shuffle-exchange networks for all-to-all personalized exchange | |
| Jiang et al. | Embedding of generalized Fibonacci cubes in hypercubes with faulty nodes | |
| Das et al. | Permutation routing in optical MIN with minimum number of stages | |
| Jain et al. | The selector-tree network: A new self-routing and non-blocking interconnection network | |
| Chen et al. | On programmable parallel data routing networks via cross-bar switches for multiple element computer architectures |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080130 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |