KR19990024295A

KR19990024295A - 확장 가능한 메모리를 구비한 비디오 디코더

Info

Publication number: KR19990024295A
Application number: KR1019970036885A
Authority: KR
Inventors: 전병우; 조성호
Original assignee: 윤종용; 삼성전자 주식회사
Priority date: 1997-08-01
Filing date: 1997-08-01
Publication date: 1999-04-06
Also published as: KR100247977B1

Abstract

본 발명은 확장 가능한 메모리를 구비한 비디오 디코더가 개시되어 있다. 본 발명은 고해상도(HD) 텔레비젼 신호와 표준(SD) 텔레비젼 신호를 모두 디코딩 가능한 비디오 디코더에 있어서, SH/HD 모드신호에 응답하여 각 모드를 위한 메모리 제어신호를 발생하는 메모리 콘트롤러와 메모리 제어신호에 따라 구동되며, 확장 가능한 외장 메모리를 포함하여 여러 가지 디지털 영상 포맷에 대응하고, 특히 특정한 포맷(SD)인 경우에는 비디오 디코더에 작은 용량의 메모리만 연결함으로써 메모리를 효율적으로 이용할 수 있다.

Description

확장 가능한 메모리를 구비한 비디오 디코더

본 발명은 비디오 디코더에 관한 것으로, 특히 다양한 디지털 영상 포맷에 대응하기 위하여 메모리의 크기를 확장할 수 있는 비디오 디코더에 관한 것이다.

최근 개발 완료된 2차원 동영상 부호화 및 전송 기술의 국제 표준인 MPEG(Moving Pictures Experts Group of the International Standards Organization)에서 제안하고 있는 MP @ ML(Main Profile at Main Level)의 비디오 디코더는 SDTV(Standard Definition Television) 수준의 해상도를 갖는 것으로 디지털 방송 및 각종 멀티미디어 기기의 등장에 따라 MP @ ML의 비디오 디코더에 관한 상용화된 칩이 보급되고 있다.

그러나, MP @ HL(Main Profile at High Level)의 해상도를 갖는 HDTV(High Definition Television)를 위한 개발이 진행되고 있으며, 향후 수년내 그 실용화가 이루어질 전망이다. 현재, 국내뿐만 아니라 미국, 일본 등에서는 MP @ ML 수준의 디지털 방송을 실시하고 있으며, MP @ HL 수준의 HDTV 방송도 향후에는 실시될 것으로 예상되며, 또한 SDTV 방송과 HDTV 방송의 공존이 예상된다. 따라서, MP @ ML 비디오 디코더는 MP @ HL 비디오 디코더가 사용되더라도 상당기간 공존해서 사용될 것으로 예상된다.

여기서, HDTV, SDTV 등에서 MPEG-1 또는 MPEG-2를 이용하여 압축된 데이터를 디코딩하기 위해서는 약 2.5-3 프레임 정도의 메모리 용량이 필요하다. 그런데, HDTV 신호는 SDTV 신호에 비해 약 6배 정도 화소수가 많으므로 디코딩시 필요한 메모리 용량도 약 6배 정도 커야 한다. 기존에 상용화된 SD(MP @ ML)수준의 비디오 디코더에서는 비디오 디코딩에 필요한 프레임 메모리를 외장 메모리로 사용하였다. 그러나, MP @ HL의 비디오 디코더는 현재 각국에서 개발중인 것으로 알려져 있으나 아직 상용화되지는 않고 있다.

SDTV 방송과 HDTV 방송과의 공존에 대응하기 위하여 SD 비디오 디코더 및 HD 비디오 디코더를 별개로 만드는 것은 비효율적이므로 SD 신호와 HD 신호를 모두 디코딩할 수 있는 구조 예를 들어, HD 비디오 디코더가 SD 신호의 디코딩도 가능케 하는 구조가 바람직하다. 그러나 이 경우도 비디오 디코더가 SD 신호만을 디코딩하는 것으로 제한하는 경우에는 SD 신호의 디코딩을 위해서 HD 신호의 디코딩을 위한 대용량의 메모리를 사용하게 되면 비경제적인 문제점이 있게 된다.

따라서, 본 발명의 목적은 다양한 디지털 영상 포맷에 대응하기 위하여 메모리의 크기를 확장할 수 있으며, SD의 해상도를 갖는 특정 영상 포맷에는 소용량의 메모리만을 사용하여 메모리를 효율적으로 사용하는 비디오 디코더를 제공하는 데 있다.

상기한 목적을 달성하기 위하여, 본 발명에 의한 비디오 디코더는 고해상도(HD) 텔레비젼 신호와 표준(SD) 텔레비젼 신호를 모두 디코딩 가능한 비디오 디코더에 있어서, SH/HD 모드신호에 응답하여 각 모드를 위한 메모리 제어신호를 발생하는 메모리 콘트롤러 및 메모리 제어신호에 따라 구동되며, 확장 가능한 외장 메모리를 포함함을 특징으로 한다.

도 1은 본 발명에 의한 비디오 디코더의 일 실시예에 따른 블록도이다.

도 2는 도 1에 도시된 메모리 콘트롤러와 외장 메모리의 일 예이다.

이하, 첨부된 도면을 참조하여 본 발명에 의한 확장 가능한 메모리를 구비한 비디오 디코더의 바람직한 실시예를 설명하기로 한다.

먼저, 현재 미국에서 규격화된 디지털 텔레비젼 포맷은 HDTV 포맷과 SDTV 포맷으로 분류되며, 그 포맷은 다음과 같다.

HDTV

1280720 progressive (60/59.94 frame/sec)

1280720 progressive (30/29.97 frame/sec)

1280720 progressive (24/23.98 frame/sec)

19201080 interlaced (60/59.94 field/sec)

19201080 progressive (30/29.97 frame/sec)

19201080 progressive (24/23.98 frame/sec)

SDTV

640480 progressive (60/59.94 frame/sec)

640480 interlaced (60/59.94 field/sec)

640480 progressive (30/29.97 frame/sec)

640480 progressive (24/23.98 frame/sec)

720480 progressive (60/59.94 frame/sec)

720480 progressive (30/29.97 frame/sec)

여기서, 72048060 프로그래시브 포맷은 MP @ HL에 속하지만 편의상 SDTV 입력 포맷에 포함시킨다.

위와 같은 디지털 영상 포맷을 모두 디코딩하기 위해서는 비디오 디코더의 외장 프레임 메모리의 한 프레임 영역을 최대 크기(19201080비트)에 해당하는 용량이 되어야 하며, SD 신호 디코딩시에는 HD 신호 디코딩시보다는 작은 용량의 프레임 메모리가 필요하다. 기존의 HDTV용 비디오 디코더에 있어서 SD 신호를 디코딩할 경우 HD 신호 디코딩을 위한 프레임 메모리내의 일부만을 사용하므로 메모리의 사용이 비효율적이다.

따라서, 본 발명은 SD/HD 신호의 디코딩이 모두 가능한 비디오 디코더에 있어서 SD 신호를 위한 전용 디코딩 모드인 경우에는 SD 신호의 디코딩을 위한 작은 용량의 외장 메모리만을 구성하여 사용하고, HD 신호를 위한 디코딩 모드인 경우에는 외장 메모리를 확장하여 HD 신호의 디코딩에 대응하도록 한 것이다.

도 1은 본 발명에 의한 비디오 디코더의 일 실시예에 따른 블록도이다. 도 1에 있어서, 전처리기(102)에는 입력 비트스트림이 ES(Elementary stream) 또는 PES(Packetized Elementary stream)형태로 입력될 수 있으며, 전처리기(102)에 PES가 입력되면 PES 패킷 헤더를 제거하고 이 PES로부터 추출된 비디오 기본스트림을 메모리 콘트롤러(104)를 통해 외장 메모리(106)의 비트버퍼영역에 저장한다. 또한 전처리기(102)는 이 PES 패킷 헤더로부터 PTS(Presentation Time Stamp)와 DTS(Decoding Time Stamp)를 추출하여 버스를 통해 디스플레이 처리기(116)에 출력한다.

외장 메모리(106)에는 가변장 복호화하기전 전처리기(102)에서 출력되는 비디오 비트스트림을 저장하는 비트버퍼영역과, 픽쳐 타입에 따라 디코딩 타임과 프리젠테션 타임이 서로 일치하지 않는 경우 프리젠테션 타임에 근거하여 디코딩된 데이터를 디스플레이하기 위해서 약 2.5 - 3 프레임의 디코딩된 데이터를 저장하기 위한 프레임저장영역이 존재한다.

외장 메모리(106)의 비트버퍼영역에 저장된 데이터는 메모리 콘트롤러(104)의 제어하에 독출되어 가변장 복호기(108)에 인가된다. 가변장 복호기(108)는 디코딩에 필요한 각종 헤더정보 및 DCT(Discrete Cosine Transform) 계수들을 분석(parsing)하여 분석된 DCT 계수는 역양자화(IQ)/역이산변환(IDCT) 블록(110)에 출력한다. 또한, 가변장 복호기(108)는 시스템 제어에 필요한 헤더 정보를 호스트 인터페이스(118)를 통해 도시되지 않은 시스템 콘트롤러에 출력한다.

블록(110)은 가변장 복호기(108)로부터 출력되는 DCT계수를 역양자화, 역 DCT와 미스매치(mismatch) 제어등의 동작을 수행하여 그 결과를 모션보상기(MC:114)에 출력한다. 모션 보상기(114)는 블록(110)의 출력이 I(Intra-coded) 픽쳐이면 메모리 콘트롤러(104)를 통해 외장 메모리(106)의 프레임저장영역에 저장하고, 블록(110)의 출력이 P(Predicted-coded) 픽쳐 또는 B(Bidirectionally-coded) 픽쳐이면 외장 메모리(106)의 프레임저장영역에 저장된 데이터와 블록(110)의 출력을 더하여 복원된 데이터를 다시 메모리 콘트롤러(104)를 통해 외장 메모리(106)의 프레임저장영역에 저장한다. 디스플레이 처리기(116)는 메모리 콘트롤러(104)를 통해 외장 메모리(106)에 저장된 최종 복원된 프레임의 데이터를 독출해서 전처리기(102)로부터 출력되는 PTS에 근거하여 디스플레이 타이밍을 제어한다.

어드레스 발생기(112)는 호스트 인터페이스(118)를 통해 시스템 콘트롤러로부터 출력되는 SD/HD 모드신호에 따라 외장 메모리(106)의 구동에 필요한 어드레스를 발생한다. 또한, 어드레스 발생기(112)는 전처리기(102)의 출력을 외장 메모리(106)의 비트버퍼영역에 저장하기 위한 기입 어드레스, 비트버퍼영역에 저장된 데이터를 독출하여 가변장 복호기(108)에 인가하기 위한 독출어드레스, 모션 보상기(114)의 출력을 프레임저장영역에 저장하기 위한 기입어드레스, 프레임저장영역에 저장된 디코딩된 데이터를 독출해서 모션 보상기(114)에 인가하기 위한 독출어드레스, 프레임저장영역에 저장된 디코딩된 데이터를 독출해서 디스플레이 처리기(116)에 인가하기 위한 독출 어드레스등을 발생한다.

도 2는 도 1에 도시된 메모리 콘트롤러(104)와 외장 메모리(106)를 설명하기 위한 도면이다. 도 2에 있어서, 메모리 콘트롤러(104)는 어드레스 발생기(112)를 통해 시스템 콘트롤러에서 발생하는 SD/HD 모드신호 즉, SD 디코딩 모드 또는 HD 디코딩 모드인지를 나타내는 모드신호를 이용하여 외장 메모리(106)의 각 영역별로 메모리 맵을 구성한다.

이때, SD 전용 디코딩 모드이면 외장 메모리(106)는 제1 메모리(BANK0:120)만을 이용해도 SD 신호의 디코딩이 가능하므로 메모리 콘트롤러(104)는 이 제1 메모리(120)를 구동하는 메모리 제어신호(RAS0, CAS)를 발생시킨다. 즉, SD 전용 디코딩 모드인 경우 제2 메모리(BANK1:122)는 구성되지 않으므로 메모리 콘트롤러(104)에서 발생되는 어드레스 제어신호중 RAS1은 비액티브상태이다.

HD 디코딩 모드이면 제1 및 제2 메모리(120,122)가 메모리 콘트롤러(104)에 모두 연결되므로, 이때 메모리 콘트롤러(104)는 액티브 상태의 메모리 제어신호들( RAS0,RAS1,CAS)을 출력한다. 여기서, 각 메모리(120,122)는 일 예로서 16Mbits의 램이 4개로 구성되어 한 개는 비트버퍼용으로 사용하고, 나머지 3개는 디코딩을 위한 프레임 메모리로 사용한다. 이 64Mbits의 메모리 용량은 1280720의 프로그래시브 포맷도 디코딩이 가능한 용량이다.

따라서, 본 발명의 실시예에서는 SD 디코딩 모드에서는 64Mbits의 용량을 갖는 제1 메모리(120)만이 장착되어 구동되고, HD 디코딩 모드에서는 제1 및 제2 메모리(120,122) 모두가 장착되어 구동되는 것으로 설명되었으나 필요에 따라 메모리 콘트롤러(104)에 다른 메모리가 확장해서 장착될 수 있으며, 이때, 메모리 콘트롤러(106)에는 확장된 외장 메모리(106)의 구동을 제어하는 메모리 제어신호를 소프트웨어적으로 내장하면 된다.

상술한 바와 같이, 본 발명은 SD 신호와 HD 신호를 모두 디코딩할 수 있는 비디오 디코더에 있어서 이 비디오 디코더에 연결되는 외장 메모리의 구성을 확장 가능케 하여 여러 가지 디지털 영상 포맷에 대응하고, 특히 특정한 포맷(SDTV 전용 또는 프로그래시브 전용)인 경우에는 비디오 디코더에 작은 용량의 메모리만 연결하여 메모리를 효율적으로 이용할 수 있는 효과가 있다.

Claims

고해상도(HD) 신호와 표준 해상도(SD) 신호를 모두 디코딩 가능한 비디오 디코더에 있어서:

SH/HD 모드신호에 응답하여 각 모드를 위한 메모리 제어신호를 발생하는 메모리 콘트롤러; 및

상기 메모리 제어신호에 따라 구동되며, 확장 가능한 외장 메모리를 포함함을 특징으로 하는 비디오 디코더.
제1항에 있어서, 상기 외장 메모리는

상기 메모리 제어신호에 따라 SD 모드와 HD 모드시 모두 구동되는 제1 메모리를 포함함을 특징으로 하는 비디오 디코더.
제2항에 있어서, 상기 외장 메모리는

상기 메모리 제어신호에 따라 HD 모드시에만 구동되는 제2 메모리를 더 포함함을 특징으로 하는 비디오 디코더.
제1항에 있어서, 상기 외장 메모리는

가변장 복호화를 위한 비트버퍼영역과, 비디오 디코딩을 위한 프레임저장영역을 포함함을 특징으로 하는 비디오 디코더.
제4항에 있어서,

입력 비트스트림으로부터 비디오 기본스트림과 프리젠테션 정보를 추출해서 상기 비디오 기본스트림을 상기 외장 메모리의 비트버퍼저장영역에 출력하는 전처리기;

상기 비트버퍼영역에 저장된 데이터를 상기 메모리 콘트롤러의 제어하에 독출하여 DCT(Discrete Cosine Transform) 계수들을 분석하는 가변장 복호기;

상기 DCT계수를 역양자화, 역 DCT와 미스매치 제어등의 동작을 수행하는 블록;

상기 블록의 출력을 상기 외장 메모리의 프레임저장영역에 출력하고, 상기 블록의 출력과 상기 프레임저장영역에 저장된 디코딩된 데이터를 가산하여 프레임 영상을 복원하는 모션 보상기;

상기 메모리 콘트롤러의 제어하여 상기 프레임저장영역에 저장된 디코딩된 데이터를 상기 프리젠테션정보에 따라 디스플레이를 제어하는 디스플레이 처리기; 및

상기 SD/HD 모드신호에 따라 상기 외장 메모리의 구동에 필요한 어드레스와 상기 각 부에 필요한 데이터를 상기 외장 메모리에 기입 및 독출하기 기입/독출 어드레스를 발생하는 어드레스발생기를 더 포함함을 특징으로 하는 비디오 디코더.
입력 영상 포맷에 따른 제어신호를 발생하는 시스템 콘트롤러를 포함한 수신기에 있어서:

다양한 입력 영상 포맷에 대응하기 위하여 확장 가능한 외장 메모리; 및

상기 입력 영상 포맷을 나타내는 제어신호에 응답하여 상기 외장 메모리를 구동하는 메모리 제어신호를 발생하는 메모리 콘트롤러를 포함함을 특징으로 하는 비디오 디코더.
제6항에 있어서, 상기 외장 메모리는

상기 메모리 제어신호에 따라 표준 영상 포맷과 고해상도 영상 포맷의 입력 데이터를 저장하는 제1 메모리를 포함함을 포함함을 특징으로 하는 비디오 디코더.
제7항에 있어서, 상기 외장 메모리는

상기 메모리 제어신호에 따라 고해상도 영상 포맷의 입력 데이터를 저장하는 제2 메모리를 포함함을 특징으로 하는 비디오 디코더.
제7항에 있어서, 상기 외장 메모리는

상기 입력 데이터의 가변장 복호화를 위한 비트버퍼영역과, 비디오 디코딩을 위한 프레임저장영역을 포함함을 특징으로 하는 비디오 디코더.