KR19990022306A - 4-ｖｆ 라인 멀티플렉서 - Google Patents

Abstract

본 발명은 단일 트위스트 페어라인을 통해 전화회사 위치 및 고객 건물사이의 적어도 4개의 채널에 대한 신호를 전송 및 수신하는 방법 및 장치에 관한 것이다. 적어도 4개의 신호 소스는 전화회사에서 전화교환국 터미널 유니트 또는 라인 카드에 적어도 4개의 신호를 출력한다. 라인 카드는 적어도 4개의 신호를 수신하여 288kbps 멀티플렉싱 2진 신호로 변환하고, 원격 터미널에 의해 사용되는 단일 트위스트 페어라인을 통해 상기 멀티플렉싱 2진 신호를 고객 건물에 전송하기 위한 2B1Q 또는 4B3T로 변환한다.

Description

4-ＶＦ 라인 멀티플렉서

멀티플렉싱 기술의 발달에도 불구하고 멀티플렉싱 전화통신 시스템에는 여러 문제점이 존재한다. 예를들어, 멀티플렉싱 기술은 복잡하고 비경제적인 장치를 필요로한다. 이 장치는 개인 또는 사무용 사용자에게 특히 부적절하다. 더욱이, 몇몇의 시스템은 사용자가 종전 2-라인 접속부를 기존 접속부로 교체하는 것을 필요로하며, 및/또는 정보가 전송될 수 있는 전력과 페이라인의 거리에 제한된다. 사실상, 대부분의 로컬 스위칭 유니트는 단일 전력과 페어라인을 통해 단일 아날로그 신호를 전형적인 자택 또는 사무실에 제공해야 한다.

구리가 고가의 전기통신 자원이기 때문에, 전화회사는 수요가 증대된 그들의 고객에 고품질의 전화서비스를 제공할 때 경제적인 문제점에 부딪친다. 즉, 추가 구리 전력과 페어라인을 제공하는 것은 추가의 케이블을 설치하기위해 설치/노동 비용을 상승시킬 뿐만아니라 구리 비용을 상승시키기 때문에 매우 비싸며 실시하기가 어렵다. 많은 추가 전화 서비스 라인으로써 최소 수의 구리 전력과 페어라인을 제공하여 경제적인 능력 및 호환 능력을 가지는 것은 바람직하다. 이것은 추가 케이블이 설치될 수없거나 설치하기에 매우 비싸서 기존 전력과 페어라인이 설치되어야 하는 경우에 특히 바람직하다. 구리가 설치하기에 비싼 고가의 전화회사 자원이기 때문에, 구리선을 설치하지 않고 전화 서비스를 향상시키기 위해서는 페어라인을 줄이는 것이 필요하다.

서비스 또는 품질을 제한하지 않고 구리에서 제공하는 4:1 페어 이득을 가진 전화 서비스를 제공하기 위해 데이터 압축방법의 사용없이 단일 전력과 페어라인을 통해 적어도 4개의 채널을 제공하는 것은 바람직하다.

본 발명은 전화 통신 분야에 관한 것이다. 특히, 본 발명은 단일 전력과 페어라인을 통하여 전화 전화교환국 및 가입자 건물사이의 적어도 4개의 채널에 대한 정보를 전송 및 수신하여, 4:1 페어 이득을 제공하는 방법 및 장치에 관한 것이다.

도 1은 본 발명의 일 실시예에 따른 시스템의 전체 블록도.

도 2는 본 발명의 일실시예에 따른 4-VF 라인 카드(4-VF LC)의 단순화된 블록도.

도 3은 특정 실시예의 일 예에 따른 4-VF LC 100의 일부분을 설명한 도면.

도 3b는 본 발명의 일실시예에 따른 멀티플렉싱된 전송의 기본 프레임 포맷을 나타낸 단순화된 도면.

도 4는 본 발명의 일실시예에 따른 4-VF 원격 터미널(4-VF RT)의 단순화된 블록도.

도 5a는 본 발명의 일실시예에 따른 LC 소프트웨어에서 모듈의 제어흐름을 도시한 LC 소프트웨어의 전체 계층을 나타낸 단순화된 도면.

도 5b는 본 발명의 일 실시예에 따른 링크 상태 및 라인 상태에 대한 상태도.

도 5c는 본 발명의 일실시예에 따른 LC 소프트웨어의 일부분을 나타낸 도면.

도 5d는 본 발명의 일실시예에 따른 HDSL 링크 조정기의 동작에 대한 단순화된 흐름도.

도 6a는 본 발명의 일실시예에 따른 RT 소프트웨어에서 모듈의 제어흐름을 도시한 RF 소프트웨어의 전체 계층을 나타낸 도면.

도 6b는 본 발명의 일실시예에 따른 라인 조정기의 동작을 포함하는 RT 소프트웨어 계층의 일부분을 나타낸 도면.

본 발명에 따르면, 전화회사 위치와 고객 건물사이의 단일 전력과 페어 전화선을 통해 전송되는 다중화된 디지털 신호로 적어도 4개의 채널에 대한 신호를 변환하는 방법 및 장치가 제공된다. 본 발명은 4개의 채널의 결합을 나타내는 디지털 신호의 전송 및 수신을 위해 사용가능한 장치로 단일 전력과 페어 전화선을 변환하기 위해 원격 터미널 및 전화 전화교환국 터미널 유니트를 설치하는 것이 매우 용이하다.

특정 실시예에 있어서, 본 발명은 단일 전력과 페어라인을 통하여 전화 회사 위치와 고객 건물사이의 적어도 4개의 채널에 대한 신호를 전송 및 수신하는 방법을 제공한다. 본 방법은 전화 회사 위치에서 적어도 4개의 전화 신호를 전화교환국 터미널 유니트로 제공하는 단계와, 적어도 4개의 전화 신호의 전송 방향 부분에 상응하는 신호를 프레임 4B+D 포맷에서 288kbps인 멀티플렉싱된 이진 신호로 변환하는 단계를 포함한다. 본 방법은 멀티플렉싱된 이진 신호를 출발 디지털 신호로 변환하는 단계, 상기 출발 디지털 신호를 단일 전력과 페어라인을 통하여 상기 고객 건물로 전송하는 단계를 더 포함한다. 본 방법은 단일 전력과 페어라인을 통하여 고객 건물로부터 전화교환국 단자 유니트에서 입력 디지털 신호를 수신하는 단계와, 상기 입력 디지털 신호를 멀티플렉싱된 이진 신호로 변환하는 단계와, 상기 적어도 4개의 전화 신호에 상응하는 수신 방향 부분으로 상기 멀티플렉싱된 이진 신호를 변환하는 단계를 더 포함한다.

다른 특정 실시예는, 단일 트위스트 페어라인을 통하여 전화 회사 위치와 고객 건물사이의 적어도 4개의 전화 라인에 대한 신호를 전송 및 수신하는 장치를 제공한다. 본 장치는 전화 회사 위치에 있으며 적어도 4개의 아날로그 신호를 출력하는 적어도 4개의 신호 소스를 포함한다. 본 장치는 적어도 4개의 신호 소스에 연결된 라인 카드를 포함한다. 이 라인 카드는 멀티플렉싱된 이진 신호로 변환하기 위하여 상기 적어도 4개의 아날로그 신호를 수신하며, 상기 멀티플렉싱된 이진 신호를 출발 포맷 디지털 신호로 변환하고, 상기 단일 트위스트 페어라인을 통하여 상기 출발 포맷 디지털 신호를 상기 고객 건물로 전송한다.

또 다른 특정 실시예는, 단일 트위스트 페어라인을 통하여 전화 회사 위치와 고객 건물사이의 적어도 4개의 채널을 멀티플렉싱된 디지털로 변환하기 위한 방법을 제공한다. 본 방법은 전화회사 위치에 전화교환국 터미널 유니트 또는 라인카드등을 설치하는 단계를 포함한다. 본 전화교환국 터미널 유니트는 적어도 4개의 전화신호를 수신하여 포맷된 디지털 신호로 변환하여, 단일 트위스트 페어라인을 통해 포맷된 디지털 신호를 고객 건물에 전송한다. 본 방법은 고객 건물에 원격 터미널을 설치하는 단계를 포함한다. 본 원격 터미널은 단일 트위스트 페어라인으로부터 포맷된 디지털 신호를 수신하며, 고객 건물의 가입자 장치에 의해 포맷된 디지털 신호를 적어도 4개의 채널로 변환한다.

본 발명은 도면을 참조로하여 이하에서 상세히 설명될 것이다.

단일 트위스트 페어라인을 통해 4개 이상의 전화라인 접속부에 데이터를 전송 및 수신하는 개선된 방법 및 장치가 여기에 개시된다. 이 방법 및 장치는 자택, 사무실 및 로컬 스위칭 시설, 또는 전화 전화교환국을 접속하기 위해서 사용될 수 있는 기존 트위스트 페어라인을 통해 다중 음성 및 아날로그 데이터 신호(200Hz 내지 3.4kHz 대역폭을 가질 수있음)를 전송하는데 적용되나, 이에 제한되지 않는다. 본 발명은 품질 또는 서비스를 제한하지 않고, 예를들어 팩시밀리, 컴퓨터 데이터, 알람, 및/또는 저속 비디오 신호를 포함하는 다중 음성 및/또는 데이터 신호를 단일 트위스트 페어라인을 통해 전송하는데 적합한 여러 광범위한 응용분야에 사용될 수있다.

본 발명의 일실시에에 따르면, 여기에 기술된 시스템은 4:1 페어 이득시스템이다. 이 시스템은 단일 구리 트위스트 페어라인을 통해, 4개의 전화채널(VF) 또는 메시지 전화 서비스(MTS)(a/k/a POTS 라인)를 위해 사용될 수 있는 4개의 채널을 제공한다. 본 발명의 일실시예에 따르면, 시스템은 신호를 전송하기 위해 2B1Q 라인 포맷을 사용하며, 이 라인을 통해 전력이 전달된다. 물론, 시스템은 신호를 전송하기 위해 4B3T 라인 포맷을 사용할 수있다. 2B1Q 라인 포맷은 단일 트위스트 페어라인인 고속 디지털 가입자 라인(HDSL)을 통해 4개의 64kbps 채널 및 32 kbps 오버헤드 채널(4B+D, 유도적인 기본 속도 ISDN 프레밍 포맷)을 지원한다. 32kbps 오버헤드 채널은 ISDN 표준 16kbps 프레밍 채널 및 16kbps 데이터(D) 채널을 충족시킨다. 프라밍 채널은 명령 및 지시(CI) 데이터 및 모니터 신호 데이터를 위해 사용된다. D-채널은 보존 메시지, 아우트-오브-밴드(out-of-band) 신호화 코드(특정 실시예에서 아이들, 링, 오픈, 배터리 반전, 메터링, 및 다이얼 펄스화에 사용되는 오프-훅/온-훅 상태를 위해 사용됨) 및 이와 유사한 것(예를들어, 원격 터미널 구조, 상태 요구, 다양한 검사, 및 에로 검사 메시지)을 위해 사용된다.

도 1은 본 발명의 특정 실시예에 따른 시스템의 전체 블록도이다. 도 1에 도시된 것처럼, 시스템은 전화회사 위치(102)(전화 전화교환국 등)에서 고속 디지털 가입자 라인(HDSL)(104)에 접속되는 4-VF 전화 전화교환국 터미널(COT) 유니트, 예를들어 라인 카드(4-VF LC) 등(100)을 포함하며, 상기 고속 디지털 가입자 라인(HDSL)(104)은 고객 건물에서 4-VF 원격 터미널(4-VF RT)(106)에 접속된다. 각각의 LC-RT 페어라인 및 그와 연관된 HDSL은 라인 세트(LS)를 구성한다. 물론, 4-VF LC(100)은 로컬 스위칭 위치, 전화 전화교환국 또는 HDSL(104)의 종단에 있는 다른 전화회사 장비기지에 배치될 수있으며, 상기 HDSL(104)의 다른 종단은 회사, 관청 및 주택에 또는 이들 근처에 설치되는 4-VF RT(106)에 접속된다.

일 실시예에 따르면, 4-VF LC(100)는 선반내에 플러그 방식으로 접속됨으로써 용이하게 설치되며, 전화 전화교환국의 장치와 호환가능하다. 4-VH LC(100)는 전화 전화교환국에서 선반상의 종래 라인 카드의 형상 계수와 유사한 형상 계수를 가질 수있으며, 약 5.25 인치 높이(3UI)약 1인치의 폭, 즉 하나의 이중 채널 라인 카드의 폭을 가진다. 라인 카드는 전화회사 배터리 전력의 -48V 및 +48V를 제공한다. 각각의 4-VH LC(100)는 라인 카드 및 라인 전력 HDSL(104)에 필요한 모든 전력을 발생시키기 위해 전화회사 배터리 전력을 변환시키는 전력 공급회로를 포함할 수있어서, 전력을 4-VF LC(106)에 제공한다. 선택적으로, 각 4-VF LC(100)는 라인 세트를 동작시키는데 필요한 전력을 제공하기 위해 전화회사 배터리 전력을 변환시키는 공통 단일 선반 전력 공급원 및 백플레인을 통해 전력이 공급될 수있다. 각 4-VF LC(100)이 선반 전력 공급회로 또는 예비 전력공급원을 가진 공통의 단일 선반 전력 공급원에 의존하는지의 여부에 따라, 전화 전화교환국에서의 23인치 선반은 18라인 카드(또는 선반이 예비 전력공급 카드를 가지는 경우 16라인 카드)에 의해 전력이 공급될 수있다. 유사하게, 전화 전화교환국에서의 19인치 선반은 14 또는 12 라인 카드(공통의 단일 선반 전력공급원 및 예비 전력공급카드가 선반상에서 두 개의 라인 카드 공간을 점유하기 때문에) 14 또는 12 라인 카드에 의해 전력이 공급될 수있다.

4-VF LC(100)는 4개의 녹색 “라인 액티브” 광방출 다이오드(LED)를 가지는데, 상기 광방출 다이오드(LED)가 각 VF라인에 대해 설치되며; 녹색 “HDSL 라인”LED와; 녹색 “LC 자체-검사”LED 및 알람상태를 나타내는 황색 “최소 알람”LED를 가지는 면판을 포함한다. “램프 검사”기능을 위한 푸쉬 버튼은 면판상에 제공될 수있다.

4-VF LC(100)는 전화 전화교환국에서 4개의 루프-스타트 VF 회로를 인터페이스하며, 이 루프-스타트 VF 회로를 단일 트위스트 페어라인인 HDSL(104)에 멀티플렉싱한다. HDSL(104)는 2B1Q 전송 인코딩을 사용하여, 288 kbps 정보(16kbps 프라밍 데이터 및 16kbps D-채널을 포함하는, 4개의 64 kbps B-채널 및 32 kbps 오버헤드 채널)를 운반한다. 본 발명의 일실시예에 따른 시스템은 전화교환국 및 고객 건물사사이의 단일 트위스트 페어라인을 통해 4개이상의 VF 채널에 전이중 통신을 제공한다.

II. 데이터 전송 하드웨어

A. LC 하드웨어

도 2는 본 발명에 따른 4-VF LC(100)의 단순 블록도이다. 4-VF LC(100)는 기타 엘리먼트중에서 하이브리드 트랜스포머(201), 증폭기 회로(203 및 205), 코덱 필터(207), 멀티플렉서/프레이머 회로(209), 마이크로프로세서(211), HDSL 트랜시버 회로(213), DSL트랜스포머(215), DSL 전력 주입 회로 (217) 및 전력 공급 회로(219)를 포함한다. 먼저, 4-VF LC(100)가 주로 전화회사 위치로부터의 4개의 출발 아날로그 신호를 참조하여 설명될 것이다.

4개의 출발 아날로그 신호의 각각은 전화교환국의 전화교환국으로부터 각각의 라인(114)을 통해 각각의 하이브리드 트랜스포머(201)로 입력된다. 출발 아날로그 신호의 각각은 팁(T) 및 링(R)라인 즉, 트위스트 페어라인을 통해 전화교환국으로부터 공급된다. 물론, VF 채널용 각각의 라인(144)은 마이크로프로세서(211)에 결합된 링 검출회로(도 2에 도시되지 않음)가 구비된다. 하이브리드 트랜스포머(201)는 출발 아날로그 신호를 각각의 라인(230 및 232)을 거쳐 각각의 코덱 필터(207)로 및 코덱 필터(207)로부터의 전송을 위해 송신 방향 신호 및 수신 방향 신호로 분리, 임피던스 매칭, 조건 및 분리를 제공한다. 특정 실시예에서, 능동 임피던스 매칭이 사용되었지만, 수동 임피던스 매칭도 사용될 수 있다. 하이브리드 트랜스포머(201)는 출발 아날로그 신호를 2-와이어 포맷으로부터 4-와이어 포맷으로 변환한다. 라인(230)에 구비된 증폭기 회로(203)는 출발 아날로그 신호의 송신 방향 신호가 코덱 필터(207)로 입력되기 전에 이 송신 방향 신호의 신호 레벨을 증폭한다(그리고 라인(232)에 구비된 증폭기 회로(205)는 출발 아날로그 신호의 수신 방향 신호가 각각의 코덱 필터(207)로부터 각각의 하이브리드 트랜스포머(201)로 전송되기 전에 이 수신 방향 신호의 신호 레벨을 증폭한다).

각각의 코덱 필터(207)는 출발 아날로그 신호의 송신 방향 신호를 샘플당 8-비트, 초당 8000회의 샘플링율로 하이브리드 트랜스포머(215)로부터 송신 방향 PCM 부호화 디지털 신호로 변환한다. 각각의 송신 방향 PCM 부호화 디지털 신호는 대응 라인(240)을 통해 대응 코덱 필터(207)에 존재하는 64 Kbps 유니폴라 TTL 2진 직렬 비트 스트림이다. (각각의 코덱 필터(207)는 또한 수신 방향 PCM 부호화 디지털 신호를 다른 방향의 출발 아날로그 신호의 수신 방향 신호로 변환한다. 각각의 수신 방향 PCM 부호화 디지털 신호는 대응 라인(242)을 통해 대응 코덱 필터(207)에 입력되는 64 Kbps 유니폴라 TTL 2진 직렬 비트 스트림이다.) 각각의 코덱 필터(207)는 멀티플렉서/프레이머 회로(209)로부터 공급되는 64khz 클록(CLK) 신호 및 8khz 동기화 클록신호로 동작한다. 8khz 동기화 클록신호는 코덱 필터(207)의 송신 및 수신 동작을 위한 타이밍을 제공한다. 64khz 클록(CLK) 신호는 샘플당 8-비트 워드, 초당 8000회의 샘플링율인 PCM 부호화 디지털 신호의 값을 얻기 위한 클록킹을 제공한다.

멀티플렉서/프레이머 회로(209)는 라인(240 및 242)을 통해 각각의 코덱 필터(207)에, 라인(245)을 통해 마이크로프로세서(211)에 그리고 라인(250)을 통해 HDSL 트랜시버 회로(213)에 연결된다. 멀티플렉서/프레이머 회로(209)는 클록킹 및 데이터 취급 특징을 제공한다.

멀티플렉서/프레이머 회로(209)는 HDSL 트랜시버 회로(213)로부터 288khz 클록 신호를 수신한다. 멀티플렉서/프레이머 회로(209)는 288khz 클록 신호를 64khz 클록 신호로 분주하고, 이 64khz 클록 신호로부터 8khz 동기화 클록 신호를 생성한다. 멀티플렉서/프레이머 회로(209)는 또한 코덱 필터(207)에 의한 사용을 위해 64khz 클록 신호 및 8khz 동기화 클록 신호를 공급한다.

클록킹 특징 이외에, 멀티플렉서/프레이머 회로(209)는 코덱 필터(207)로부터 라인(240)을 통해 직렬로 전송된 4개의 송신 방향 PCM 부호화 디지털 신호를 수신한다.(멀티플렉서/프레이머 회로(209)는 또한 전화교환국의 방향으로 라인(242)을 통해 코덱 필터(207)로 직렬모드로 4개의 수신 방향 PCM 부호화 디지털 신호를 전송한다). 더욱 상세히는, 멀티플렉서/프레이머 회로(209)는 32Kbps 오버헤드 신호와 함께 코덱 필터(207)로 부터의 4개의 PCM 부호화 디지털 신호를 라인(250)을 통해 멀티플렉싱된 2진신호로 멀티플렉싱한다. (멀티플렉서/프레이머 회로(209)는 또한 RT로부터 수신된 멀티플렉싱된 2진 신호를 코덱 필터(207)에서 사용하기 위한 4개의 64Kbps 수신 방향 PCM 부호화 디지털 신호와 32Kbps 오버헤드 신호로 디멀티플렉싱한다). 32Kbps 오버헤드 신호는 16Kbps 프레이밍 채널 및 16Kbps D 채널을 포함한다. 프레이밍외에, 프레이밍 채널 내재된 동작 채널(EOC ; embedded operations channels), 주기적 중복 검사(CRC ; cyclic redundancy checking), 에러검출등(예를들어, 원격 터미널 구성, 상태 요구, 다양한 검사 및 에러 검출 메시지)을 위해 사용될 수 있다. 마이크로프로세서(211)가 멀티플렉서/프레이머 회로(209)로부터 폴링하는 모니터 데이터, 링 데이터 및 기타 데이터는 라인(245)을 통해 마이크로프로세서(211)에서 이용할 수 있다.

라인(250)은, 멀티플렉서/프레이머 회로(209)와 HDSL 트랜시버 회로(213)간에, 4개의 B 채널 및 오버헤드 채널의 데이터에 대한 멀티플렉싱된 전송의 신호 흐름을 간략하게 나타낸다. 4개의 64Kbps 채널 및 32Kbps 채널로 부터의 멀티플렉싱된 2진 신호의 비트율은 288Kbps 이다. 이 신호 흐름은 아래에서 더욱 상세히 설명된다.

HDSL 트랜시버(213)는 자동 극성 적응, 자동 이득 제어 및 프레임 및 비트 동기화된 클록 복구 모드 뿐만아니라 적응성 에코 취소 및 적응성 등화 기능을 수행한다. HDSL 트랜시버(213)는 DSL 트랜스포머(215)로 송신된 출발 디지털 2B1Q 신호로 변환시키기 위해 라인(250)을 통해 멀티플렉서/프레이머 회로(209)로부터 288Kbps 멀티플렉싱된 2진 신호를 수신한다. 출발 디지털 2B1Q 신호는 288Kbps의 정보 전송율로 전송된다(즉, 레벨당 2비트의 정보 부호화율을 갖춘 4개의 전압레벨을 갖는 2B1Q 신호에서, 144kband의 심볼율). (HDSL 트랜시버(213)는 또한 DSL 트랜스포머(215)로부터의 입력 디지털 2B1Q 신호를 멀티플렉서/프레이머 회로(209)에 의해 수신된 288Kbps 멀티플렉싱된 2진 신호로 변환시킨다.) 물론, 본 발명은 예를들어, 288Kbps의 정보 전송율로 4B3T 디지털 신호를 사용하는데 적용될 수 있다(즉, 레벨당 4비트의 정보 부호화율을 갖춘 3개의 전압레벨을 갖는 4B3T 신호에서, 216kband 의 심볼율).

특정 실시예에 따라, HDSL 트랜시버(213)는 마스터 클록(MCLK) 신호를 발생시키기 위해 외부의 9.216 MHz 전압 제어된 수정 발진기(VCXO)를 사용한다. 마스터 클록(MCLK) 신호는 멀티플렉서/프레이머 회로(209)에 공급된다. 멀티플렉서/프레이머 회로(209)는 코덱 필터(207)에 8khz 동기화 클록 신호 및 64khz 클록 신호를 공급하기 위해 마스터 클록 신호를 사용한다. 마스터 클록 신호는 멀티플렉서/프레이머 회로(209)에 공급된 288Kbps 클록 신호를 공급하기 위해 HDSL 트랜시버(213)에 의해 내부적으로도 사용된다. 멀티플렉서/프레이머 회로(209)는 코덱 필터(207)에 의해 사용된 8khz 동기화 클록 신호 및 64khz 클록 신호를 발생시킨다.

HDSL 트랜시버(213)는 단일 트위스트 페어라인인 HDSL(104)을 통해 전송하기 위한 출발 디지털 2B1Q 신호를 조절하여 임피던스 매칭시키는 DSL 트랜스포머(215)로 라인(260)을 통해 출발 디지털 2B1Q 신호를 송신한다. HDSL(104)의 간격은 26 게이지 트위스트 페어라인에서 적어도 15킬로-피트까지 일 수 있고, 더욱 큰 두께의 게이지 트위스트 페어라인에서 28킬로-피트까지 확장될 수 있다.

4-VF LC(100)는 또한 DSL 트랜스포머(215)를 통해 HDSL(104)로 전력을 주입하기 위해 전력 공급회로(219)로부터 전력을 공급받기 위해 연결된 DSL 전력 주입 회로(217)를 포함한다. 특정 실시예에서, 전력 공급회로(219)는 전화교환국으로부터 -48V 및 -48V 리턴 전화회사 배터리 전력을 공급받는다. 전력 공급회로(219)는 전화회사 배터리 전력을 DSL 전력 주입 회로(217)에 의한 사용을 위해 약 -135 및 -135로 변환시키고, 4-VF LC(100)의 여러 부분에 전력을 공급하기 위해 약 +/-5 V 및 +/-12 V로 변환시킨다. 전력 주입 회로(217)는 전력 공급회로(219)로부터 -135 V 및 -135 V 을 공급받아 DSL 트랜스포머(215)를 통해 HDSL(104)에 주입시키므로써, 특정 실시예에 따라 4-VF RT(106)에 전력을 공급한다. 물론, 본 발명의 기타 실시예는 HDSL(104)로 -135V 및 -135V 이외의 것을 주입할 수 있다.

4-VF LC(100)의 기능성은 마이크로프로세서(211)에 의해 관리된다. 클록은 마이크로프로세서(211) 및 4-VF LC(100)의 기타 구성성분 궁극적으로는 4-VF RT(106)를 위해 타이밍 정보를 공급한다.

마이크로프로세서(211)는 또한 다양한 검사, 상태 및 기타 기능을 수행한다. 예를들어, 상태 지시는 마이크로프로세서(211)의 제어하에 예를들어 라이트 또는 알람등에 의해 제공된다. 마이크로프로세서(211)는 또한 직접 제어 리드(255)를 통해 HDSL 트랜시버 회로(213)를 제어하기 위해 결합된다. 추가하여, 마이크로프로세서(211)는 종래의 기계화된 루프 검사(MLT),기능, HDSL 바이패싱, 라인 카드 전력 업 및 전력공급 상태, 알람 상태등을 관리한다. 더욱이, 링 검출기(도 2에 도시되지 않음)는 AC 결합에 의해 스위치 라인(114)으로부터 입력 링 신호를 검출할 때, 마이크로프로세서(211)는 4-VF RT(106)에서 라인을 링시키기 위해 라인 제어 데이터로 부호화된 적절한 링 신호를 송신한다. 특정 실시예의 관점에 따라, 코덱 필터(207)는 만일 각각의 전화 라인이 소정 시간 동안 인액티브(즉, 온-훅)이면 마이크로프로세서(211)의 제어하에, 개별적으로 전력 다운된다.

HDSL(104)로부터 4-VF LC(100)로의 입력 디지털 신호는 출발 신호에서와 유사하지만 반대의 방법으로 처리된다. 특히, 입력 2B1Q 신호는 HDSL 트랜시버 회로(213)에서의 사용을 위해 입력 2B1Q 신호(288Kbps 정보 전송율에서 또는 144kband의 심볼율에서)를 임피던스 매칭하고, 변환하고 분리시키는 HDSL(104)를 통해 DSL 트랜스포머(215)에 입력된다. 입력 2B1Q 신호는 라인(260)을 통해 DSL 트랜스포머(215)로부터 HDSL 트랜시버(213)에 입력된다. HDSL 트랜시버(213)는 입력 2B1Q 신호를 상기한 바와같이, 라인(250)을 통해 멀티플렉서/프레이머 회로(209)에서의 사용을 위해 288Kbps의 전송율로 멀티플렉싱된 2진 신호로 변환한다. HDSL 트랜시버(213)는 멀티플렉싱된 2진 신호(프레이밍 및 메시지 데이터에 따라 4개의 송신 방향 PCM 부호화된 디지털 신호를 포함하는)를 멀티플렉서/프레이머 회로(209)에 송신한다.

그후 멀티플렉서/프레이머 회로(209)는 프레이밍 및 메시지 데이터에 따라, 288Kbps 멀티플렉싱된 2진 신호를 4개의 개별 64Kbps 수신 방향 PCM 부호화된 디지털신호로 디멀티플렉싱한다. 각각의 수신 방향 PCM 부호화된 디지털신호는 멀티플렉서/프레이머 회로(209)로부터 대응 라인(242)을 통해 대응 코덱 필터(207)로 입력된다. 하이브리드 트랜스포머(201)는 아날로그 음성 신호를 조절하고 조절된 아날로그 음성 신호를 라인(114)을 통하여 전화교환국으로 전송한다.

실시예

도 3a는 특정 실시예에 따라, 4-VF LC 100 부분을 상세히 도시한다. 도 3a는 도 2에 논의된 바와같이 멀티플렉서/프레이머 회로(209), 마이크로프로세서(211), HDSL 트랜시버(213), DSL 트랜스포머(215), 및 HDSL(104)를 도시한다. 물론, 도 3a 및 첨부 원문은 4-VF RT(106)에 대한 등가 회로를 도시한다.

특정 실시예에서, 멀티플렉서/프레이머 회로(209)는 라인(305)을 통하여 인텔 R27C256 판독전용 메모리(ROM)(303)에 결합된 실린스 3090 프로그램 가능 게이트 어레이(PGA)를 포함한다. PGA(301)는 멀티플렉서/프레이머 기능을 수행하고, ROM(303)은 전원 상승중에 멀티플렉서/프레이머 회로에 PGA(301)를 구성한다. 그러나, 다른 형태의 집적 회로가 사용될수있다는 것이 당업자에게 주의된다. 예를들어, 멀티플렉서/프레이머 회로(209)는 게이트 어레이, 필드 프로그램 가능 게이트 어레이같은 임의의 특정 집적 회로(ASIC)일 수 있다. 물론, 멀티플렉서/프레이머 회로(209)는 단일 칩에 현재의 PGA(301) 및 ROM(303)의 기능을 집적하는 종래 집적 회로 칩같은 다양한 다른 집적 회로 칩이다.

추후에 기술될 바와같이, 멀티플렉서/프레이머 회로(209)는 HDSL 트랜시버(213)에 의해 사용하기 위한 4개의 B-채널에 대하여 프레이밍 및 멀티플렉싱 기능을 수행한다.

상기 실시예에 따라, 마이크로프로세서(211)는 UDATA 버스 라인(307)을 통하여 멀티플렉서/프레이머 회로(209)에 결합되고, 상기 라인은 병렬 8 비트 버스 라인이다. 마이크로프로세서(211)는 프로세서 칩(309), 랜덤 액세스 메모리(RAM), 소거가능한 프로그래가능 판독전용 메모리(EPROM), 및 입력/출력(I/O) 인터페이스를 포함한다. 프로세서 칩(309)은 인텔(80C31)일 수 있다. 이런 실시예에서, 마이크로프로세서(211)는 프로세서 칩(309)에 대하여 증가된 입력/출력(I/O) 용량을 제공할뿐 아니라, RAM 및 EPROM같은 기능을 제공하기 위한 웨이퍼 스케일 집적(WSI) 프로그래밍 로직 장치 PSD411A2(PLD)(311)를 포함한다. 프로세서 칩(309) 및 PLD(311)는 UDATA 버스 라인(307), 및 어드레싱 라인(313)을 통하여 결합된다. 프로세서 칩(309)은 시간 조절을 위한 외부 11.0592 MHz 클럭에 결합된다. PLD(311)는 다른 것중에 코덱 필터 전력 다운, 루프백 검사, LED 라인 상태 지시, 링 검출 상태, 순방향 분리, 및 MLT 검사를 포함하는 마이크로프로세서(211) 기능을 실행하기 위하여 다양한 I/O 라인(315)을 포함한다. 물론, 이들 다양한 기능은 4-VF RT(106)의 등가 회로와 다르다. 프로세서 칩(309)은 PLD(311) 및 HDSL 트랜시버(213)같은 다양한 시스템 구성요소로의 제어 신호에 대한 다양한 라인(317)을 포함한다. 물론, 마이크로프로세서(211)는 본 발명의 범위를 벗어나지 않고 당업자에게 잘 공지된 바와같이 기능을 결합 또는 분리한 다른 부분으로 실행될 수 있다.

실시예에 따라, UDATA 버스 라인(307)(3상 버스)은 텍사스 인스트루먼트 74HC245 또는 그와 동종일 수 있는 칩(319)에 결합된다. 칩(319)은 멀티플렉서/프레이머 회로(209) 및 HDSL 트랜시버(213) 사이의 신호 흐름에 대한 래치로서 작동하고, HDSL 트랜시버(213)에 대한 데이터 버스 라인(321) 연장부 역할을 한다. 이런 실시예에서, 데이터 버스 라인(321)(또한 3상 버스)은 병렬 8 비트 버스 라인이다. 마이크로프로세서(211)는 멀티플렉서/프레이머 회로(209) 및 HDSL 트랜시버(213) 사이의 버스 라인상에서 데이터의 판독 및 기입 전달을 감시한다.

HDSL 트랜시버(213)는 자동 극성 적응, 자동 이득 제어, 및 프레임 및 비트 동기화 클럭 회복 모드뿐 아니라, 적응성 에코 삭제 및 적응성 이퀄리제이션(equalization) 기능을 수행한다. HDSL 트랜시버(213)는 멀티플렉서/프레이머 회로(209)로부터 수신된 288 kbps 멀티플렉스된 이진 신호를 라인(260)을 통하여 DSL 트랜스포머(215)에 보내지는 2B1Q 신호로 전환한다.

실시예에서, HDSL 트랜시버(213)는 트랜시버 칩(323), 아날로그 프런트 엔드(325), 및 아날로그-대-디지탈(A/D) 컨버터 칩(327)을 포함한다. 트랜시버 칩(323)은 데이터 버스 라인(321)에 결합된다. 트랜시버 칩(323)은 Brooktree 8952이고 A/D 컨버터 칩(327)은 Brooktree 8920이다. 아날로그 프런트 엔드(325)는 다코트(DACOUT) 및 /DACOUT 라인(329) 및 어게이노(AGAINO) 및 어게이니 라인(331)을 통하여 트랜시버 칩(323)에 결합된다. 아날로그 프런트 엔드(325)는 INP 라인(333)을 통하여 A/D 컨버터 칩(327)에 결합되고, 트랜시버 칩(323)은 병렬 16 비트 버스 라인인 ADC 버스 라인(335)을 통하여 A/D 컨버터 칩(327)에 결합된다.

아날로그 프런트 엔드(325)는 라인(329)으로부터의 신호를 증폭하고 필터링하는 회로(337)를 포함한다. 아날로그 프런트 엔드(325)는 이득 조절 칩(339)을 포함하고 상기 칩은 어게이노 및 어게이니 라인(331)을 통하여 트랜시버 칩(323)에 결합된다. 추가의 증폭 및 필터링(도시되지 않음), 이득 조절 칩(339)에 결합되는 것은 트랜시버 칩(323)으로부터 어게이노 및 어게이니 신호 라인(331)을 통하여 제어 신호를 바탕으로 다른 루프 길이에 대한 이득을 조절하게 한다. 트랜시버 칩(323)은 이득량이 다른 루프 길이를 조절하기 위하여 얼마나 필요한지를 결정한다. 이득 조절 칩(339)은 INP 신호 라인(333)을 통하여 A/D 컨버터 칩(327)에 결합된다.

물론, HDSL 트랜시버(213)는 본 발명의 범위를 벗어나지 않고 당업자에게 잘 공지된 바와같이 기능을 결합 또는 분리하는 다른 부분으로 실행될 수 있다. 예를들어, 트랜시버 칩(323), A/D 컨버터 칩(327), 이득 조절 칩(339), 및 아날로그 프런트 엔드(325)의 기능은 종래 집적 회로 칩에 결합될 수 있다.

도 3a에 도시된 성분을 통한 신호 흐름은 전화교환국으로부터 4-VF RT(106)쪽으로 흐르는 신호를 참조하여 우선 기술된다. 도 3a에 도시된 바와같이, 4 채널의 PCM 디지털 인코딩 신호를 나타내는 4개의 이진 직렬 비트 스트림은 프레이밍 및 멀티플렉싱을 위하여 코덱 필터(207)로부터 라인(240)을 통하여 멀티플렉서/프레이머 회로(209)에 진입한다. 각각의 비트 스트림은 8 비트 이진 PCM 워드를 포함하고, 각각의 워드는 대응 코덱 필터에 진입하는 아날로그 신호의 샘플을 나타낸다. (샘플에 대하여 8 비트를 가지는 8 KHz의 샘플링 비율을 가지며, 각각의 이진 직렬 비트 스트림은 64 kbps이다).

멀티플렉서/프레이머 회로(209)는 4개의 코덱 필터(207)로부터 직렬 출력을 취하고, 4개의 이진 비트 스트림으로터의 데이터, D-채널 비트, 및 잔류 오버헤드비트를 다중 레지스터에 저장한다. 특히, 멀티플렉서/프레이머 회로(209)는 4개의 코덱 필터(207)로부터 직렬 출력을 취하고 그것들을 저장한다. 125 마이크로초 간격의 끝에서, 멀티플렉서/프레이머 회로(209)는 차례로 각각의 채널로부터 데이터를 아웃펄스한다. 처리의 끝에서, 멀티플렉서/프레이머 회로(209)는 1.5 밀리초 전체 프레임 포맷에서 두 개의 프레이밍 비트와 함께 두 개의 D-채널 비트를 출력한다. D-채널 비트중 하나는 각 채널의 온-훅/오프-훅 상태를 반복하기 위하여 사용된다. 온-훅/오프-훅 상태는 4-VF RT(106)가 실시간 상태를 실제적으로 보여주도록 실시간에서 반복된다.

저장된 데이터를 사용하는 멀티플렉서/프레이머 회로(209)는 UDATA 버스 라인(307)상에 병렬 8 비트 바이트 세그먼트로 전송된 멀티플렉스된 이진 신호를 생성한다.

도 3b는 시스템에 사용된 멀티플렉싱 이진 신호의 기본 프레임 포맷을 도시한다. 각각의 기본 프레임(350)은 432 비트를 포함하고 1.5 밀리초이다. 8개의 기본 프레임은 12 밀리초의 슈퍼프레임으로 만들어진다. 기본 프레임(350)에서, 비트(1-18)는 동기화를 위하여 사용된 프레이밍 비트이다. 동기화 패턴은 슈퍼프레임의 초기에 제 1 패턴이거나, 어떤 기본 프레임의 초기에 제 2 패턴이다. 비트(19-426)는 4B+D 정보를 포함한다. 각각의 기본 프레임은 12개(4B+D) 엘리먼트 360x(x=1 내지 12)를 포함한다. 각각의 엘리먼트(360)는 4개의 8 비트 샘플(B-채널당 하나의 8비트 샘플) 플러스 두 개의 비트(D-채널)를 포함한다. 비트(427-432)는 기본 프레임(350)을 완성하기 위하여 잔류 6 오버헤드 비트(370)로 구성된다.

멀티플렉스된 이진 신호에서 각각의 기본 프레임은 1.5 밀리초에서 432 비트를 포함하고, 288 kbps 정보 비율을 유발한다. 멀티플렉서/프레이머 회로(209)는 UDATA 버스 라인(307)상 병렬 8 비트 바이트 세그먼트에 전달되는 멀티플렉싱 이진 신호를 전송한다. 8비트 바이트는 병렬 8 비트 바이트를 트랜시버 칩(323)에 전송하는 칩(319)에 의해 래치된다. 비트 위치(1-432)는 HDSL 트랜시버(213)에 의해 2B1Q 신호를 인코딩하기 위한 쿼트 위치(1-126)로 전환된다. 즉, 트랜시버 칩(323)은 멀티플렉스 이진 신호로 구성된 비트를 DACOUT 및 /DACOUT 라인(329)상 출발 2B1Q 신호의 쌍비트를 나타내는 적당한 전압 레벨로 전환하고, 상기 비트는 라인(260)을 통하여 HDSL(104)상 DSL 트랜스포머(215)에 전송되기전에 증폭 및 필터링 회로(337)에 진입한다.

역방향 또는 전화교환국으로의 신호 흐름에 대하여, 입력 2B1Q 신호는 HDSL(104)상 DSL 트랜스포머(215)에 의해 수신된다. 입력 2B1Q 신호는 라인(260)을 통하여 이득 조절 칩(339)에 전송되고, 이것은 INP 라인(333)상 2B1Q 신호를 A/D 컨버터 칩(327)으로 전송한다. A/D 컨버터 칩(327)은 2B1Q 신호상 오버샘플링을 수행하여 14-비트 A/D를 통한 입력 2B1Q 신호의 전압 레벨(각각의 레벨을 쿼드 정보를 나타낸다)을 ADC 버스 라인(335)을 통하여 트랜시버 칩(323)에 대한 288 kbps 전송용 디지털 데이터로 전환하고, 상기 버스 라인은 병렬 16 비트 버스 라인이다. 트랜시버 칩(323)은 필터링, 이퀄리제이션, 및 칩(319)을 통하여 프레이머/멀티플렉서 회로(209)로 DATA 버스 라인(321)상 전송용 병렬 8 비트 바이트 포맷으로 전환되는 디지털 데이터상의 신호 처리를 수행한다. 8 비트 바이트를 수신하는 PGA(301)는 코덱 필터로 라인(242)상 전송을 위하여 4개의 채널에 대한 PCM 디지털 신호를 포함하는 4개의 이진 직렬 비트 스트림으로 288 kbpS 데이터 스트림을 디멀티플렉싱한다.

B. RT 하드웨어

도 4는 본 발명의 특정 실시예에 따른 4-VF RT(106)의 간략화된 블록 다이어그램이다. 4-VF RT(106)는 DSL 트랜스포머(401), 전력 추출 회로(403), HDSL 트랜시버(405), 마이크로프로세서(407), 멀티플렉서/프레이머 회로(409), 코덱 필터(411), 링 발생기 회로(413), 보호 회로를 가진 가입자 루프 인터페이스 회로(SLIC 보호 회로), 및 다른 엘리먼트를 포함한다. 4-VF RT(106)는 HDSL(104)에 결합되고, 또한 팁(T) 및 링(R) 라인, 즉 트위스트 페어라인(108)에 결합된다.

4-VF RT(106)는 고객 점포(사업장, 주거지, 또는 그와 동종)내에 배치된다. 4-VR RT(106)는 간단한 라인 기구의 사용으로 고객 점포내에 쉽게 설치한다. 시스템 엘리먼트를 통한 신호 흐름의 상세한 것은 우선적으로 전화회사 위치(전화교환국)으로부터 4-VR RT(106)에 의해 수신된 입력 신호를 참조하여 우선적으로 기술된다.

HDSL(104)로부터의 입력 2B1Q 신호(288 kbps 정보 비율, 즉, 144 kbaud 심볼 율)는 DSL 트랜스포머(401)를 통하여 4-VF RT(106)에 진입한다. DSL 트랜스포머(401)는 HDSL 트랜시버(405)에서 사용하기 위하여 HDSL(104)로부터 입력 2B1Q 신호를 분리하고, 조절하고, 임피던스 매칭한다. 물론, 본 발명은 또한 예를 들어 288 kbps 정보 속도(예를 들면, 216 kbaud의 심볼율)에서 4B3T 신호를 사용하는데 적용될 수 있다.

DSL 트랜스포머(401)에 결합된 전력 추출 회로(403)는 HDSL(104)로부터 라인 전력을 추출하고 상기 라인 전력을 4-VF RT(106)를 전력링하기 위한 전압으로 변환한다. 특별한 실시예에서, 전력 추출 회로(403)는 약 -135 V와 DSL 트랜스포머(401)를 통해 HDSL(104)로부터 전송된 전화 회사 배터리 전력을 표시하는 -135 V 을 수신한다. 전력 추출 회로(403)는 상기 전송된 전화 회사 배터리 전력로부터 4-VF RT(106)의 일부에 전력을 공급하는 사용되는 약 +/-5 V, +/-12 V, -24 V, +41V, -89 V, 및 -48 V를 발생한다.

상기 입력 2B1Q 신호는 DSL 트랜스포머(401)로부터 라인(430)을 통해 HDSL 트랜시버(405)에 진입한다. 4-VF LC(100)에서와 유사하게, HDSL 트랜시버(405)는 적응성 에코 소거와 적응성 균등화 기능, 뿐만아니라 자동 극성 적응, 자동 이득 제어, 및 프레임과 비트 동기화된 클록 회복 모드를 수행한다. HDSL 트랜시버(405)는 라인(440)을 통해 멀티플렉서/프레이머 회로(409)로의 전송을 위해 상기 288 kbps 입력 2B1Q 디지털 신호를 다중화된 2진 신호로 변환한다. 상기 다중화된 2진 신호는 4개의 VF 채널의 수신방향 신호에 대응하는 사용자 데이터, 뿐만 아니라 프레이밍과 메시지 데이터를 포함한다.

특별한 실시예에 따르면, HDSL 트랜시버(405)는 그것의 내부 클록을 상기 입력 288 kbps 2B1Q 신호에 위상 록킹함으로써 그것의 타이밍을 상기 입력 288 kbps 비트 스트림에 종속시킨다. HDSL 트랜시버(405)는 멀티플렉서/프레이머 회로(409)에 제공되는 종속된 RT 마스터 클록(MCLK : master clock) 신호를 발생하기 위하여 외부 9.216 ㎒ 전압 제어된 수정 발진기(VCXO)를 사용한다. 상기 종속된 RT MCLK 신호는 또한 멀티플렉서/프레이머 회로(409)에 제공되는 288 kbps 클록 신호를 생성하기 위해 내부적으로 HDSL 트랜시버(405)에 의해 사용된다. 상기 종속된 RT MCLK 신호로부터, HDSL 트랜시버(405)는 또한 4-VF RT(106)에 사용하기 위한 다른 선택된 클록 주파수(이를테면 64 ㎑와 8 ㎑ 클록)를 제공한다.

라인(440)은 HDSL 트랜시버(405)와 멀티플렉서/프레이머 회로(409) 사이에서 4개의 B 채널과 오버헤드 채널에서의 데이터의 상기 다중화된 전송 신호 흐름에 대한 간략화된 표현이다. 상기 4개의 64 kbps 채널과 32 kbps 오버헤드 채널로부터 다중화된 2진 신호의 전체 비트율은 288 kbps이다.

4 VF- RT(106)의 멀티플렉서/프레이머 회로(409)는 4-VF LC(100)와 같은 유사한 방식으로 동작하며, 클록킹과 데이터 취급 특성을 제공한다. 멀티플렉서/프레이머 회로(409)는 코덱 필터(411)에 8 ㎑ 동기화 클록 신호와 64 ㎑ 클록 신호를 제공하기 위해 HDSL 트랜시버(405)로부터의 마스터 클록 신호를 사용한다. 클록킹외에, 멀티플렉서/프레이머 회로(409)는 다중화된 2진 신호를 4개의 64 kbps 수신방향 PCM 부호화 디지털 신호(단극 TTL 2진 직렬 비트 스트림이 되는), 및 프레이밍과 메시지 신호로 디멀티플렉싱한다(멀티플렉서/프레이머 회로(409)는 또한 4개의 64 kbps 전송 방향 PCM 부호화 디지털 신호, 프레이밍과 메시지 신호를 상기 다중화된 2진 신호로 멀티플렉싱한다).

상기 4개의 64 kbps 수신방향 PCM 부호화 디지털 신호는 멀티플렉서/프레이머 회로(409)로부터 개별 라인(450)을 통해 개별 코덱 필터(411)에 진입한다(64 kbps 전송방향 PCM 부호화 디지털 신호는 개별 라인(452)을 통해 멀티플렉서/프레이머 회로(409)로 개별 코덱 필터(411)를 향한다). 멀티플렉서/프레이머 회로(409)로부터 제공된 64 kbps 클록 신호(Clk)에 의지하는 코덱 필터(411)는 상기 수신방향 64 kbps PCM 디지털 신호를 수신방향 아날로그 신호로 변환한다(또한 코덱 필터(411)는 전송방향 아날로그 신호를 64 kbps 전송방향 PCM 부호화 디지털 신호로 변환한다).

상기 코덱 필터(411)로부터의 수신 방향 아날로그 신호는 라인(460)을 통해 SLIC 보호 회로(415)에 진입한다(SLIC 보호 회로(415)로부터의 전송방향 아날로그 신호는 라인(462)을 통해 코덱 필터(411)에 진입한다). 각각의 SLIC 보호 회로(415)는 가입자 장비, 이를테면 전화 등에 의한 사용을 위해 그것의 개별 아날로그 전화 신호를 조절한다. 특히, 각각의 SLIC 부분은 수신 및 전송방향의 아날로그 신호를 4배선 형식으로부터 2배선 형식으로 전환하는 반면, 상기 보호 부분은 아날로그 전화 라인의 보호를 공급한다.

4-VF RT(106)의 기능성은 4-VF LC(100)에서와 유사하게 마이크로프로세서(407)에 의해 제어된다. 클록은 마이크로프로세서(407)와 4-VF RT(106)의 다른 구성요소를 위한 타이밍 정보를 제공한다. 또한 마이크로프로세서(407)는 직접 제어 리드(433)를 통해 HDSL 트랜시버(405)를 제어한다. 부가적으로, 또한 마이크로프로세서(407)는 여럿 가운데에서 HDSL 바이패싱, 및 링 상태를 제어한다. 예를 들면, 마이크로프로세서(211)에 의해 라인 제어 데이터로 부호화 적당한 링 신호에 기초하여, 마이크로프로세서(407)는 4-VF RT(106)에 결합된 적당한 전화 라인을 링하도록 링 발생기(413)를 제어한다. 또한, 코덱 필터(411)는 개별 전화 라인이 특정 시간동안 동작하지 않고 있다면(예를 들면, 온-훅(on-hook)) 마이크로프로세서(407)의 제어하에서 개별적으로 전력 다운될 수 있다.

릴레이(도 4에 도시안됨)를 통해 링 버스(465)에 각각의 라인(108)에 결합되는 링 발생기(413)는 링 발생기(413)에 결합된 마이크로프로세서(407)의 지시하에서 전화를 링하도록 할 때 적당한 릴레이를 통해 단지 라인(108)에 접속된다. 링 발생기(413)는 보통 상태에서는 동작하지 않고, 링 신호 작동 명령이 HDSL(104)에 전송될 때(디지털 형태로)만 적당한 릴레이를 통해 작동되고 라인(108)에 접속된다. 전력 추출 회로(403)는 적당한 시간에 라인(108)에서 가입자 장비에 일반 전력과 링 전력을 제공한다.

나가는 신호는 입력 신호와 유사하지만 반대 방법으로 4-VF RT(106)를 통해 처리된다. 특히, 각각의 출력 아날로그 신호는 팁(T)과 링(R) 라인, 예를 들면 트위스트 페어라인(108)을 통해 가입자 장비에서 시작하며, SLIC 보호 회로(415)에 진입한다. SLIC 보호 회로(415)는 가입자 장비로부터의 나가는 아날로그 신호를 보호하고 조절한다. 각각의 SLIC 보호 회로(415)는 나가는 아날로그 신호의 2배선 형식로부터 4배선 형식으로의 변환을 수행하며, 상기 나가는 아날로그 신호의 전송방향 신호는 라인(462)을 통해 코덱 필터(411)에 전송된다. 코덱 필터(411)는 전송방향 아날로그 신호를 전송방향 PCM 디지털 신호(64 kbps 유니폴 TTL 2진 직렬 비트 스트림이 되는)로 변환한다.

멀티플렉서/프레이머 회로(409)는 라인(452)을 통해 코덱 필터(411)로부터 상기 64 kbps 전송방향 PCM 디지털 신호를 수신한다. 멀티플렉서/프레이머 회로(409)는 4개의 64 kbps 전송방향 PCM 디지털 신호, 뿐만아니라 C I, 모니터, 및 메시지 신호를 288 kbps 멀티플렉싱된 2진 신호로 멀티플렉싱한다. 멀티플렉싱된 2진 신호는 라인(440)을 통해 멀티플렉서/프레이머 회로(409)와 HDSL 트랜시버(405) 사이에 전송된다.

HDSL 트랜시버(405)는 상기 288 kbps 멀티플렉싱된 2진 신호를 288 kbps의 전송 속도(예를 들어 144 kboud의 심볼 속도로)에서 2B1Q 형식의 4개 한쌍의 신호로 변환한다. HDSL 트랜시버(405)로부터의 상기 나가는 2B1Q 형식 디지털 신호는 라인(430)을 통해 DSL 트랜스포머(401)에 진입한다. DSL 트랜스포머(401)는 전화교환국에서 사용하기 위해 단일의 트위스트 페어라인이 되는 HDSL(104) 상의 전송을 위해 나가는 2B1Q 디지털 신호를 분리하고, 임피던스 정합하며, 조절한다.

마이크로프로세서(407), 멀티플렉서/프레이머 회로(409), 및 HDSL 트랜시버(405)와 4-VF RT(106)에 대한 신호 흐름의 더욱 상세한 설명은 도 3a-3b의 추가 설명과 수반하는 본문에 개시된 바와 같이 등가 회로와 4-VF LC(100)에서의 신호 흐름에 관련하여 이전에 개시된 것과 유사하다.

C. LC/RT 구성요소

본 발명의 범위를 제한하지 않으면서, 테이블 1은 상기 실시예에 따른 4-VF LC(100)와 4-VF RT(106)의 동작에 유용한 상업적으로 입수가능한 구성요소의 리스트를 제공한다. 테이블 1에 나열된 구성요소는 단순히 본 발명과 연관되어 사용되고 본 발명의 특별한 실시예에 따라서 장치의 어셈블리를 용이하게 하는 목적을 위해 제공될 수 있는 것을 나타낸다는 것을 알 수 있을 것이다. 본 기술 분야에 종사하는 자에게 꽤 알려지고 사용가능한 대부분의 구성요소는 손쉽게 대체될 수 있고 또는 기능성은 조합 되거나 분리될 수도 있다. 추가 예로서, 상기 4개의 코덱 필터는 2개의 이중 채널 코덱 필터 또는 하나의 4-채널 코덱 필터로도 대체될 수 있다. CMOS 기초된 집적회로는 특히 4-VF RT(106)의 전력 소모를 감소하기 위해 가능한 위치에 사용되었다는 것에 주의하여야 한다.

테이블 1

4-VF LC/RT 구성요소

HDSL 트랜시버	Brooktree8952;Brooktree8920;Maxim DG409
멀티플렉서/프레이머 회로	Xilinx 3000 시리즈; 인텔 27C256
코덱 필터	Fujitsu MB6021
마이크로프로세서	인텔 80C31, 80C51, 87C51; Wafer Scale Integration(WSI) PSD411A2
래치	Texas Instruments 74HC245
SLIC (RT만)	Ericsson 3764A/4

Ⅲ. 소프트웨어/마이크로프로세서 기능성

본 발명의 실시예에 따르면, 본 발명이 다양한 프로세서에 적용될 수 있더라도 이미 개시된 4-VF LC(100)와 4-VF RT(106)를 위한 C 프로그래밍 언어의 코드는 인텔 80C31 프로세서를 위해 적용되고 이런 프로세서에서 사용되었다. 이미 개시된 LC와 RT의 Brooktree 칩을 제어하고 그것과 통신하기 위한 LC와 RT 소프트웨어는 Brooktree사에 의해 제공된다. 본 발명의 실시예에 따르면, LC와 RT 소프트웨어의 일반적 설명은 아래서 제공된다.

A. LC 소프트웨어

도 5a 내지 5d는 상기 LC 소프트웨어의 전체 동작을 설명한다. 특히, 도 5a는 본 발명의 실시예에 따른 상기 LC 소프트웨어에서의 모듈의 제어 흐름을 도시하는 상기 LC 소프트웨어의 전체 계층의 개략도이다. 도 5a에서 알수 있는 바와 같이, 상기 LC 소프트웨어는 LC 관리자(501), 라인 조정기(503), 메시지 조정기(505), HDSL 링크 조정기(507), 원격 스타트 조정기(509), 입력과 출력(I/O) 조정기/드라이버(511), Brooktree 트랜시버 조정기(513)(예를 들면, Brooktree 트랜시버 조정기), 전력 조정기(515), 프레이머 조정기(517), 프레이머 드라이버(519), 실행 모니터(521), LC 바이패스 조정기(523), 및 발광 다이오드(LED) 조정기(525)를 포함한다.

LC 소프트웨어의 주요 섹션으로서 작용할 경우, LC 관리자(501)는 링크(즉, RT 및 LC가 국소적으로 접속되어 디지털 정보를 교환할 때) 구축, 라인 신호 처리 및 검사와 같이, LC 소프트웨어에 의해 수행된 주요 기능을 관리하는 최고 레벨 코디네이터이다. LC 관리자(501)는 라인 조정기(503), ODSL 링크 조정기(507), 및 검사 관련 조정기(검사 관련 조정기는 명세서의 뒷부분에서 기술될 것이다)를 초기화한다. 이외에도, LC 관리자(501)는 링크가 액티브에서 인액티브로 될 때 라인 조정기(503), HDSL 링크 조정기(507), 및 검사 조정기를 리세트한다. LC 관리자(501)는 링크 상태(LINK_ACTIVE 또는 LINK_INACTIVE)의 트랙 및 라인(IDLE, ACTIVE, 또는 TESTING)의 현재 상태를 유지하기 위하여 데이터베이스를 포함한다. 이들 상태가 변화할 때, LC 관리자(501)는 그에 상응하게 데이터베이스를 갱신한다. HDSL 링크 조정기(505), 라인 조정기(503), 및 검사 관련 조정기는 데이터베이스를 액세스할 수 있으며 그로인해 링킹, 호출 처리, 및 검사가 동일한 라인에 대하여 동시에 일어나지 않는 것을 보장한다. 부가적으로, 라인중 하나만이 한번에 검사를 받을 수도 있다.

도 5b는 링크 상태 및 라인 상태에 대한 상태도를 설명한다. 링크가 어떤 상태(528)로부터 인액티브(즉, 링크된 상태가 손상)하게 될 때, LC 관리자(501)는 라인(529)으로 지시한 바와 같이 라인 조정기(503) 또는 검사 조정기가 정지하도록 명령한다. 링크가 인액티브 또는 언링크된 상태(530)일 때, 언링크된 검사(531)는 검사가 끝날때까지 동작될 수 있으며, 그로인해 링크는 언링크된 상태(530)로 복귀한다. 링크가 인액티브 상태로부터 액티브 상태로 될 때, LC 관리자(501)는 라인(532)으로 지시한 바와 같이 라인 조정기(503) 또는 검사 조정기가 개시되도록 명령한다. 이어서 링크는 적어도 하나의 라인이 액티브하거나 라인(534)에 의해 지시된 바와같이 검사될 때 까지 아이들 상태(533)로 남게 된다. 액티브 상태 또는 검사 상태(535)인 어떤 라인이 액티브 상태(즉, 모든 라인이 라인 (536)으로 지시한 바와같이 아이들한 것)도 될 때, 라인 조정기 또는 검사 조정기는 아이들 상태(533)로 복귀한다. 라인 N이 라이(538)로 지시한 바와 같이 액티브 상태로부터 인액티브 상태로 될 때, 라인 N은 아이들 상태(539)이다. 라인 N이 아이들 상태(539) 상태를 떠나면, 라인 N은 라인(540)으로 도시된 바와 같이 액티브 상태로 이동하거나 또는 라인(542)으로 도시된 바와 같이 검사 상태(541)로 이동할 것이다. 라인 N이 검사상태(541)인 동안 액티브 상태로 될려고 시도할 경우, LC 관리자(501)는 검사가 완료될 때 까지 라인(543)에 의해 도시된 바와 같이 적당한 라인 조정기(503)가 정지되도록 명령한다. 검사가 완료되면, LC 관리자(501)는 라인(544)에 의해 도시된 바와같이 적당한 라인 조정기(503)가 개시되도록 명령하며, 그로인해 아이들 상태(539)로 복귀하는 라인 N은 액티브 상태(537)로 이동하게 될 것이다.

도 5a에서 알 수 있는 바와 같이, 라인 조정기(503)는 라인에 대한 모든 호출 처리를 관리하게 된다. 각 라인당 하나씩 라인 조정기(503)의 네 개의 예가 있다. 라인 조정기(503)는 입력 조정기(511)로부터 링 및 전지상태와 메시지 조정기(505)로부터 루프 상태를 감시한다. 라인 조정기(503)는 또한 RT로 전송될 메시지 조정기(505)에 LC의 상태 메시지를 제공한다.

라인 조정기(503)가 입력 조정기(511)로부터 메시지를 수신함으로써 LC 상태(링 및 전지 상태)로 된 후에, 라인 조정기(503)는 신호를 부호화하고 전송하기 위하여 프레이머 구동기(519)내의 기능을 호출한다. 라인 조정기(503)는 메시지 조정기(505)로부터 메시지를 수신함으로써 루프 상태로 되며, 루프 상태에 대하여 필터링을 수행하고, 이어서 루프 상태를 출력 조정기(511)로 통과시킨다. 오프-훅(off-hook) 상태 또는 링 상태가 어떤 라인상에서 발생할 때, 상응하는 라인 조정기(503)는 적당한 라인의 LED를 턴온시키기 위하여 LED 조정기(525)를 명령한다. 라인 조정기(503)는 라인이 액티브한 LC 관리자(501)에게 보고한다. 인액티브한 상태로 되도록 LC 관리자(501)에 의해 명령할 때, 라인 조정기(503)는 인액티브한 상태로 된다. 인액티브할 때, 라인 조정기(503)는 아이들하기 위한 시그날링 및 개방하기 위한 루프를 설정하고, 라인 LED를 턴오프시키고 라인의 코덱 필터를 다운시킨다.

메시지 조정기(505)는 LC와 RT 사이의 신뢰가능한 통신을 지원하는데 사용되는 프로토콜을 실시한다. 도 5c는 본 발명의 실시예에 따른 LC 소프트웨어의 일부의 다이어그램이다. 도 5c에 도시된 바와 같이, 메시지 조정기(505)는 섹새의 모듈, 즉 메시지_XMIT 구동기(545), 메시지_RCV 구동기(546), 메시지 조정기(547)를 포함한다. 메시지_XMIT 구동기(545) 및 메시지_RCV 구동기(546)는 세 개의 퍼스트-인-퍼스트-아웃(FIFO), 즉 READY_XMIT_FIFO, XMIT_FIFO, 및 RCV_FIFO를 초기화하고 판독하고 기록한다. 메시지 조정기(547)는 다른 조정기(예를 들면, LC 구성 조정기(548), RT 모델 조정기(549), 또는 라인 조정기(503))로부터 또는 LC 관리자(501)로부터 내부 메시지를 수신하여, LC로부터 RT로 메시지가 HDSL을 통해 전송되는 것을 요구한다. 메시지 조정기(547)는 프로토콜에 따라 수신된 메시지를 어셈블링하고 그것을 XMIT_FIFO로 놓는다. 메시지 조정기(547)는 XMIT_FIFO를 프레이머 구동기(519)에 기록하고 RCV_FIFO를 판독하는 메시지_XMIT 구동기(545)에 기능 호출을 한다. 메시지 조정기(547)는 응답이 정확한지를 결정하기 위하여 RCV_FIFO를 체크한다. 응답이 정확하지 않으면, 메시지 조정기(505)는 다시 메시지를 전송하여 설정 최대 한계까지 재시도한다. 응답이 정확하면, 메시지 조정기(505)는 요구하는 조정기에 내부 메시지를 전송하는 것을 고려할 수 도 있다. 메시지 조정기(505)는 하나의 메시지만이 한번에 전송되고 정확한 응답은 다른 메시지를 전송하기 전에 수신된다는 것을 보장한다. 전송되려는 메시지는 READY_XMIT_FIFO로 놓여진다. 메시지 조정기(505)의 메시지_RCV 구동기(546)는 RT로부터 메시지를 갖는 RCV_FIFO를 판독하기 위하여 프레이머 구동기(519)에 의해 호출되고 RCV_FIFO에서 응답 메시지를 전송한다.

프레이머 구동기(519)는 프레이머 전송 및 수신을 처리하기 위하여 인터럽트 루틴을 포함한다. 프레이머 구동기(519)는 그것의 레지스터를 통해 시그날링 정보를 액세스하기 위하여 라인 조정기(503)에 대한 기능을 제공한다. 프레이머 구동기(519)는 메시지 조정기(505)에서 FIFO를 액세스하여, HDSL을 경유하여 RT로 전송하기 위해 하나의 FIFO로부터 데이터를 얻고 RT로부터 수신된 데이터를 다른 FIFO로 놓는다.

도 5a에서 알 수 있는 바와 같이, HDSL 링크 조정기(507)는 HDSL 트랜시버 조정기(513), 전력 조정기 및 프레임 조정기(517)와 같은 링크처리에 관련된 조정기의 하이 레벨 코디네이션을 수행한다. HDSL 링크 조정기(507)는 링크된 DSL, 전력 결함, 및 시스템의 프레임 동기화와 같은 동작 모드의 트랙을 유지하기 위하여 DSL, 전력, 프레이머, 및 HDSL 트랜시버의 상태를 모니터링한다. HDSL 링크 조정기(507)는 프레이머 조정기(517), 전력 조정기(515), 및 HDSL 트랜시버 조정기(513)이 서로 협조하여 동작하는 것을 보장한다.

프레이머 구동기(519)를 개시하고 정지시키기 위한 것 외에도, 프레이머 조정기(517)는 HDSL 링크 조정기(507)에 프레이머 상태(즉, 프레임 에러)를 보고한다.

도 5d는 HDSL 링크 조정기(507)의 동작의 흐름도를 설명한다. LC 관리자(501)가 LC를 설정하거나 리세트할 때, HDSL 링크 조정기(507)는 단계(550)에서 호출된다. 단계(552)에서, HDSL 링크 조정기(507)는 먼저 전력 조정기(515)를 호출한다.

전력 조정기(515)는 시스템 셋업 또는 리세트의 개시에 전력 검사를 실행함과 아울러 RT에 대한 전력의 공급을 관리한다. 전력 조정기(515)는 적당한 동작( FET 검사)에 대한 전력 주사 회로(217)를 체크하는 전력 검사 모듈, 및 전력이 상승될 때 HDSL(104)의 상태를 결정하는 DSL 쇼트 조정기를 포함한다. 전력 조정기(515)는 전력이 HDSL(104)에 공급되는 동안 DSL SHORT 메시지에 응답한다. 이외에도, 전력 조정기(515)는 HDSL(104)에 전력을 공급할 때 POWER_ON을, 전력을 공급하지 않을 때는 POWER_OFF를 지시한다.

도 5d에서 알 수 있는 바와 같이, 전력 주입 회로(217)가 적당히 동작하고 전력 검사가 통과되면, LC 및 RT의 링킹 처리는 단계(554)에서 시작하여, HDSL(104)에 전력을 제공하고 프레이머 조정기(517) 및 HDSL 트랜시버 조정기(513)가 동작된다. HDSL 링크 조정기(507)는 HDSL 트랜시버 조정기(513) 및 전력 조정기(515)가 동기적으로 동작하며 동시에 전력 조정기(515)는 링크된 상태가 단계(560)에 이를 때 까지 HDSL 트랜시버 조정기(513)가 그 핸드쉐이킹 과정을 개시하도록 RT에 적당한 전력을 제공한다. 전력 주사 회로(217)가 적절히 동작하지 않거나 전력 검사가 통과되지 않으면, 전력 조정기(515)는 단계(556)에서 인액티브하게 되며 적당한 에러 메시지(예를 들면, BAD_RT, DSL_SHORT, 또는 BAD_FET)가 단계(558)에서 LC 관리자(501)에게 전송된다.

일반적으로, 링킹 동작은 전력 검사, 링크 개시, 및 링크된 상태를 통과한다. 도 5d의 단계(562)에서, HDSL 트랜시버 조정기(513)는 단계(564)에서 링크 조정기(503)에 보고하기 전에 링크 상태가 설정 시간 제한(예를 들면, 약 500 밀리세컨드)동안 안정하다는 것을 보장한다. 링크 상태가 설정 시간 제한동안 안정하지 않다면, 링크 결함이 있을 수도 있다. 단계(566)에서, 전력 조정기(515)는 링크 결함이 발생했는지를 검출하기 위하여 그 전력 검사를 수행한다. 링크 결함이 발생되지 않으면, 링크 시간은 단계(562)에서와 같이 설정 시간 제한에 대하여 다시 검사된다. 링킹 결함의 경우에 있어서, 단계(568)에서 HDSL 링크 조정기(507)는 적당한 에어 메시지(즉, DSL_FAIL, BYPASS, BAD_RT, DSL_SHORT, 또는 BAD_DSL)중 하나를 링킹 에러의 형태를 나타내기 위하여 LC 관리자(501)로 전송한다. HDSL 링크 조정기(507)는 링크 상태(LINK_ACTIVE/LINK_INACTIVE 각각)를 LC 관리자(501)에게 보고하기 전에 LINK_UO/LINK_DOWN 상태를 필터링할 수 있다. HDSL 링크 조정기(507)로부터 링크 상태 보고를 수신할 때, LC 관리자(501)는 링크 상태에서의 어떤 변화의 LED 조정기(525)를 알려준다.

전력 조정기(515)는 LC 바이패스 조정기(523)를 수반하는 기능을 수행한다. 전력이 HDSL(104)에 인가되고 STOP_POWER 메시지가 HDSL 링크 조정기(507)로부터 수신되는 동안, 전력 조정기(515)는 HDSL(104)로부터 전력을 제거하고 바이패스 모드로 LC를 놓는다. 전력이 HDSL(104)에 인가되고 OVER_CURRENT 메시지가 I/O 구동기(511)로부터 수신되는 동안, 전력 조정기(515)는 HDSL(104)로부터 전력을 제거하고, LC를 바이패스 모드로 놓고, 부가적으로 DSL_SHORT 메시지를 HDSL 링크 조정기(507)로 전송한다. 전력 조정기(515)에 의한 명령시에, LC 바이패스 조정기(523)는 다음 과 같은 상태, 즉 링크가 형성되지 않음, FET 검사, 전력 검사 결함, 검사 요구의 존재중 하나의 상태하에서 금속 바이패스를 제공한다. LC 바이패스 조정기(523)는 전력 조정기(515)의 요구에서 금속 바이패스를 제거한다. LC가 바이패스되거나 바이패스가 제거될 때, LC 관리자(501)는 바이패스나 바이패스의 제거가 LED 조정기(525)에 보고되도록 한다.

LED 조정기(525)는 링크, 전력, 또는 라인 상태를 나타내기 위하여 가시적인 사용자 인터페이스를 제공하는데 사용되는 면판 LED를 관리한다. 전력링 문제에 기인한 호출을 처리하는데 있어서 라인 설정의 불가능의 지시로서, LED 조정기(525)는 전력 조정기(515)로부터 POWER_OFF를 그리고 LC 관리자(501)로부터 LINK_INACTIVE를 수신할 때 노란색 마이너 알람 LED를 턴온시킨다. RT에 인가된 전력과 링크를 시도하려는 상태를 나타내기 위하여 LED 조정기(525)는 전력 조정기(515)로부터 POWER_ON을 그리고 LC 관리자(501)로부터 LINK_INACTIVE를 수신할 때 노란색 마이너 알람 LED를 턴온시킨다. HDSL 링크를 도시하기 위하여, LED 조정기(525)는 LC 관리자(501)로부터 LINK_ACTIVE를 수신할 때 녹색 HDSL 링크를 턴온시킨다. LC 바이패스를 나타내기 위하여, LED 조정기(525)는 LC 관리자(501)로부터 LC 바이패스의 보고를 수신할 때 500 밀리세컨드마다 HDSL 링크LED를 플래쉬한다. 라인N이 액티브한 적당한 라인 조정기(503)에 의해 명령될 때, LED 조정기(525)는 라인 N LED를 턴온시킨다. 조정기 관련된 검사가 그것이 일어나는 것을 나타낼 때, LED 조정기(525)는 녹색 LC 자기검사 LED를 턴온시킨다.

원격 스타트 조정기(509)는 언제 RT 원격 스타트가 요구되는 지를 명백히 하기 위하여 LC 관리자에 의하여 사용되는데, 이는 언제 HDSL(104)의 링 또는 팁(tip)이 접지(두 가지 모두가 아닌 한가지만 발생할 때)되는지를 감지함으로써 이루어진다. 또한 원격 스타트 조정기(509)는 HDSL의 링크 시도를 방지하기 위하여 언제 전화가 연결되고 사용되고 있는 지를 LC 관리자(501)에게 통보한다. HDSL의 링 및 팁 와이어 모두를 통하여 전류가 감지된다면, 원격 스타트 조정기(509)는 LC 관리자(501)에게 그 때 HDSL 링크를 시도하지 말 것을 요구한다. 팁 또는 링 와이어 중의 어떤 것이 약 5초의 간격을 두고 접지되어 해제되었다면, 원격 스타트 (509)는 메시지를 바이패스 모드에서 벗어나도록 바이패스 조정기(523)에게로 메시지를 보낸다.

I/O 조정기(511)는 LC 내의 라인 인터페이스 회로로부터 시그널링 정보를 감지하고 RT의 루프 상태를 재생한다. 또한 I/O 조정기(511)는 시그널링의 보고가 적절한 라인 조정기(503)로 변하기 전에 시그널링을 필터하기 위한 기능을 제공한다. 또한 I/O 조정기(511)는 면판 상에서 LED를 켜거나 끄기 위한 인터페이스 기능을 제공한다. I/O 조정기(511)는 램프 검사 버튼을 감지하고 버튼이 눌려진 동안 LED를 토글한다. 또한, I/O 조정기는 다른 다양한 입력/출력 신호에의 액세스를 위한 기능을 제공한다.

LC 소프트웨어는 또한 MLT 주입 조정기를 포함하여 LC 표준 MLT 검사 장비를 지원하는데, 이는 음의 펄스(워치독 스트로브)를 적어도 10 마이크로초 동안 발생시킴으로써 데드록 상태를 막기 위하여 주기적으로(예를 들어, 매 600 밀리 초마다) 워치독 타이머를 리셋하는 워치독(watchdog) 구동기이다. 또한, LC 소프트웨어는 LC 구성 조정기(548)를 포함하는데, 이는 LC 구성정보를 유지하거나 LC가 리셋일 때에만 이 정보를 메시지 조정기(505)로 공급하기 위하여 사용된다. LC 소프트웨어의 일부인 RT 모델 조정기는 LC가 LC의 호환성있는 개정판에 대한 체크할 수 있게 하며, 그것은 적절한 기능을 하도록 하는 그 성능의 표시를 나타내는 RT의 능력에 대한 체크이다. 또한 LC 소프트웨어는 성능 모니터(521)를 포함하는데, 이는 프레이머(framer) 및 HDSL 트랜시버의 성능 데이터를 수신하며 LC 및 RT 사이의 전송 및 수신 에러를 모니터하고, 그리고 필요시 HDSL 트랜시버 또는 프레이머가 리셋되도록 한다. 성능 모니터(521)는 HDSL 링크 조정기(507)에 의하여 보고되었듯이, 링크가 다운되었을 때 인액티브된다.

B. RT 소프트웨어

도 6a 및 도 6b는 RT 소프트웨어의 전반적인 동작을 나타내고 있다. 특히 6a는 RT 소프트웨어의 전체적인 체계에 관한 단순화된 예시도이며, 본 발명의 실시예에 따른 RT 소프트웨어에서의 모듈의 제어 흐름을 보여준다. 도 6a에서 보듯이, RT 소프트웨어는 RT 관리자(601), 라인 조정기(603), 메시지 조정기(605), HDSL 링크 조정기(607), 검사 수퍼바이저(608), 입출력(I/O) 조정기/구동기(609), 링 조정기(611), 링 발생기(613), SLIC 구동기(615), 프레임 드라이버(617), HDSL 트랜시버 조정기(619) (즉, Brooktree 트랜시버 조정기), LC 심하게 에러가 있는 시간(Severely Errored Seconds(SES)) 조정기(620), RT 바이패스 조정기(621), 프레임 조정기(623), 그리고 성능 모니터(625)를 포함한다.

RT 소프트웨어의 주요부로서의 역할을 하는 RT 관리자(601)는 RT 소프트웨어에 의하여 수행되는 주요 기능을 조정하는 역할을 하며, 링크(즉, RT 및 LC가 논리적으로 연결되고 디지털 정보를 교환할 때) 형성, 라인 신호 처리, 바이패스, 그리고 검사 지원 등이 그것이다. RT 관리자(601)는 또한 HDSL 링크 조정기(607), 라인 조정기(603), 그리고 프레임 조정기(623)를 조정하여 링크, 메시징, 프레이머, 그리고 라인 신호 처리가 상호 배타적인 방식으로 동작할 수 있다. 또한, RT 관리자(601)는 링크가 인액티브일 때 라인 조정기(603), 링 조정기(611), 그리고 SLIC 구동기(615)를 포함하는 조정기들과 관련한 모든 라인 인터페이스를 리세트한다. HDSL 링크 조정기(607), 라인 조정기(603), 그리고 프레이머 조정기(623)는 RT 관리자(601)에 의하여 인정된 대로만 수행할 수 있으며, 라인의 상태를 RT 관리자(601)에 제공하여 RT 관리자(601)가 현재의 라인 상태를 감시할 수 있도록 한다.

도 6a에서 보듯이, HDSL 링크 조정기(607)는 HDSL 트랜시버 조정기(619), RT 바이패스 조정기(621), 그리고 프레이머 조정기(623)와 같은 링킹 프로세스와 관련한 조정기들의 동작을 조정한다. LC 및 RT를 연결하는 프로세스는 HDSL(104)로부터 전력을 추출하고 프레이머 조정기(623) 및 HDSL 트랜시버 조정기(619)를 활성화하는 것을 포함한다. 전력이 공급되면, HDSL 트랜시버 조정기(619)는 모든 필요한 파라미터/레지스터를 희망하는 동작을 위하여 HDSL 트랜시버로 로드한다. 그리고 HDSL 트랜시버 조정기(619)는 링크된 상태에 도달할 때까지 RT에 있는 그의 상대방과 핸드새이킹하는 절차에 참여하게 된다. 만약 링크가 형성되면, HDSL 트랜시버 조정기(619)는 링크 상태 (LINK_ACTIVE)를 HDSL 링크 조정기(607)에게 보고하며 그것은 다시 링크 상태를 RT 관리자(601)에게 보고한다. 또한, 링크가 형성되었을 때, 만약 SES가 특정 임계치를 초과하고 모든 라인들이 서비스를 제공하고 있지 아니하면, 메시지 조정기(605)로부터 송수신 에러 데이터를 수신하는 LC SES 조정기(620)는 HDSL 트랜시버 조정기(619)에게 LC 및 RT 사이의 링크를 단절하고 다시 형성하도록 명령한다. LC SES 조정기(620)는 링크가 다운상태일 때 인액티브 된다. 만약 링크가 형성될 수 없다면, HDSL 트랜시버 조정기(619)는 링크 상태(LINK_INACTIVE) 및 적절한 링크 에러 코드를 HDSL 링크 조정기(607)에게 보고한다. HDSL 링크 조정기(607)는 다시 LINK_INACTIVE 상태를 RT 관리자(601)에게 보고한다. 또한, 프레임 조정기(623)는 프레임 에러 상태와 같은 프레이머 상태를 HDSL 링크 조정기(607)에게 보고한다. HDSL 링크 조정기(619)는 필요하다고 판단시 재링크를 시도하기 위하여 프레이머 조정기(623) 및 HDSL 트랜시버 조정기(619)로부터 보고된 상태를 감시한다.

HDSL이 링크되었을 때, HDSL 링크 조정기(619)는 RT 바이패스 조정기(621)에 대하여 BYPASS_OUT 상태를 계속 유지하며, 링크가 이루어지지 않았을 때에는 BYPASS_IN 상태로 유지한다. HDSL 링크 조정기(607)에 의한 명령어 상에서, RT 바이패스 조정기(621)는 HDSL 링크가 존재하지 않을 때 금속 바이패스를 제공한다. 또한 HDSL 링크 조정기(607)의 요구에 있어서, RT 바이패스 조정기(621)는 재링크를 시도하기 위하여 주기적으로 금속 바이패스를 제거한다.

RT 소프트웨어는 또한 프레이머 및 HDSL 트랜시버의 성능 데이터를 수신하는 성능 모니터(625)를 포함하며, LC 및 RT 사이의 송수신 에러를 모니터하며, 필요시 HDSL 트랜시버 또는 프레이머가 리세트되도록 한다. 성능 모니터(625)는 HDSL 링크 조정기(607)에 의하여 보고되듯이 링크가 다운되었을 때 인액티브 된다.

프레이머 구동기(617)는 RT 및 LC 사이의 프레이머 송수신을 처리하기 위한 인터럽트 루틴을 포함한다. 프레이머 구동기(617)는 LC 소프트웨어에 대하여 설명한 것과 유사한 방식으로, 그의 레지스터를 통하여 라인 조정기(603)가 시그널링 정보에 액세스하도록 하는 기능을 제공한다.

I/O 조정기/구동기(609)는 RT의 라인 인터페이스 회로로부터의 시그널링 정보를 감지하고 RT의 루프 상태를 재발생시킨다. I/O 조정기(609)는 또한 적절한 라인 조정기(603)에게 시그널링 변화를 보고하기 전에 시그널링 데이터를 필터하기 위한 기능을 제공한다. 또한, I/O 조정기는 다른 다양한 입력/출력 신호들을 액세스하기 위한 기능을 제공한다.

도 6b는 본 발명의 실시예에 따라 라인 조정기(603)의 동작을 포함하는 RT 소프트웨어 체계의 일부를 도시하고 있다. 일단 라인이 연결되면, 라인 조정기(603)는 라인에 대한 호출 처리 활동을 관리한다. 라인 조정기(603)의 네 개의 예로는 각 라인에 대한 각각을 나타내는 링 조정기(611), SLIC 구동기/조정기(615), 링 감지 조정기(640), 그리고 라인 전압 조정기(650)를 들 수 있다. 링크가 인택티브일 때 라인 조정기(603), 링 조정기(611), SLIC 구동기/조정기(615), 링 감지 조정기(640), 그리고 라인 전압 조정기(650) 모두는 인액티브이다. 인액티브 될 때, 라인 조정기(603)는 링 발생기(613)를 리세트하고 적절한 SLIC 조정기/구동기(615)로 LINE_N_DOWN 메시지를 보낸다.

I/O 조정기(609)를 통하여, 라인 조정기(603)는 SLIC가 루프 감지 조정기(630)로부터 감지되는지(LINE_N_CLOSE 또는 LINE_N_OPEN) 그리고 링이 링 감지 조정기(640)로부터 감지되는지(LINE_RING_ON 또는 LINE_RING_OFF)를 포함하는 RT 상태 정보를 모은다. 루프 감지 조정기(630)는 루프 상태를 감지하며 언제 루프 상태의 변화가 발생하는지를 적절한 라인 조정기(603)에게 알린다. 링 감지 조정기(640)는 링 상태동안 링 상태를 감지하고 링 상태에 대한 변화를 적당한 라인 조정기(603)로 통보한다. 또한 라인 조정기(603)는 라인 전압 조정기(650)에게 라인 전압 상태(VBATT_ON 또는 VBATT_OFF)를 알려 배터리 상태 발생기가 RT 측의 LC의 배터리 상태를 재생하도록 한다. 라인 조정기(603)로부터 LC 링 상태 변화 정보를 수신할 때, 링 발생기(613)와 관련한 링 조정기(611)는 RT 측의 LC 의 링 신호를 만들어 낸다.

라인 조정기(603)는 RT 상태에서의 변화를 파악하기 위하여 RT 상태 정보의 데이터베이스를 유지한다. 클록 인터럽트를 받았을 때, 라인 조정기(603)는 RT 상태 정보를 조합하고, 그것은 마지막 클록이 인터럽트한 이후에 메시지 조정기(605)를 통하여 LC로의 전송을 위한 올바른 포맷으로 변화되었을 수 있다. 또한 라인 조정기(603)는 RT의 링 상태(RING_ON 또는 RING_OFF), 미터링 상태(Meter_on 또는 Meter_OFF), 라인 극성(V_POS 또는 V_NEG), 그리고 라인 전압 상태(VBATT_ON 또는 VBATT_OFF)의 변화를 감시하기 위하여 LC로부터 수신된 LC 상태 정보를 분석하여 변화에 관한 통지가 적당한 발생기 조정기에게로 보내질 수 있도록 한다. 또한, RT에 의하여 HDSL을 통해 유도된 전력을 감소시키기 위하여, 라인 조정기(603)는 라인 N이 인액티브일 때 라인 전압을 -48 V로 높게 세트하고(ON-HOOK), 라인 N이 액티브일때 라인 전압을 -24 V로 낮게 세트한다(OFF-HOOK). 또한 라인 조정기(603)는 마지막으로 전송된 메시지가 재전송을 요구하는지를 판단하기 위하여 RT에 의하여 LC로부터 수신된 승인 메시지를 분석한다. 라인이 점유되어 있을 때, 적절한 라인 조정기(603)는 라인이 인액티브라는 것(LINE_N_ACTIVE)을 RT 관리자(601)에게 알린다. 또한 라인 조정기(603)는 라인이 인액티브인지(LINE_N_INACTIVE)를 RT 관리자(601)에게 알린다.

메시지 조정기(605)는 LC 및 RT 사이, 그리고 RT 자체 내의 다양한 소프트웨어 모듈 사이의 신뢰성있는 통신을 지원하기 위하여 사용되는 프로토콜을 구현하는 역할을 한다. 메시지 조정기(605)는 라인 조정기(603), RT 관리자(601) 또는 다른 조정기로부터 내부 메시지를 받아들이며, 메시지가 HDSL(104)를 통하여 RT로부터 LC로 보내질 것을 요구한다. 메시지 조정기(605)는 LC로의 전송을 위한 프로토콜에 따라서 수신된 메시지를 조합하며 다른 메시지를 전송하기 전에 올바른 승인에 대하여 체크를 한다. 메시지 조정기(605)는 상기에서 상세히 설명하였듯이, LC에서의 그 상대방과 유사한 방식으로 동작한다.

전화교환국에서 수행된 검사를 지원하는 것 외에도, RT 소프트웨어는 검사를 역순환 검사뿐만 아니라 RT만의 검사도 지원한다. RT 소프트웨어는 언제 라인이 검사 하에 있는지를 RT 관리자(601)에게 알리는 검사 수퍼바이저(608)를 포함한다. 검사 수퍼바이저(608)는 다양한 검사 조정기들(예를 들어 4Tel 검사, MTL 검사, VanderHoff 검사와 호환인 것들)을 조정하여 라인 세트(LC와 링크된 RT)가 동시에 한가지 검사에 의하여 검사될 수 있도록 한다. 또한, 검사 수퍼바이저(608)는 하나의 라인만이 동시에 모든 종류의 검사 하에 있도록 동작할 수 있다.

RT 소프트웨어 역시 워치도그 처리 구동기를 포함하며, 상기 워치도그 처리 구동기는 필요시 교착상태를 방지하고 오동작하는 RT 소프트웨어가 정상 동작 상태로 리세트되도록 주기적으로 워치도그를 리세트한다.

Ⅳ. 결론

상기 설명은 설명을 목적으로 하는 것이지 한정을 위한 것이 아니다. 상기 설명을 이해하여 많은 실시예를 당업자가 구현할 수 있다. 예를 통하여, 본 발명은 여기서 4개의 음성 신호(POTS)의 전송에 대하여 설명하였지만, 본 발명은 여기에 한정되는 것은 아니다. 예를 들어, 본 발명은 라디오 및 TV 신호, 전송사진, 텔레타이프, 팩시밀리 및 그 외의 신호를 전송 및 수신하는데 이용될 수 있다. 다른 실시예에서, 본 발명은 단일 트위스트 페어라인 상에 4개 VF 신호를 동시 전송하는 것에 대하여 설명하였지만, 본 발명은 단일 트위스트 페어라인상에 4개 이상의 VF 신호를 전송하도록 쉽게 확장될 수 있다. 또한, 본 발명은 코덱 필터, 하이브리드 트랜스포머 및 SLIC 회로와 같은 본 발명의 일부 소자를 DDS 인터페이스 등과 같은 선택적인 회로로 대체함으로써 디지털 데이터 서비스(DDS)를 제공하여 음성 데이터 대신 64kbps 채널 데이터를 제공할 수 있다. 또한, 음성, DDS, 또는 다른 인터페이스를 결합함으로써 음성, DDS, 아날로그 데이터 서비스 및/또는 비디오 신호를 결합할 수 있다. 또 다른 실시예에서, 본 발명은 특정 집적회로와 동작 속도에 대하여 설명하였지만, 본 발명은 여기에 한정되지 않는다. 따라서, 본 발명의 권리범위는 상기 설명에 한정되지 않으며, 첨부된 청구범위 및 상기 청구범위와 등가인 범위에 의하여 결정된다.

Claims (20)

1. 단일 트위스트 페어라인을 통하여 전화 회사 위치와 고객 건물사이의 적어도 4개의 전화 라인에 대한 신호를 전송 및 수신하는 방법에 있어서,

   상기 전화 회사 위치에서 적어도 4개의 전화 신호를 전화교환국 터미널 유니트로 제공하는 단계;

   상기 적어도 4개의 전화 신호의 전송 방향 부분에 상응하는 신호를 프레임 4B+D 포맷에서 288kbps인 멀티플렉싱된 이진 신호로 변환하는 단계;

   상기 멀티플렉싱된 이진 신호를 출발 디지털 신호로 변환하는 단계;

   상기 전화교환국 터미널 유니트로부터의 상기 출발 디지털 신호를 상기 단일 트위스트 페어라인을 통하여 상기 고객 건물로 전송하는 단계;

   상기 단일 트위스트 페어라인을 통하여 상기 고객 건물로부터 상기 전화교환국 터미널 유니트에서 입력 디지털 신호를 수신하는 단계;

   상기 입력 디지털 신호를 멀티플렉싱된 이진 신호로 변환하는 단계; 및

   상기 적어도 4개의 전화 신호에 상응하는 수신 방향 부분으로 상기 멀티플렉싱된 이진 신호를 변환하는 단계를 포함하는 것을 특징으로 하는 신호 전송 및 수신 방법.
2. 제 1항에 있어서, 상기 출발 및 입력 디지털 신호는 144 kbaud의 심볼율에서 2B1Q인 것을 특징으로 하는 신호 전송 및 수신 방법.
3. 제 1항에 있어서, 상기 출발 및 입력 디지털 신호는 216 kbaud의 심볼율에서 4B3T인 것을 특징으로 하는 신호 전송 및 수신 방법.
4. 제 1항에 있어서, 상기 전화교환국 터미널 유니트는 라인 카드를 포함하는 것을 특징으로 하는 신호 전송 및 수신 방법.
5. 제 1항에 있어서, 상기 전화교환국 터미널 유니트는 음성 신호, 비디오 신호 및 데이터 신호로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 신호 전송 및 수신 방법.
6. 제 1항에 있어서, 상기 전화 신호는 음성 신호, 비디오 신호 및 데이터 신호를 포함하는 것을 특징으로 하는 신호 전송 및 수신 방법.
7. 제 4항에 있어서, 상기 단일 트위스트 페어라인은 적어도 15 킬로피트 전장을 가진 것을 특징으로 하는 신호 전송 및 수신 방법.
8. 단일 트위스트 페어라인을 통하여 전화 회사 위치와 고객 건물사이의 적어도 4개의 전화 라인에 대한 신호를 전송 및 수신하는 장치에 있어서,

   상기 전화 회사 위치에 있으며, 적어도 4개의 아날로그 신호를 출력하는 적어도 4개의 신호 소스; 및

   상기 적어도 4개의 신호 소스에 연결되며, 멀티플렉싱된 이진 신호로 변환하기 위하여 상기 적어도 4개의 아날로그 신호를 수신하며, 상기 멀티플렉싱된 이진 신호를 출발 포맷 디지털 신호로 변환하고, 상기 단일 트위스트 페어라인을 통하여 상기 출발 포맷 디지털 신호를 상기 고객 건물로 전송하는 라인 카드를 포함하는 것을 특징으로 하는 신호 전송 및 수신 장치.
9. 제 8항에 있어서, 상기 장치는 상기 단일 트위스트 페어라인에 연결되며, 상기 고객 건물에서 가입자 장치에 사용되도록 적어도 4개의 아날로그 신호로 변환시키기 위하여 상기 출발 포맷 디지털 신호를 수신하는 원격 터미널을 더 포함하는 것을 특징으로 하는 신호 전송 및 수신 장치.
10. 제 9항에 있어서, 상기 출발 포맷 디지털 신호는 2B1Q 및 4B3T 신호로 구성된 그룹으로부터 선택되는 것을 특징으로 하는 신호 전송 및 수신 장치.
11. 제 9항에 있어서, 상기 멀티플렉싱된 이진 신호는 4B+D와 프레임 데이터를 포함하는 288 kbps 신호인 것을 특징으로 하는 신호 전송 및 수신 장치.
12. 제 11항에 있어서, 상기 출발 포맷 디지털 신호는 144 kbaud 2B1Q 신호인 것을 특징으로 하는 신호 전송 및 수신 장치.
13. 제 11항에 있어서, 상기 출발 포맷 디지털 신호는 216 kbaud 4B3T 신호인 것을 특징으로 하는 신호 전송 및 수신 장치.
14. 제 11항에 있어서, 상기 단일 트위스트 페어라인은 적어도 15 킬로피트의 전장을 가지는 것을 특징으로 하는 신호 전송 및 수신 장치.
15. 제 11항에 있어서, 상기 아날로그 신호는 음성 신호, 비디오 신호 또는 데이터 신호를 포함하는 것을 특징으로 하는 신호 전송 및 수신 장치.
16. 단일 트위스트 페어라인을 통하여 전화 회사 위치와 고객 건물사이의 적어도 4개의 채널을 멀티플렉싱된 디지털로 변환하기 위한 방법에 있어서,

    적어도 4개의 전화 신호를 수신하여 포맷 디지털 신호로 변환하며, 상기 단일 트위스트 페어라인을 통하여 상기 포맷 디지털 신호를 상기 고객 건물로 전송하는 전화교환국 터미널 유니트를 상기 전화 회사 위치에 설치하는 단계; 및

    상기 단일 트위스트 페어라인으로부터 상기 포맷 디지털 신호를 수신하고, 상기 고객 건물의 가입자 장치에 사용하도록 상기 포맷 디지털 신호를 적어도 4개의 채널로 변환하는 원격 터미널을 상기 고객 건물에 설치하는 단계를 포함하는 것을 특징으로 하는 방법.
17. 제 16항에 있어서, 상기 포맷 디지털 신호는 4B+D와 프레임 데이터를 포함하는 288 kbps 신호인 것을 특징으로 하는 방법.
18. 제 16항에 있어서, 상기 포맷 디지털 신호는 144 kbaud 2B1Q 신호인 것을 특징으로 하는 방법.
19. 제 17항에 있어서, 상기 포맷 디지털 신호는 216 kbaud 4B3T 신호인 것을 특징으로 하는 방법.
20. 제 17항에 있어서, 상기 유니트는 라인 카드인 것을 특징으로 하는 방법.