KR19990021881A - Demultiplexers, protective switch units, networks and demultiplexing methods - Google Patents
Demultiplexers, protective switch units, networks and demultiplexing methods Download PDFInfo
- Publication number
- KR19990021881A KR19990021881A KR1019970708356A KR19970708356A KR19990021881A KR 19990021881 A KR19990021881 A KR 19990021881A KR 1019970708356 A KR1019970708356 A KR 1019970708356A KR 19970708356 A KR19970708356 A KR 19970708356A KR 19990021881 A KR19990021881 A KR 19990021881A
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- tline
- demultiplexer
- output
- input
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/04—Distributors combined with modulators or demodulators
- H04J3/047—Distributors with transistors or integrated circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B3/00—Line transmission systems
- H04B3/02—Details
- H04B3/04—Control of transmission; Equalising
- H04B3/14—Control of transmission; Equalising characterised by the equalising network used
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/60—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being bipolar transistors
- H03K17/62—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors
- H03K17/6285—Switching arrangements with several input- output-terminals, e.g. multiplexers, distributors with several outputs only combined with selecting means
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/14—Monitoring arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Time-Division Multiplex Systems (AREA)
- Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
- Amplifiers (AREA)
Abstract
본원은 멀티플렉싱 과정에서 입력에서 수신된 신호용 출력을 선택하는 디멀티플렉서와, 하나의 디멀티플렉서를 포함하는 보호 스위치 유니트와, 하나의 보호 스위치 유니트를 포함하는 통신망으로 구비되고, 거기에서 디멀티플렉서는 입력(IN+, IN-) 및 적어도 2개의 출력(OUT1+, OUT1-, OUT2+, OUT2-)을 갖는다. 입력에서 제1연결점(IN1+)이 제1전송선(TLINE_1)에 연결되어 입력신호를 거기로 전도시킨다. 각 출력에서 제1연결점(OUT1+, OUT2+)이 각 제1제어가능한 신호전송장치(Q1, Q2)를 경유해서 전송선(TLINE_1)에 연결된다. 외부제어가능한 신호 스위치수단(S1, S2)이 각 출력에 또한 연결된다. 스위치수단(S1)이 제1전송선(TLINE_1)을 통해 인가되는 신호를 선택된 출력의 제1연결점(OUT1+)으로 전송하기 위해 상기 제1신호전송장치(Q1)중 하나를 제어한다. 신호 또는 상기 입력에 전달된 적어도 그 부분을 제1전송선(TLINE_1)으로 순방향되게 하기 위한 각 출력에 또한 연결된다. 제1전송선(TLINE_1)이 출력에서 제1연결점(OUT+)에 연결되고, 거기에서 양호한 품질의 신호가 얻어진다.The present application is provided with a demultiplexer for selecting an output for a signal received at an input during a multiplexing process, a protection switch unit including one demultiplexer, and a communication network including one protection switch unit, wherein the demultiplexer is provided with an input (IN +, IN -) And at least two outputs (OUT1 +, OUT1-, OUT2 +, OUT2-). At the input, the first connection point IN1 + is connected to the first transmission line TLINE_1 to conduct the input signal there. At each output, first connection points OUT1 +, OUT2 + are connected to transmission line TLINE_1 via respective first controllable signal transmission devices Q1, Q2. Externally controllable signal switch means S1 and S2 are also connected to each output. The switch means S1 controls one of the first signal transmission devices Q1 to transmit a signal applied through the first transmission line TLINE_1 to the first connection point OUT1 + of the selected output. It is also connected to each output for forwarding a signal or at least part thereof delivered to the input to the first transmission line TLINE_1. The first transmission line TLINE_1 is connected at the output to the first connection point OUT +, where a signal of good quality is obtained.
Description
통신망에서, 복수의 신호선이 각 터미널 액세스 유니트의 매체를 통해 교환기에 종종 연결된다. 상기 터미널 액세스 유니트는 상대적으로 값비싸고 복잡한 유니트이고, 그것은 때때로 파괴될 수 있다. 상기 이유로 인해, 망은 적어도 하나의 보호 스위치 유니트를 포함하고, 그 유니트의 출력은 신호선에 연결되고 그 유니트의 입력이 예비 터미널 액세스 유니트에 연결된다.In a communication network, a plurality of signal lines are often connected to the exchange through the medium of each terminal access unit. The terminal access unit is a relatively expensive and complicated unit, which can sometimes be destroyed. For this reason, the network comprises at least one protective switch unit, the output of which is connected to the signal line and the input of the unit to the spare terminal access unit.
표준 터미널 액세스 유니트가 어떤 이유 또는 다른 이유로 사용할 수 없을 때, 교환기는 사용할 수 없는 정상 터미널 액세스 유니트에 연결된 신호선용으로 의도되는 출력신호를 예비 터미널 액세스 유니트를 경유해 보호 스위치 유니트의 디멀티플렉서로 보내고, 상기 디멀티플렉서는 출력신호를 상기 신호선으로 전송되게 하기 위해 제어된다.When the standard terminal access unit cannot be used for any reason or for any other reason, the exchange sends an output signal intended for the signal line connected to the normal terminal access unit which is not available via the spare terminal access unit to the demultiplexer of the protective switch unit, and The demultiplexer is controlled to cause an output signal to be sent to the signal line.
양호한 신호품질이 약 140∼155Mb/s 영역에서 전송속도를 갖는 신호를 스위칭하거나 디멀티플렉싱할 때 요구된다. 상기 관계에서, 출력신호의 펄스 형태는 입력신호의 펄스 형태와 같게 되도록 종종 요구된다.Good signal quality is required when switching or demultiplexing signals having transmission rates in the region of about 140-155 Mb / s. In this relationship, the pulse shape of the output signal is often required to be the same as the pulse shape of the input signal.
구성 및 도선간의 부정합의 문제는 고 전송속도의 디멀티플렉서에서 쉽게 발생할 수 있어, 신호품질에 커다란 손상을 끼친다.Mismatches between configuration and leads can easily occur in high-speed demultiplexers, causing significant damage to signal quality.
보호 스위치 유니트에서 예비 터미널 액세스 유니트 및 또한 가능하다면 디멀티플렉서를 오류에 대해 조절하는 것이 또한 필요하다.It is also necessary to adjust the spare terminal access unit and also the demultiplexer against errors in the protective switch unit.
복수의 표준 회로는 상대적으로 간단하고 값싼 방법으로 약 30Mb/s까지의 비트 속도를 갖는 신호를 디멀티플렉싱하기 위해 존재한다. 더 높은 비트 속도에서, 라인 임피던스, 연결, 종단, 라인동작 및 구성 데이터는 엄격한 요구사항을 회로에 있게 한다. 가능한한 일정하게 도선 임피던스를 유지하기 위해, 인쇄 보드 어셈블리를 수행할 때 특별한 주의가 필요로 된다.Multiple standard circuits exist for demultiplexing signals having bit rates up to about 30 Mb / s in a relatively simple and inexpensive manner. At higher bit rates, line impedance, connection, termination, line operation, and configuration data place stringent requirements on the circuit. In order to keep the wire impedance as constant as possible, special care must be taken when performing the printed board assembly.
디멀티플렉서에서 표준 회로를 포함하는 회로는 값비싸고 많은 전류를 소비한다.In a demultiplexer, circuits including standard circuits are expensive and consume a lot of current.
상기 언급된 전송속도 범위에서 조절하는 동안 디멀티플렉싱을 현재 효과적으로 하는 기술이 없다.There is currently no technique to effectively demultiplex while adjusting in the above mentioned rate range.
US-A 5,146,113는 보드 실장된 회로를 설정된 입력 및/또는 출력 임피던스로써 구비하기 위해 회로-보드상에서 몇 개의 좁고 기다란 저항 스트립을 갖는 집적 회로를 설명한다.US-A 5,146,113 describes an integrated circuit having several narrow, long strips of resistance on a circuit-board for equipping board mounted circuits with set input and / or output impedances.
US-A 5,281,934는 전체적으로 마이크로스트립을 구성으로 하는 마이크로웨이브 멀티플렉서를 설명한다.US-A 5,281,934 describes a microwave multiplexer which is entirely comprised of a microstrip.
본 발명은 디멀티플렉서, 그 디멀티플렉서를 포함하는 보호 스위치 유니트, 그 보호 스위치 유니트를 포함하는 통신망, 디멀티플렉싱 방법에 관한 것이다. 특히, 본 발명은 약 100Mbit/s 이상 및 양호하게는 약 140∼155Mb/s의 전송속도 범위에서 양호하게는 CMI형태의 단일 모드 또는 차동모드신호인 디멀티플렉싱 신호에 관한 상기 언급된 장치 및 방법에 관한 것이다.The present invention relates to a demultiplexer, a protective switch unit including the demultiplexer, a communication network including the protective switch unit, and a demultiplexing method. In particular, the present invention relates to the aforementioned apparatus and method for demultiplexing signals which are preferably single mode or differential mode signals in the form of CMI in the transmission rate range of about 100 Mbit / s or more and preferably about 140 to 155 Mb / s. It is about.
본 발명의 부가적인 목적 및 그것에 의해 제공된 장점이 첨부 도면을 참고로 이루어진 본 발명의 양호한 실시예의 다음의 설명으로부터 명백해진다.Additional objects of the present invention and the advantages provided by the same are evident from the following description of the preferred embodiments of the present invention made with reference to the accompanying drawings.
도 1은 본 발명의 통신시스템의 블록 개략도.1 is a block schematic diagram of a communication system of the present invention;
도 2는 본 발명의 디멀티플렉서의 회로 다이어그램.2 is a circuit diagram of a demultiplexer of the present invention.
본 발명의 하나의 목적은 디멀티플렉싱시 여럿의 출력신호중 하나를 수신된 입력신호의 출력으로서 선택하는 방법을 구비하여 간단하고 값싼 방법으로 동시에 양호한 신호품질을 얻는 것이다.One object of the present invention is to provide a method of selecting one of several output signals as the output of a received input signal during demultiplexing to obtain good signal quality at the same time in a simple and inexpensive manner.
상기 목적은 입력상에서 수신된 입력신호가 처음에 제1전송선으로 전도되고 그후 적어도 2개의 출력중 하나로 선택적으로 전도되는 방법으로써 이루어진다.The object is achieved by a method in which an input signal received on an input is first conducted to a first transmission line and then selectively conducted to one of at least two outputs.
본 발명의 다른 목적은 디멀티플렉싱시 여럿의 출력중 하나를 수신된 입력신호의 출력으로서 선택하고, 출력들중 하나로 전달된 신호를 간단한 방법으로 조절되게 하는 방법을 제공하는 것이다.It is another object of the present invention to provide a method of selecting one of several outputs as an output of a received input signal and deciding in a simple manner the signal passed to one of the outputs during demultiplexing.
상기 목적은 선택된 출력으로 통과되는 입력신호를 제3전송선으로 동시에 전도시킴으로써 선택된 출력으로 전송된 신호의 복제를 발생시키는 것을 또한 포함하는 방법으로써 이루어진다.The object is also achieved by a method comprising generating a duplicate of the signal transmitted to the selected output by simultaneously inverting the input signal passing through the selected output to the third transmission line.
본 발명의 부가적인 목적은 디멀티플렉싱시 여럿의 출력들중 하나를 수신된 입력신호용 출력으로서 선택하는 방법을 구비하여, 거기에서 선택된 출력 및 상기 신호의 복제상에서 얻어진 신호의 왜곡이 나중의 스테이지에서 쉽게 감소될 수 있다.An additional object of the present invention is to provide a method for selecting one of several outputs as an output for a received input signal during demultiplexing, so that the distortion of the signal obtained on the selected output and the replica of the signal is easily at a later stage. Can be reduced.
상기 목적은 입력신호가 2개의 부분을 포함하고 상기 입력신호중 2개 부분이 각 제1 및 제2전송선에 각기 전도되고, 그후 선택된 출력에서 각 제1 및 제2연결점에 선택적으로 전도되고 또한 각 제3 및 제4전송선에 전도된다.The object is that the input signal comprises two parts and two parts of the input signal are respectively inverted to each of the first and second transmission lines, and then selectively at each of the first and second connection points at the selected output, Conducted to the third and fourth transmission lines.
본 발명의 또 다른 목적은 디멀티플렉서, 하나의 디멀티플렉서를 포함하는 보호 스위치 유니트, 및 하나의 보호 스위치 유니트를 포함하는 통신망을 구비하는 것이고, 거기에서 양호한 신호품질이 여럿의 출력중 하나를 수신된 입력신호용 출력으로서 선택시 간단하고 값싼 방법으로 얻어진다.It is another object of the present invention to have a demultiplexer, a protective switch unit comprising one demultiplexer, and a communication network comprising one protective switch unit, wherein a good signal quality is provided for the received input signal. When selected as an output, it is obtained in a simple and inexpensive way.
상기 목적은 디멀티플렉서, 보호 스위치 유니트 및 통신망으로써 이루어지고 거기에서 디멀티플렉서는 입력 및 적어도 2개의 출력을 포함하고, 거기에서 입력에서 연결점은 각 출력에서 제1연결점이 각 제1제어가능한 신호전송 도선수단을 경유해서 연결되는 제1전송선에 연결된다.The object consists of a demultiplexer, a protective switch unit and a communication network, in which the demultiplexer comprises an input and at least two outputs, where the connection point at the input is connected to each first controllable signal transmission lead means at each output. It is connected to the first transmission line which is connected via.
본 발명의 부가적인 목적은 디멀티플렉서, 하나의 그 디멀티플렉서를 포함하는 보호 스위치 유니트, 및 하나의 그 보호 스위치 유니트를 포함하는 통신망을 구비하는 것이고, 거기에서 디멀티플렉서의 기능 및 그 멀티플렉서의 입력에 연결된 유니트의 기능이 쉽게 조절될 수 있다.It is a further object of the invention to have a demultiplexer, a protective switch unit comprising one of the demultiplexers, and a communication network comprising one of the protective switch units, wherein the function of the demultiplexer and a unit connected to the input of the multiplexer are provided. The function can be easily adjusted.
상기 목적은 디멀티플렉서, 보호 스위치 유니트 및 통신망으로써 이루어지고 거기에서 각 제1신호전송 도선수단이 제3전송선에 연결된다.The object is achieved by a demultiplexer, a protective switch unit and a communication network, where each first signal transmission lead means is connected to a third transmission line.
본 발명의 또 다른 목적은 디멀티플렉서, 하나의 그 디멀티플렉서를 포함하는 보호 스위치 유니트, 및 하나의 그 보호 스위치 유니트를 포함하는 통신망을 구비하는 것이고, 거기에서 디멀티플렉서로부터의 출력신호에서 얻어진 왜곡이 나중의 스테이지에서 쉽게 감소될 수 있다.It is another object of the present invention to have a demultiplexer, a protective switch unit comprising one of the demultiplexers, and a communication network comprising one of the protective switch units, wherein the distortion obtained in the output signal from the demultiplexer is subjected to a later stage. Can be reduced easily.
상기 목적은 디멀티플렉서, 보호 스위치 유니트 및 통신망으로써 이루어지고 거기에서 디멀티플렉서 입력의 제2연결점이 각 제2제어가능한 신호전송 도선수단을 경유해 각 출력의 제2연결 터미널에 교대로 연결되고 제4전송선에 또한 선택적으로 연결되는 제2전송선에 연결된다.The object consists of a demultiplexer, a protective switch unit and a communication network, wherein a second connection point of the demultiplexer input is alternately connected to the second connection terminal of each output via each second controllable signal transmission lead and connected to the fourth transmission line. It is also connected to a second transmission line that is selectively connected.
도 1은 약 140∼155Mb/s 범위의 전송속도에서 전송된 CMI신호로 동작하는 통신시스템의 블록 개략도이다. 상기 시스템은 복수의 신호 도선과 통신하는 교환기(1)를 포함한다. 각 신호 도선은 보호 유니트(2)(PU=Protection Unit)에 연결된다. 8개만의 보호 유니트가 도 1에 도시되지만, 상기 유니트는 더 적거나 많은 수일 수 있다. 보호 유니트(2)로 들어오고 보호 유니트(2)로부터 나가는 신호는 각 유니트(2)를 향해 및 각 유니트(2)로부터 떠나는 것을 가르키는 화살표로 표시된다. 각 보호 유니트(2)는 각 터미널 액세스 유니트(3)(TAU)를 경유해 교환기(1)에 연결되고, 상기 유니트가 사실상 16개로 되지만, 그중 8개만이 도시된다. 상기 터미널 액세스 유니트(3)의 모듀스 오퍼랜디(modus operandi)는 본 발명에서 역할을 하지 않고 상기 기술에 숙련된 자에게는 잘 알려지고, 그러므로 더 상세하게 설명할 필요가 없다. 그러나, 상기 터미널 액세스 유니트(3)는 상대적으로 복잡하고 값비싸고 어떤 보호 스위치 형태를 필요로 하기 위해 높은 오류 주파수를 갖는다. 불사용하게 되는 신호 도선을 피하기 위해, 정규 터미널 액세스 유니트(3)중 하나가 비동작될 때 상기 유니트를 대치하기 위해 스위치 인(in)되는 예비 터미널 액세스 유니트(5)가 구비된다. 예비 터미널 유니트(5)는 교환기(1) 및 보호 스위치 유니트(4)(PSU)간에 연결된다.1 is a block schematic diagram of a communication system operating with a CMI signal transmitted at a transmission rate in the range of about 140-155 Mb / s. The system includes an exchange 1 in communication with a plurality of signal leads. Each signal lead is connected to a protection unit 2 (PU = Protection Unit). Although only eight protection units are shown in FIG. 1, the units may be fewer or more. Signals entering and exiting the protection unit 2 are indicated by arrows pointing towards and leaving each unit 2. Each protection unit 2 is connected to the exchanger 1 via each terminal access unit 3 (TAU) and there are actually 16 such units, but only eight of them are shown. The modus operandi of the terminal access unit 3 does not play a role in the present invention and is well known to those skilled in the art and therefore need not be described in more detail. However, the terminal access unit 3 is relatively complicated and expensive and has a high error frequency in order to require some form of protective switch. To avoid unused signal leads, a spare terminal access unit 5 is provided which is switched in to replace the unit when one of the regular terminal access units 3 is deactivated. The spare terminal unit 5 is connected between the exchanger 1 and the protective switch unit 4 (PSU).
상기 보호 스위치 유니트는 각 보호 유니트(2)에 연결된다. 보호 유니트(2)의 메인 듀티는 보호 스위치 유니트(4)로 들어오는 단일모드신호를 차동모드신호로 변환하고, 교환기(1)로부터 나가는 차동모드신호를 터미널 액세스 유니트(3) 및 보호 스위치 유니트(4)를 경유해 단일모드신호로 변환한다. 보호 스위치 유니트(4)는 멀티플렉서 또는 선택기 및 디멀티플렉서를 포함한다. 멀티플렉서는 도선상에 들어오는 신호 모두를 수신하고 상기 신호중 하나를 선택적으로 전송되게하는 기능을 하며, 디멀티플렉서는 교환기(1)로부터 나가는 신호를 수신하고 상기 신호를 선택된 신호 도선으로 전송하는 기능을 한다.The protective switch unit is connected to each protective unit 2. The main duty of the protection unit 2 converts the single mode signal coming into the protection switch unit 4 into a differential mode signal, and converts the differential mode signal exiting from the exchanger 1 into the terminal access unit 3 and the protection switch unit 4. The signal is converted into a single mode signal via). The protective switch unit 4 comprises a multiplexer or selector and a demultiplexer. The multiplexer functions to receive all incoming signals on the lead and to selectively transmit one of the signals, and the demultiplexer receives the outgoing signal from the exchange 1 and transmits the signal to the selected signal lead.
도 2는 본 발명의 디멀티플렉서의 실시예를 예시하고, 거기에서 디멀티플렉서가 보통 다수의 출력을 갖는 것으로 이해되지만, 2개의 입력만이 단순하게 하기 위해 도시된다. 제1입력이 제1 및 제2연결점(OUT1+ 및 OUT-)을 갖는다. 제1출력의 제1연결점(OUT1+)이 저항(R1)을 경유해 제1신호전송 도선수단(Q1)에 연결되고, 상기 수단(Q1)은 예시된 경우에 RF트랜지스터에 연결된다. 저항(R1)은 예시된 경우에 트랜지스터(Q1)의 에미터에 연결된다. 트랜지스터 베이스가 저항(R8)을 경유해 제1전송선(TLINE_1)에 연결된다. 전송선(TLINE_1)의 한 단은 전압원(VBB)에 연결되는 저항(R5)으로써 종단된다.2 illustrates an embodiment of the demultiplexer of the present invention, where it is understood that the demultiplexer usually has multiple outputs, but only two inputs are shown for simplicity. The first input has first and second connection points OUT1 + and OUT-. The first connection point OUT1 + of the first output is connected to the first signal transmission lead means Q1 via a resistor R1, which means Q1 is connected to an RF transistor in the case illustrated. Resistor R1 is connected to the emitter of transistor Q1 in the illustrated case. The transistor base is connected to the first transmission line TLINE_1 through the resistor R8. One end of the transmission line TLINE_1 is terminated with a resistor R5 connected to the voltage source VBB.
트랜지스터 콜렉터는 디멀티플렉서 회로보드에서 포함된 제3전송선(TLINE_3)에 연결되고, 상기 제3전송선이 전압원(VCC)에 연결된 각 저항(R13 및 R12)으로써 양단에서 종단된다. 제1연결점(SUP+)이 제3전송선(TLINE_3)의 한 단에서 신호를 조절출력에서 구비된다.The transistor collector is connected to a third transmission line TLINE_3 included in the demultiplexer circuit board, and the third transmission line is terminated at each end by respective resistors R13 and R12 connected to the voltage source VCC. A first connection point SUP + is provided at the end of the third transmission line TLINE_3 with a signal at the regulation output.
제1입력의 제2연결점(OUT1-)이 제1연결점(OUT1+)과 비슷하게 저항(R3 및 RF) 트랜지스터(Q4) 및 부가적인 저항(R10)을 경유해서 디멀티플렉서 회로보드상에 실장된 제2전송선(TLINE_2)에 연결된다. TLINE_2의 한 단이 전압원(VBB)에 연결되는 저항(R6)으로써 종단된다. 트랜지스터(Q4)의 콜렉터는 디멀티플렉서 회로보드상에 실장된 제4전송선(TLINE_4)에 연결되고, 상기 제4전송선이 제3전송선(TLINE_3)과 비슷한 방법으로 한 단에서 저항(R14)으로써 및 다른 단에서 저항(R7)으로써 종단되고, 상기 저항들은 전압원(VCC)에 연결된다. 조절신호 출력에서 제2연결점이 제4전송선(TLINE_4)의 한 단에서 얻어진다.The second transmission line mounted on the demultiplexer circuit board via the resistors R3 and RF transistor Q4 and the additional resistor R10 similarly to the first connection point OUT1 + of the first input point OUT1 +. Is connected to (TLINE_2). One end of TLINE_2 is terminated with a resistor R6 connected to the voltage source VBB. The collector of transistor Q4 is connected to a fourth transmission line TLINE_4 mounted on a demultiplexer circuit board, and the fourth transmission line is connected in one stage as the resistor R14 and in the other in a manner similar to the third transmission line TLINE_3. Is terminated with resistor R7 at which the resistor is connected to a voltage source VCC. The second connection point is obtained at one end of the fourth transmission line TLINE_4 at the control signal output.
제1 및 제2트랜지스터(Q1 및 Q4)의 각 에미터는 저항(R29 및 R31) 각각을 경유해 제1외부제어된 스위치수단(S1)의 한 단에 연결된다. 스위치(S1)의 다른 단은 접지에 연결된다.Each emitter of the first and second transistors Q1 and Q4 is connected to one end of the first externally controlled switch means S1 via resistors R29 and R31 respectively. The other end of the switch S1 is connected to ground.
제2출력의 연결점(OUT2+ 및 OUT2-)이 저항(R2), 트랜지스터(Q2) 및 저항(R9)을 경유해 및 저항(R4), 트랜지스터(Q3) 및 저항(R11)을 경유해 정확히 동일한 방법으로 제1 및 제2전송선(TLINE_1 및 TLINE_2)에 연결된다. 트랜지스터(Q2 및 Q3)의 각 콜렉터는 제3 및 제4전송선(TLINE_3 및 TLINE_4) 각각에 연결된다. 트랜지스터(Q2 및 Q3)의 각 에미터는 제1출력과 정확하게 동일한 방법으로 저항(R30 및 R32)을 경유해 제2외부제어된 스위치(S2)에 연결되고, 상기 스위치(S2)는 스위치(S1)와 비슷하게 접지에 또한 연결된다.The connection points OUT2 + and OUT2- of the second output are exactly the same via resistor R2, transistor Q2 and resistor R9 and via resistor R4, transistor Q3 and resistor R11. Are connected to the first and second transmission lines TLINE_1 and TLINE_2. Each collector of transistors Q2 and Q3 is connected to each of third and fourth transmission lines TLINE_3 and TLINE_4. Each emitter of transistors Q2 and Q3 is connected to a second externally controlled switch S2 via resistors R30 and R32 in exactly the same way as the first output, which switch S2 is connected to switch S1. Similarly connected to ground.
트랜지스터(Q1, Q2, Q3 및 Q4) 및 관련된 구성은 부정합 및 반사가 최소로 되도록 전송선(TLINE_1, TLINE_2, TLINE_3 및 TLINE_4)을 따라 위치된다. 실제로, 부가적인 출력용의 부가적인 트랜지스터는 상기 전송선(TLINE_1, TLINE_2, TLINE_3 및 TLINE_4)을 따라 대응해서 위치된다.Transistors Q1, Q2, Q3 and Q4 and associated configurations are located along transmission lines TLINE_1, TLINE_2, TLINE_3 and TLINE_4 so that mismatches and reflections are minimal. In fact, additional transistors for additional outputs are correspondingly located along the transmission lines TLINE_1, TLINE_2, TLINE_3 and TLINE_4.
차동증폭기(D_AMP)는 하나의 출력을 갖고 제1연결점(+0)에서 제1전송선(TLINE_1)에 및 제2연결점(-0)에서 제2전송선(TLINE_2)에 연결된다. 증폭기(D_AMP)는 입력에서 각 연결점(IN+ 및 IN-)에 각기 연결되는 2개의 연결점(+I 및 -I)을 갖는 입력을 갖는다.The differential amplifier D_AMP has one output and is connected to the first transmission line TLINE_1 at the first connection point (+0) and to the second transmission line TLINE_2 at the second connection point (-0). The amplifier D_AMP has an input with two connection points (+ I and -I) respectively connected to respective connection points IN + and IN- at the input.
증폭기(D_AMP)를 연결시킨 각 제1 및 제2전송선(TLINE_1 및 TLINE_2)의 단을 종단시키는 저항들이 증폭기에 포함되고, 또한 소스(VBB)에 연결되고, 그것이 또한 전송선의 상기 단에서 증폭기(D_AMP)에 포함되고 그러므로 도면에서 도시되지 않는 다.Resistors terminating the ends of each of the first and second transmission lines TLINE_1 and TLINE_2 connecting the amplifier D_AMP are included in the amplifier and also connected to the source VBB, which is also connected to the amplifier D_AMP at the end of the transmission line. And therefore not shown in the figures.
양호한 실시예에서, 각 전송선(TLINE_1, TLINE_2, TLINE_3 및 TLINE_4)은 보드 회로에 포함된 마이크로칩 형태를 갖고 그것에 트랜지스터가 연결된다. 상기 마이크로칩들은 양호하게는 직선이며, 동일한 길이를 갖고, 필수적으로 단일 폭이다. 그러나, 본 실시예의 중요한 특징은 각 출력에서 2개의 트랜지스터가 증폭기(D_AMP)의 출력에서 연결점(+0 및 -0)에 동등하게 긴 경로를 갖는 다는 것이다. 전송선(TLINE_1, TLINE_2, TLINE_3 및 TLINE_4)은 마이크로스트립의 임피던스를 수동 트랜지스터에 의해 공급되는 부가적인 용량에 정합시키기 위해 트랜지스터가 연결되는 그 점에서 선택적으로 약간 좁아진다. 대안적으로, 각 전송선의 임피던스는 트랜지스터가 공급하는 부가적인 분배 용량을 갖는 전송선에 대응하기 위해 종단 저항(R5, R6, R7 및 R12, R13 및 R14)의 값을 선택함으로써 수동 트랜지스터의 용량에 정합될 수 있다.In a preferred embodiment, each transmission line TLINE_1, TLINE_2, TLINE_3 and TLINE_4 has the form of a microchip included in the board circuit and a transistor is connected thereto. The microchips are preferably straight, have the same length and are essentially single width. However, an important feature of this embodiment is that two transistors at each output have an equally long path to the junctions (+0 and -0) at the output of the amplifier D_AMP. The transmission lines TLINE_1, TLINE_2, TLINE_3 and TLINE_4 are optionally slightly narrowed in that the transistors are connected to match the impedance of the microstrip to the additional capacitance supplied by the passive transistors. Alternatively, the impedance of each transmission line is matched to the capacitance of the passive transistor by selecting the value of the termination resistors R5, R6, R7 and R12, R13 and R14 to correspond to the transmission lines with additional distribution capacitance supplied by the transistor. Can be.
전송선의 다른 성취가능한 변형이 회로보드의 중간층에 배치된 평행 평면선(스트립라인)이다. 그러나, 상기 전송선 실시예는 트랜지스터로 하여금 부싱(bushings) 또는 스로우레트(throughlets)에 의해 상기 선에 연결되도록 요구되어, 그것은 트랜지스터가 마이크로스트립에 연결될 때보다 정합 문제를 해결하기에 약간 더 어렵게 만든다. 그러나, 디멀티플렉서의 입력 및 출력이 회로보드의 내부를 통해 있는 평행 평면선의 형태로 종종 구성된다.Another achievable variant of the transmission line is a parallel plane line (stripline) disposed in the middle layer of the circuit board. However, the transmission line embodiment requires the transistor to be connected to the line by bushings or throughlets, which makes it slightly more difficult to solve the matching problem than when the transistor is connected to the microstrip. However, the input and output of the demultiplexer are often configured in the form of parallel plane lines through the interior of the circuit board.
도 2에 예시된 디멀티플렉서가 차동모드신호로써 기능하고, 결과적으로 디멀티플렉서를 떠나는 신호의 왜곡이 감소되게 된다. 디멀티플렉서는 다음과 같이 동작한다 : 입력신호는 입력(IN+, IN-)상에서 수신되고 증폭기(D_AMP)에서 알맞은 레벨로 증폭된다. 그 증폭된 입력신호가 제1 및 제2전송선(TLINE_1 및 TLINE_2)에 의해 선택된 출력으로 전송된다. 증폭기(D_AMP)의 증폭이 출력 임피던스 및 부하로 인한 결과적인 손실을 필수적으로 보상하기 위해 선택된다.The demultiplexer illustrated in FIG. 2 functions as a differential mode signal, and as a result, the distortion of the signal leaving the demultiplexer is reduced. The demultiplexer operates as follows: The input signal is received on the inputs IN + and IN- and amplified to the appropriate level in the amplifier D_AMP. The amplified input signal is transmitted to the output selected by the first and second transmission lines TLINE_1 and TLINE_2. Amplification of the amplifier D_AMP is chosen to essentially compensate for the resulting losses due to output impedance and load.
입력들중 하나인 예를 들어 제1출력등은 상기 입력이 닫혀졌을 때 입력에 연결된 트랜지스터(Q1 및 Q4)를 작동시키는 제1외부제어된 스위치(S1)에 의해 작동된다. 제2입력이 수동적인데, 즉 제2스위치(S2)가 오프된다.One of the inputs, for example a first output, is operated by a first externally controlled switch S1 which activates transistors Q1 and Q4 connected to the input when the input is closed. The second input is passive, ie the second switch S2 is turned off.
스위치는 상기 기술에 숙련된 자에게 공지된 다수의 다른 디자인중 어느 하나를 구비하고, 예를 들어 트랜지스터 형태를 갖는다. 스위치(S1 및 S2)는 보호 스위치 유니트에 배열된 제어 회로에 의해 제어되고, 상기 언급된 터미널 액세스 유니트중 어느 것이 비동작되는 지에 따라 스위치를 닫는 기능을 한다. 상기 스위칭 기능은 상기 언급된 교환기로부터 직접적으로 또한 수행될 수 있다. 스위치(S1)가 닫혀질 때, 트랜지스터(Q1 및 Q4)가 바이어스되고 증폭된 입력신호는 전송선(TLINE_1 및 TLINE_2)으로부터 트랜지스터(Q1 및 Q4)를 통해 제1출력의 연결점(OUT1+ 및 OUT1-)으로 전도된다.The switch has any one of a number of different designs known to those skilled in the art, for example in the form of a transistor. The switches S1 and S2 are controlled by a control circuit arranged in the protective switch unit, and function to close the switch depending on which of the above-mentioned terminal access units is deactivated. The switching function can also be performed directly from the above mentioned exchanger. When the switch S1 is closed, the transistors Q1 and Q4 are biased and the amplified input signal is transmitted from the transmission lines TLINE_1 and TLINE_2 to the connection points OUT1 + and OUT1- of the first output via the transistors Q1 and Q4. Is inverted.
디멀티플렉서는 출력신호가 출력상에서 얻어진 즉시 출력신호를 제3 및 제4전송선(TLINE_3 및 TLINE_4)으로 또한 전도시키기 위해 사용된다. 그것은 입력신호의 복제가 또한 얻어지는 것을 의미한다. 상기 복제는 조절출력의 연결점(SUP+, SUP-)에서 얻어지고 보호 스위치 유니트에 포함되는 조절회로에서 처리된다. 디멀티플렉서는 조절신호를 증폭하는 제2차동증폭기를 또한 포함한다. 상기 신호를 분석함으로써 예비 액세스 유니트가 파괴되었는 지, 아닌지가 설정될 수 있다. 신호 분석은 디멀티플렉서가 의도된 방법으로 작동하는 지가 드러난다. 그것은 그렇치 않으면 요구되는 부가적인 조절회로를 절약하는 것을 나타낸다.The demultiplexer is used to also conduct the output signal to the third and fourth transmission lines TLINE_3 and TLINE_4 as soon as the output signal is obtained on the output. That means that a duplicate of the input signal is also obtained. The duplication is obtained at the connection points SUP + and SUP- of the regulating output and processed in the regulating circuit included in the protective switch unit. The demultiplexer also includes a second differential amplifier that amplifies the control signal. By analyzing the signal, it can be set whether or not the spare access unit has been destroyed. Signal analysis reveals that the demultiplexer works in the intended way. It would otherwise save the additional control circuitry required.
전송선의 연결은 어떤 반사가 빨리 구별되는 것을 의미한다. 전송선이 배치되어 제3 및 제4전송선(TLINE_3 및 TLINE_4)이 제1 및 제2전송선(TLINE_1 및 TLINE_2)의 임피던스의 대략 절반을 갖는다. 그것은 전송선의 폭 및 접지 평면에 대한 그 각각의 거리를 선택함으로써 이루어진다. 그 선택의 결과로서, 트랜지스터의 콜렉터 전압이 에미터 및 베이스 전압보다 낮게 된다. 콜렉터로부터 베이스로의 누화는 신호품질에 매우 사소한 영향만을 끼친다. 소정의 누화 정도는 약방향으로 발생하나, 조절신호의 품질이 출력신호의 품질과 같이 중요하지 않다. 콜렉터 전압이 베이스 및 에미터 전압과 비교해서 낮기 때문에, 트랜지스터는 에미터 폴로워로서 고려될 수 있다. 그것은 높은 입력 임피던스를 부여하고 그럼으로써 제1 및 제2전송선(TLINE_1 및 TLINE_2)상에 거의 영향을 끼치지 않고, 그것은 펄스 형태에 사소한 영향만을 끼친다.Connection of transmission lines means that some reflections are quickly distinguished. Transmission lines are arranged so that the third and fourth transmission lines TLINE_3 and TLINE_4 have approximately half the impedance of the first and second transmission lines TLINE_1 and TLINE_2. This is done by choosing the width of the transmission line and its respective distance to the ground plane. As a result of that choice, the collector voltage of the transistor is lower than the emitter and base voltages. Crosstalk from the collector to the base has only a very minor impact on signal quality. The predetermined degree of crosstalk occurs in the weak direction, but the quality of the control signal is not as important as the quality of the output signal. Since the collector voltage is low compared to the base and emitter voltages, the transistor can be considered as emitter follower. It gives high input impedance and thereby has little influence on the first and second transmission lines TLINE_1 and TLINE_2, which only has a minor effect on the pulse shape.
증폭기(D_AMP)는 제1 및 제2전송선(TLINE_1 및 TLINE_2)의 대향 단부에 대안적으로 연결될 수 있다. 조절신호출력이 제3 및 제4전송선(TLINE_3 및 TLINE_4)의 대향 단부에도 위치될 수 있다.The amplifier D_AMP may alternatively be connected to opposite ends of the first and second transmission lines TLINE_1 and TLINE_2. The control signal output may also be located at opposite ends of the third and fourth transmission lines TLINE_3 and TLINE_4.
Claims (29)
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SE9502010-3 | 1995-06-01 | ||
SE9502010A SE504533C2 (en) | 1995-06-01 | 1995-06-01 | Demultiplexer, protective switching unit, telecommunications network and method of demultiplexing |
Publications (1)
Publication Number | Publication Date |
---|---|
KR19990021881A true KR19990021881A (en) | 1999-03-25 |
Family
ID=20398484
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970708356A KR19990021881A (en) | 1995-06-01 | 1996-05-24 | Demultiplexers, protective switch units, networks and demultiplexing methods |
Country Status (8)
Country | Link |
---|---|
EP (1) | EP0873609A1 (en) |
JP (1) | JPH11507480A (en) |
KR (1) | KR19990021881A (en) |
CN (1) | CN1191642A (en) |
AU (1) | AU705430B2 (en) |
CA (1) | CA2222624A1 (en) |
SE (1) | SE504533C2 (en) |
WO (1) | WO1996038943A1 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8573436B2 (en) | 2010-03-19 | 2013-11-05 | Pura Stainless Llc | Plastic-free device for fluid storage and delivery |
USD818133S1 (en) | 2012-09-05 | 2018-05-15 | Pura Stainless Llc | Top for a fluid container |
USD820085S1 (en) | 2017-05-19 | 2018-06-12 | Pura Stainless Llc | Fluid container spout with straw |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03259561A (en) * | 1990-03-09 | 1991-11-19 | Fujitsu Ltd | Semiconductor device |
JPH04286230A (en) * | 1991-03-14 | 1992-10-12 | Fujitsu Ltd | Living/spare line switching system |
US5281934A (en) * | 1992-04-09 | 1994-01-25 | Trw Inc. | Common input junction, multioctave printed microwave multiplexer |
GB9405771D0 (en) * | 1994-03-23 | 1994-05-11 | Plessey Telecomm | Telecommunications system protection scheme |
-
1995
- 1995-06-01 SE SE9502010A patent/SE504533C2/en not_active IP Right Cessation
-
1996
- 1996-05-24 WO PCT/SE1996/000679 patent/WO1996038943A1/en not_active Application Discontinuation
- 1996-05-24 CA CA002222624A patent/CA2222624A1/en not_active Abandoned
- 1996-05-24 AU AU60196/96A patent/AU705430B2/en not_active Ceased
- 1996-05-24 EP EP96917759A patent/EP0873609A1/en not_active Withdrawn
- 1996-05-24 KR KR1019970708356A patent/KR19990021881A/en not_active Application Discontinuation
- 1996-05-24 CN CN96195662A patent/CN1191642A/en active Pending
- 1996-05-24 JP JP8535995A patent/JPH11507480A/en active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8573436B2 (en) | 2010-03-19 | 2013-11-05 | Pura Stainless Llc | Plastic-free device for fluid storage and delivery |
US8739991B2 (en) | 2010-03-19 | 2014-06-03 | Pura Stainless Llc | Stainless steel lid portion of a fluid dispenser system |
US9233052B2 (en) | 2010-03-19 | 2016-01-12 | Pura Stainless Llc | Insulated fluid dispenser system |
USD818133S1 (en) | 2012-09-05 | 2018-05-15 | Pura Stainless Llc | Top for a fluid container |
USD820085S1 (en) | 2017-05-19 | 2018-06-12 | Pura Stainless Llc | Fluid container spout with straw |
Also Published As
Publication number | Publication date |
---|---|
AU705430B2 (en) | 1999-05-20 |
AU6019696A (en) | 1996-12-18 |
EP0873609A1 (en) | 1998-10-28 |
JPH11507480A (en) | 1999-06-29 |
CA2222624A1 (en) | 1996-12-05 |
CN1191642A (en) | 1998-08-26 |
SE9502010D0 (en) | 1995-06-01 |
WO1996038943A1 (en) | 1996-12-05 |
SE504533C2 (en) | 1997-03-03 |
SE9502010L (en) | 1996-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6337884B1 (en) | Circuitry for allowing two drivers to communicate with two receivers using one transmission line | |
KR100304334B1 (en) | Integrated circuit with controllable impedance | |
US6272185B1 (en) | Method and apparatus for performing data pulse detection | |
US5666354A (en) | CMOS bi-directional differential link | |
US7723995B2 (en) | Test switching circuit for a high speed data interface | |
KR100277755B1 (en) | Signal receiving and signal processing unit | |
US6522174B2 (en) | Differential cascode current mode driver | |
AU729263B2 (en) | Universal receiver device | |
US6166570A (en) | Output buffer circuit with switchable common mode output level | |
US7609097B2 (en) | Driver circuit and a method for matching the output impedance of a driver circuit with a load impedance | |
US6573760B1 (en) | Receiver for common mode data signals carried on a differential interface | |
US5048055A (en) | Multi-data rate selectable equalizer | |
KR19990021881A (en) | Demultiplexers, protective switch units, networks and demultiplexing methods | |
US6944239B2 (en) | CMOS receiver for simultaneous bi-directional links | |
US20030218502A1 (en) | Variable gain amplifier | |
JP3023705B2 (en) | Spare channel switching apparatus and method | |
JP2911465B2 (en) | Digital subscriber controller device | |
KR19990022025A (en) | Multiplexers, Protective Switch Units, Networks and Multiplexing Methods | |
US6281740B1 (en) | Connecting arrangement for selectively presenting resistive properties using transistors | |
KR100904845B1 (en) | A transmission lines arrangement | |
JP2004537923A (en) | Line driver for transmitting data | |
KR100462437B1 (en) | Line receiver circuit | |
US20240007069A1 (en) | Hybrid distributed driver | |
Le Fevre et al. | A 100 Mb/s multi-LAN crosspoint chip set for cable management | |
US4287387A (en) | Teletypewriter loop switching matrix |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |