KR19990016464A - LCD and its manufacturing method - Google Patents

LCD and its manufacturing method Download PDF

Info

Publication number
KR19990016464A
KR19990016464A KR1019970039027A KR19970039027A KR19990016464A KR 19990016464 A KR19990016464 A KR 19990016464A KR 1019970039027 A KR1019970039027 A KR 1019970039027A KR 19970039027 A KR19970039027 A KR 19970039027A KR 19990016464 A KR19990016464 A KR 19990016464A
Authority
KR
South Korea
Prior art keywords
electrode
insulating film
region
interlayer insulating
semiconductor layer
Prior art date
Application number
KR1019970039027A
Other languages
Korean (ko)
Other versions
KR100267980B1 (en
Inventor
장석필
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019970039027A priority Critical patent/KR100267980B1/en
Publication of KR19990016464A publication Critical patent/KR19990016464A/en
Application granted granted Critical
Publication of KR100267980B1 publication Critical patent/KR100267980B1/en

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136286Wiring, e.g. gate line, drain line
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Liquid Crystal (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)

Abstract

액정표시장치 및 그 제조방법에 관한 것으로, 기판상의 소정영역에 반도체층을 형성하고 반도체층을 포함한 기판 전면에 게이트 절연막을 형성한 다음, 반도체층의 소정영역을 지나도록 게이트 절연막상에 게이트 라인을 형성한다. 그리고, 게이트 라인을 마스크로 반도체층에 불순물 이온을 주입하여 소오스 영역 및 드레인 영역을 형성하고, 게이트 라인을 포함한 전면에 제 1 층간 절연막을 형성한 후, 반도체층의 소오스 영역 및 드레인 영역에 각각 콘택되도록 제 1 층간 절연막상에 데이터 라인으로 이용되는 소오스 전극 및 드레인 전극을 형성한다. 이어, 소오스 전극 및 드레인 전극을 포함한 전면에 제 2 층간 절연막을 형성하고 제 2 층간 절연막상에 소오스 전극을 커버하도록 블랙매트릭스층을 형성한 다음, 블랙매트릭스층을 포함한 전면에 평탄화막을 형성하고 평탄화막상의 소정영역에 투명 도전물질로 이루어진 공통전극 라인을 형성한다. 그리고, 공통전극 라인을 포함한 전면에 제 3 층간 절연막을 형성하고 제 3 층간 절연막상의 화소영역에 드레인 전극에 콘택되도록 화소전극을 형성함으로써, 개구율을 크게 향상시킨다.A liquid crystal display device and a method of manufacturing the same are provided. A semiconductor layer is formed on a predetermined region on a substrate, a gate insulating film is formed on the entire surface of the substrate including the semiconductor layer, and a gate line is formed on the gate insulating film so as to pass through the predetermined region of the semiconductor layer. Form. Impurity ions are implanted into the semiconductor layer using the gate line as a mask to form a source region and a drain region, and a first interlayer insulating film is formed on the entire surface including the gate line, and then contacted to the source region and the drain region of the semiconductor layer, respectively. Source and drain electrodes used as data lines are formed on the first interlayer insulating film as much as possible. Next, a second interlayer insulating film is formed on the entire surface including the source electrode and the drain electrode, and a black matrix layer is formed on the second interlayer insulating film to cover the source electrode. A common electrode line made of a transparent conductive material is formed in a predetermined region of the substrate. The aperture ratio is greatly improved by forming a third interlayer insulating film on the entire surface including the common electrode line and forming a pixel electrode in contact with the drain electrode in the pixel region on the third interlayer insulating film.

Description

액정표시장치 및 그 제조방법LCD and its manufacturing method

본 발명은 디스플레이 소자에 관한 것으로, 특히 액정표시장치 및 그 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display element, and more particularly to a liquid crystal display device and a manufacturing method thereof.

일반적으로, 컬러 박막트랜지스터 액정표시장치는 평행하게 대향하는 한쌍의 투명전극 사이에 인가되는 전압의 크기에 따라 액정의 방향이 바뀌어 광 투과율을 변화시킴으로써 픽셀(pixel)을 형성하는 기본원리에 의하여 평판 디스플레이 모듈의 역할을 하는 소자이다.In general, a color thin film transistor liquid crystal display is a flat panel display based on a basic principle of forming pixels by changing the light transmittance by changing the direction of liquid crystals according to the magnitude of voltage applied between a pair of transparent electrodes facing in parallel. A device that acts as a module.

도 1은 종래 기술에 따른 액정표시장치를 보여주는 평면도로서, 도 1에 도시된 바와 같이, 액정표시장치는 매트릭스(matrix) 형태의 화소 전극(10)을 사이에 두고 일방향으로 형성되는 게이트 전극(4)라인과, 게이트 전극(4)라인에 수직한 방향으로 형성되고 반도체층(2)에 콘택되어 박막트랜지스터의 소오스 전극으로 이용되는 데이터 전극(6)라인과, 화소영역에 형성되고 반도체층(2) 및 화소 전극(10)에 콘택되어 박막트랜지스터의 드레인 전극으로 이용되는 데이터 전극(6')과, 게이트 전극(4)라인과 동일한 방향으로 형성되고 화소영역에 걸쳐 형성되는 공통전극(4')라인과, 데이터 전극(6)라인에 중첩되어 형성되는 블랙매트릭스(8)로 구성된다.FIG. 1 is a plan view illustrating a liquid crystal display according to the related art. As shown in FIG. 1, a liquid crystal display includes a gate electrode 4 formed in one direction with a matrix pixel electrode 10 interposed therebetween. Lines, a line of data electrode 6 formed in a direction perpendicular to the gate electrode 4 line and contacting the semiconductor layer 2 to serve as a source electrode of the thin film transistor, and a semiconductor layer 2 formed in the pixel region. ) And the data electrode 6 'contacted with the pixel electrode 10 and used as the drain electrode of the thin film transistor, and the common electrode 4' formed in the same direction as the gate electrode 4 line and formed over the pixel region. It consists of a line and the black matrix 8 which overlaps with the data electrode 6 line.

상기와 같이 구성되는 종래의 액정표시장치 제조방법을 설명하면 다음과 같다.Referring to the conventional manufacturing method of the liquid crystal display device configured as described above is as follows.

도 2a 내지 2h는 도 1의 A-A'선상에 따른 액정표시장치의 제조공정을 보여주는 공정단면도로서, 먼저, 도 2a에 도시된 바와 같이 유리 또는 석영 등의 투명한 절연성 기판(1)상에 다결정 실리콘 등의 반도체층(2)을 형성하고 패터닝하여 섬모양의 반도체층(2)을 형성한다.2A to 2H are cross-sectional views illustrating a manufacturing process of a liquid crystal display device along the line AA ′ of FIG. 1. First, as shown in FIG. 2A, a polycrystal is formed on a transparent insulating substrate 1 such as glass or quartz. An island-like semiconductor layer 2 is formed by patterning and patterning a semiconductor layer 2 such as silicon.

이때, 반도체층(2)은 박막트랜지스터의 활성영역으로 이용되며 또한 스토리지 커패시터의 하부전극으로도 이용된다.In this case, the semiconductor layer 2 is used as an active region of the thin film transistor and is also used as a lower electrode of the storage capacitor.

그리고, 반도체층(2)상에 게이트 절연막(3)을 형성한 후, 도 2b에 도시된 바와 같이 전면에 감광막(11)을 도포하고 패터닝하여 스토리지 커패시터의 하부전극이 될 영역의 반도체층(2)상에 형성된 게이트 절연막(3)을 노출시킨다.After the gate insulating film 3 is formed on the semiconductor layer 2, the photoresist film 11 is coated and patterned on the entire surface as shown in FIG. 2B to pattern the semiconductor layer 2 in the region to be the lower electrode of the storage capacitor. The gate insulating film 3 formed on the top surface is exposed.

그리고, 감광막(11)을 마스크로 노출된 게이트 절연막(3)의 하부에 있는 반도체층(2)에 불순물(P 또는 B)을 이온주입한다.An impurity (P or B) is ion implanted into the semiconductor layer 2 under the gate insulating film 3 where the photosensitive film 11 is exposed as a mask.

이어, 도 2c에 도시된 바와 같이 감광막(11)을 제거하고 게이트 절연막(3)을 포함한 기판(1) 전면에 다결정 실리콘 및 실리사이드(silicide)물질을 차례로 증착하고 패터닝하여 게이트 전극(4) 및 공통 전극(4')을 형성한다.Subsequently, as shown in FIG. 2C, the photoresist layer 11 is removed, and polycrystalline silicon and silicide materials are sequentially deposited and patterned on the entire surface of the substrate 1 including the gate insulating layer 3 to form the gate electrode 4 and the common layer. The electrode 4 'is formed.

여기서, 공통 전극(4')은 스토리지 커패시터의 상부전극으로 이용된다.The common electrode 4 'is used as an upper electrode of the storage capacitor.

그리고, 게이트 전극(4)을 마스크로 반도체층(2)에 불순물(P 또는 B)을 이온주입하고 열처리하여 소오스 영역과 드레인 영역을 형성한다.An impurity (P or B) is ion-implanted into the semiconductor layer 2 using the gate electrode 4 as a mask and heat-treated to form a source region and a drain region.

이어, 도 2d에 도시된 바와 같이 게이트 전극(4)을 포함한 기판(1) 전면에 제 1 층간 절연막(5)을 증착하고 게이트 절연막(3) 및 제 1 층간 절연막(5)을 선택적으로 제거하여 반도체층(2)의 소오스 영역 및 드레인 영역을 노출시킨다.Subsequently, as illustrated in FIG. 2D, the first interlayer insulating film 5 is deposited on the entire surface of the substrate 1 including the gate electrode 4, and the gate insulating film 3 and the first interlayer insulating film 5 are selectively removed. The source region and the drain region of the semiconductor layer 2 are exposed.

그리고, 도 2e에 도시된 바와 같이, 제 1 층간 절연막(5)을 포함한 기판(1) 전면에 금속을 증착하고 패터닝하여 노출된 반도체층(2)의 소오스 영역 및 드레인 영역과 연결되도록 데이터 전극(6,6')을 형성한다.As illustrated in FIG. 2E, a metal electrode is deposited and patterned on the entire surface of the substrate 1 including the first interlayer insulating layer 5 so as to be connected to a source region and a drain region of the exposed semiconductor layer 2. 6,6 ').

그리고, 데이터 전극(6,6')을 포함한 기판(1) 전면에 제 2 층간 절연막(7)을 증착하고 도 2f에 도시된 바와 같이, 제 2 층간 절연막(7)상에 금속과 같이 빛을 차단시킬 수 있는 막을 증착한 후 패터닝하여 데이터 전극(6)에 중첩되도록 블랙매트릭스(8)를 형성한다.Then, a second interlayer insulating film 7 is deposited on the entire surface of the substrate 1 including the data electrodes 6 and 6 ', and light is deposited on the second interlayer insulating film 7 as shown in FIG. 2F. A film that can be blocked is deposited and then patterned to form a black matrix 8 to overlap the data electrode 6.

이어, 도 2g에 도시된 바와 같이, 블랙메트릭스(8)를 포함한 전면에 SOG(Spin On Glass)와 같은 평탄화막(9)을 형성하여 단차를 제거하고, 도 2h에 도시된 바와 같이, 평탄화막(9) 및 제 2 층간 절연막(7)의 소정영역을 제거하여 반도체층(2)의 드레인 영역에 콘택된 데이터 전극(6')을 노출시킨다.Subsequently, as shown in FIG. 2G, a flattening film 9 such as spin on glass (SOG) is formed on the front surface including the black matrix 8 to remove the step, and as shown in FIG. 2H, the flattening film (9) and the predetermined region of the second interlayer insulating film 7 are removed to expose the data electrode 6 'contacted to the drain region of the semiconductor layer 2.

그리고, 평탄화막(9)상에 ITO와 같은 투명한 도전물질을 증착하고 패터닝하여 데이터 전극(6')에 연결되도록 화소영역에 화소 전극(10)을 형성함으로써 하판 제작을 완료한다.Substrate fabrication is completed by depositing and patterning a transparent conductive material such as ITO on the planarization film 9 to form the pixel electrode 10 in the pixel region so as to be connected to the data electrode 6 '.

종래 기술에 따른 액정표시장치 및 그 제조방법에 있어서는 다음과 같은 문제점이 있었다.The liquid crystal display and the manufacturing method according to the prior art had the following problems.

화소영역에 형성되고 스토리지 커패시터의 상부전극으로 이용되는 공통전극 라인이 다결정 실리콘막과 실리사이드막의 이중막으로 이루어져 있으므로 빛이 통과하지 못하여 공통전극 라인이 차지하는 영역만큼 개구율이 감소된다.Since the common electrode line formed in the pixel area and used as the upper electrode of the storage capacitor is formed of a double layer of a polycrystalline silicon film and a silicide film, light does not pass and the aperture ratio is reduced by the area occupied by the common electrode line.

본 발명은 이와 같은 문제점을 해결하기 위하여 안출한 것으로 화소영역의 공통전극 라인에도 빛이 투과되도록 하여 개구율을 향상시킬 수 있는 액정표시장치 및 그 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a liquid crystal display device and a method of manufacturing the same, which can improve aperture ratio by allowing light to pass through a common electrode line of a pixel region.

도 1 - 종래 기술에 따른 액정표시장치를 보여주는 평면도1-a plan view showing a liquid crystal display according to the prior art

도 2a 내지 2h - 도 1의 A-A'선상에 따른 액정표시장치의 제조공정을 보여주는 공정단면도2A to 2H-Process cross-sectional view showing a manufacturing process of a liquid crystal display device along the line AA ′ of FIG. 1

도 3 - 본 발명 제 1 실시예에 따른 액정표시장치를 보여주는 평면도3-a plan view showing a liquid crystal display according to a first embodiment of the present invention

도 4a 내지 4g - 도 3의 B-B'선상에 따른 액정표시장치의 제조공정을 보여주는 공정단면도4A to 4G-Process cross-sectional view showing a manufacturing process of a liquid crystal display device along the line B-B 'of FIG.

도 5 - 본 발명 제 2 실시예에 따른 액정표시장치를 보여주는 평면도5-a plan view showing a liquid crystal display according to a second embodiment of the present invention

도 6a 내지 6g - 도 5의 C-C'선상에 따른 액정표시장치의 제조공정을 보여주는 공정단면도6A through 6G-Process cross-sectional view showing the manufacturing process of the liquid crystal display device along the line C-C 'of FIG.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

21 : 기판 22 : 반도체층21 substrate 22 semiconductor layer

23 : 게이트 절연막 24 : 게이트 전극23 gate insulating film 24 gate electrode

25 : 제 1 층간 절연막 26,26' : 데이터 전극25: first interlayer insulating film 26, 26 ': data electrode

27 : 제 2 층간 절연막 28 : 블랙매트릭스층27: second interlayer insulating film 28: black matrix layer

29 ; 평탄화막 30 : 공통전극29; Planarization film 30: common electrode

31 : 제 3 층간 절연막 32 : 화소전극31: third interlayer insulating film 32: pixel electrode

본 발명에 따른 액정표시장치는 매트릭스 형태의 화소영역과 상기 화소영역 사이에 서로 수직한 방향으로 형성되는 복수개의 게이트 라인과 데이터 라인을 갖는 액정표시장치에서, 기판상의 각 화소영역에 소오스 영역과 드레인 영역을 갖고 형성되는 복수개의 반도체층과, 각 반도체층의 소오스 영역과 드레인 영역에 각각 콘택되어 형성되는 데이터 라인으로 이용되는 소오스 전극 및 드레인 전극과, 데이터 라인으로 이용되는 소오스 전극을 커버하도록 소오스 전극 상부에 형성되어 빛을 차단하는 블랙매트릭스층과, 게이트 라인과 동일한 방향으로 화소영역에 걸쳐 형성되고 투명한 도전물질로 이루어져 스토리지 커패시터의 하부전극으로 이용되는 공통전극 라인과, 드레인 전극에 연결되어 각 화소영역에 형성되고 커패시터의 상부전극으로 이용되는 화소전극으로 구성되는데 그 특징이 있다.A liquid crystal display device according to the present invention is a liquid crystal display device having a plurality of gate lines and data lines formed in a direction perpendicular to each other between a pixel area in a matrix form and the pixel area, wherein a source region and a drain are formed in each pixel region on a substrate. A source electrode to cover a plurality of semiconductor layers formed with regions, source and drain electrodes used as data lines formed in contact with source and drain regions of each semiconductor layer, and source electrodes used as data lines, respectively A black matrix layer formed on the top to block light, a common electrode line formed over the pixel area in the same direction as the gate line, and made of a transparent conductive material to serve as a lower electrode of the storage capacitor, and connected to the drain electrode Formed in the area and transferred to the upper electrode of the capacitor. It is composed of the pixel electrode which is used.

본 발명에 따른 액정표시장치 제조방법은 매트릭스 형태의 화소영역과 상기 화소영역 사이에 서로 수직한 방향으로 형성되는 복수개의 게이트 라인과 데이타 라인을 갖는 액정표시장치에서, 기판상의 소정영역에 반도체층을 형성하고 반도체층을 포함한 기판 전면에 게이트 절연막을 형성하는 단계와, 반도체층의 소정영역을 지나도록 게이트 절연막상에 게이트 라인을 형성하고 게이트 라인을 마스크로 반도체층에 불순물 이온을 주입하여 소오스 영역 및 드레인 영역을 형성하는 단계와, 게이트 라인을 포함한 전면에 제 1 층간 절연막을 형성하고 반도체층의 소오스 영역 및 드레인 영역에 각각 콘택되도록 제 1 층간 절연막상에 데이터 라인으로 이용되는 소오스 전극 및 드레인 전극을 형성하는 단계와, 소오스 전극 및 드레인 전극을 포함한 전면에 제 2 층간 절연막을 형성하고 제 2 층간 절연막상에 소오스 전극을 커버하도록 블랙매트릭스층을 형성하는 단계와, 블랙매트릭스층을 포함한 전면에 평탄화막을 형성하고 평탄화막상의 소정영역에 투명 도전물질로 이루어진 공통전극 라인을 형성하는 단계와, 공통전극 라인을 포함한 전면에 제 3 층간 절연막을 형성하고 제 3 층간 절연막상의 화소영역에 드레인 전극에 콘택되도록 화소전극을 형성하는 단계로 이루어짐에 그 특징이 있다.In the liquid crystal display device manufacturing method according to the present invention is a liquid crystal display device having a plurality of gate lines and data lines formed in a direction perpendicular to each other between the pixel region of the matrix form and the pixel region, the semiconductor layer in a predetermined region on the substrate Forming a gate insulating film on the entire surface of the substrate including the semiconductor layer; forming a gate line on the gate insulating film so as to pass through a predetermined region of the semiconductor layer, and implanting impurity ions into the semiconductor layer using the gate line as a mask; Forming a drain region, and forming a first interlayer insulating film on the entire surface including the gate line and source and drain electrodes used as data lines on the first interlayer insulating film so as to contact the source and drain regions of the semiconductor layer, respectively. Forming a front surface including a source electrode and a drain electrode Forming a second interlayer insulating film and forming a black matrix layer covering the source electrode on the second interlayer insulating film, forming a planarization film on the entire surface including the black matrix layer, and forming a common conductive material in a predetermined region on the planarization film. Forming an electrode line, and forming a third interlayer insulating film on the entire surface including the common electrode line and forming a pixel electrode to contact the drain electrode in the pixel region on the third interlayer insulating film.

상기와 같은 특징을 갖는 본 발명에 따른 액정표시장치 및 그 제조방법을 첨부된 도면을 참조하여 실시예별로 설명하면 다음과 같다.The LCD according to the present invention having the features as described above and a method of manufacturing the same will be described with reference to embodiments with reference to the accompanying drawings.

제 1 실시예First embodiment

도 3은 본 발명 제 1 실시예에 따른 액정표시장치를 보여주는 평면도이고, 도 4a 내지 4g는 도 3의 B-B'선상에 따른 액정표시장치의 제조공정을 보여주는 공정단면도이다.3 is a plan view illustrating a liquid crystal display according to a first exemplary embodiment of the present invention, and FIGS. 4A to 4G are cross-sectional views illustrating a manufacturing process of the liquid crystal display according to the line BB ′ of FIG. 3.

먼저, 도 4a에 도시된 바와 같이 유리 또는 석영 등의 투명한 절연성 기판(21)상에 다결정 실리콘 등의 반도체층(22)을 형성하고 패터닝하여 섬모양의 반도체층(22)을 형성한다.First, as shown in FIG. 4A, a semiconductor layer 22 such as polycrystalline silicon is formed and patterned on a transparent insulating substrate 21 such as glass or quartz to form an island-like semiconductor layer 22.

이때, 반도체층(22)은 박막트랜지스터의 활성영역으로 이용된다.In this case, the semiconductor layer 22 is used as an active region of the thin film transistor.

그리고, 반도체층(22)상에 게이트 절연막(23)을 형성한 후, 도 4b에 도시된 바와 같이 게이트 절연막(23)을 포함한 기판(21) 전면에 게이트 전극물질을 증착하고 패터닝하여 반도체층(22) 상부에 게이트 전극(24)을 형성한다.After the gate insulating film 23 is formed on the semiconductor layer 22, a gate electrode material is deposited and patterned on the entire surface of the substrate 21 including the gate insulating film 23, as shown in FIG. 4B. 22) The gate electrode 24 is formed on the top.

그리고, 게이트 전극(24)을 마스크로 반도체층(22)에 불순물(P 또는 B)을 이온주입하고 열처리하여 소오스 영역과 드레인 영역을 형성한다.An impurity (P or B) is ion-implanted into the semiconductor layer 22 using the gate electrode 24 as a mask and heat-treated to form a source region and a drain region.

이어, 도 4c에 도시된 바와 같이 게이트 전극(24)을 포함한 기판(21) 전면에 제 1 층간 절연막(25)을 증착하고 게이트 절연막(23) 및 제 1 층간 절연막(25)을 선택적으로 제거하여 반도체층(22)의 소오스 영역 및 드레인 영역을 노출시킨다.Subsequently, as illustrated in FIG. 4C, the first interlayer insulating layer 25 is deposited on the entire surface of the substrate 21 including the gate electrode 24, and the gate insulating layer 23 and the first interlayer insulating layer 25 are selectively removed. The source region and the drain region of the semiconductor layer 22 are exposed.

그리고, 도 4d에 도시된 바와 같이, 제 1 층간 절연막(25)을 포함한 기판(21) 전면에 금속을 증착하고 패터닝하여 노출된 반도체층(22)의 소오스 영역 및 드레인 영역과 연결되도록 데이터 전극(26,26')을 형성한다.As illustrated in FIG. 4D, the metal electrode is deposited and patterned on the entire surface of the substrate 21 including the first interlayer insulating layer 25 so as to be connected to the source and drain regions of the exposed semiconductor layer 22. 26,26 ').

여기서, 데이터 전극(26)은 박막트랜지스터의 소오스 전극이 되며 데이터 전극(26')는 박막트랜지스터의 드레인 전극이 된다.Here, the data electrode 26 is a source electrode of the thin film transistor, and the data electrode 26 'is a drain electrode of the thin film transistor.

그리고, 데이터 전극(26,26')을 포함한 기판(21) 전면에 제 2 층간 절연막(27)을 증착하고 도 4e에 도시된 바와 같이, 제 2 층간 절연막(27)상에 금속과 같이 빛을 차단시킬 수 있는 막을 증착한 후 패터닝하여 데이터 전극(26)을 커버(cover)하도록 블랙매트릭스층(28)를 형성한다.Then, a second interlayer insulating film 27 is deposited on the entire surface of the substrate 21 including the data electrodes 26 and 26 ', and as shown in FIG. 4E, light is lighted like a metal on the second interlayer insulating film 27. A black matrix layer 28 is formed to cover the data electrode 26 by depositing and patterning a film that can be blocked.

이어, 블랙메트릭스층(28)를 포함한 전면에 SOG(Spin On Glass)와 같은 평탄화막(29)을 형성하여 단차를 제거하고, 도 4f에 도시된 바와 같이, 평탄화막(29)상에 ITO와 같은 투명한 도전물질을 증착하고 패터닝하여 공통전극(30)을 형성한다.Subsequently, a planarization film 29 such as spin on glass (SOG) is formed on the entire surface including the black matrix layer 28 to remove a step, and as shown in FIG. 4F, ITO and ITO are formed on the planarization film 29. The same transparent conductive material is deposited and patterned to form the common electrode 30.

여기서, 공통전극(30)은 스토리지 커패시터의 하부전극으로 이용된다.Here, the common electrode 30 is used as the lower electrode of the storage capacitor.

그리고, 공통전극(30)을 포함한 전면에 제 3 층간 절연막(31)을 형성한 다음, 도 4g에 도시된 바와 같이 제 3 층간 절연막(31)과 평탄화막(29) 및 제 2 층간 절연막(27)의 소정영역을 제거하여 반도체층(22)의 드레인 영역에 콘택된 데이터 전극(26')을 노출시킨다.After the third interlayer insulating film 31 is formed on the entire surface including the common electrode 30, as shown in FIG. 4G, the third interlayer insulating film 31, the planarizing film 29, and the second interlayer insulating film 27 are formed. ), A predetermined region is removed to expose the data electrode 26 'contacted to the drain region of the semiconductor layer 22.

그리고, 제 3 층간 절연막(31)상에 ITO와 같은 투명한 도전물질을 증착하고 패터닝하여 데이터 전극(26')에 연결되도록 화소영역에 화소전극(32)을 형성함으로써 하판 제작을 완료한다.Substrate fabrication is completed by depositing and patterning a transparent conductive material such as ITO on the third interlayer insulating layer 31 to form the pixel electrode 32 in the pixel region so as to be connected to the data electrode 26 '.

여기서, 화소전극(32)은 스토리지 커패시터의 상부 전극으로 이용된다.Here, the pixel electrode 32 is used as an upper electrode of the storage capacitor.

상기와 같이 형성되는 액정표시장치의 구조상 특징은 도 3 및 도 4g에 도시된 바와 같이, 종래처럼 반도체층상부에 공통전극을 형성하지 않고 화소전극 바로 아래에 형성하여 화소전극과 함께 스토리지 커패시터를 이룬다는 점이다.As shown in FIGS. 3 and 4G, the structural features of the liquid crystal display device formed as described above are formed directly under the pixel electrode without forming a common electrode on the semiconductor layer as in the related art, thereby forming a storage capacitor together with the pixel electrode. Is the point.

즉, 스토리지 커패시터를 이루는 화소전극과 공통전극이 ITO와 같은 투명 도전물질로 이루어지므로 스토리지 커패시터영역으로도 빛이 투과되어 개구율이 좋아지는 장점이 있다.That is, since the pixel electrode and the common electrode constituting the storage capacitor are made of a transparent conductive material such as ITO, light is also transmitted through the storage capacitor region, thereby improving the aperture ratio.

제 2 실시예Second embodiment

도 5는 본 발명 제 2 실시예에 따른 액정표시장치를 보여주는 평면도이고, 도 6a 내지 6g는 도 5의 C-C'선상에 따른 액정표시장치의 제조공정을 보여주는 공정단면도이다.5 is a plan view illustrating a liquid crystal display according to a second exemplary embodiment of the present invention, and FIGS. 6A to 6G are cross-sectional views illustrating a manufacturing process of the liquid crystal display according to the line C-C ′ of FIG. 5.

도 6a 내지 6c는 본 발명 제 1 실시예의 도 4a 내지 4c와 제조공정이 동일하므로 상세한 설명은 생략하기로 한다.6a to 6c are the same as the manufacturing process of Figs. 4a to 4c of the first embodiment of the present invention, detailed description thereof will be omitted.

도 6d에 도시된 바와 같이, 제 1 층간 절연막(25)을 포함한 기판(21) 전면에 금속을 증착하고 패터닝하여 노출된 반도체층(22)의 소오스 영역 및 드레인 영역과 연결되도록 데이터 전극(26,26')을 형성한다.As illustrated in FIG. 6D, a metal is deposited and patterned on the entire surface of the substrate 21 including the first interlayer insulating layer 25 to be connected to the source and drain regions of the exposed semiconductor layer 22. 26 ').

여기서, 데이터 전극(26)은 박막트랜지스터의 소오스 전극이 되며 데이터 전극(26')는 박막트랜지스터의 드레인 전극이 된다.Here, the data electrode 26 is a source electrode of the thin film transistor, and the data electrode 26 'is a drain electrode of the thin film transistor.

그리고, 데이터 전극(26,26')을 포함한 기판(21) 전면에 평탄화막(29)을 형성하여 단차를 제거한다.The planarization film 29 is formed on the entire surface of the substrate 21 including the data electrodes 26 and 26 'to eliminate the step difference.

이어, 도 6e에 도시된 바와 같이, 평탄화막(29)상에 금속과 같이 빛을 차단시킬 수 있는 막을 증착한 후 패터닝하여 데이터 전극(26)을 커버(cover)하도록 블랙매트릭스층(28)를 형성한다.Next, as shown in FIG. 6E, the black matrix layer 28 is deposited on the planarization layer 29 so as to cover the data electrode 26 by depositing and patterning a film capable of blocking light such as metal. Form.

그리고, 블랙매트릭스층(28)을 포함한 전면에 ITO와 같은 투명한 도전물질을 증착하고 패터닝하여 화소영역과 블랙매트릭스층(28)상에 공통전극(30)을 형성한다.The common electrode 30 is formed on the pixel region and the black matrix layer 28 by depositing and patterning a transparent conductive material such as ITO on the entire surface including the black matrix layer 28.

여기서, 공통전극(30)물질은 블랙매트릭스층(28)이 커버되도록 패터닝되는데 그 이유는 공통전극(30) 식각시 블랙매트릭스층(28)이 노출될 경우 선택비(selectivity)가 나쁠 경우에 블랙매트릭스층(28)이 제거되는 것을 막기 위해서이다.Here, the material of the common electrode 30 is patterned to cover the black matrix layer 28. The reason is that when the black matrix layer 28 is exposed when the common electrode 30 is etched, the material is black when the selectivity is poor. This is to prevent the matrix layer 28 from being removed.

또한, 공통전극(30)은 스토리지 커패시터의 하부전극으로 이용된다.In addition, the common electrode 30 is used as a lower electrode of the storage capacitor.

그리고, 도 6f에 도시된 바와 같이, 공통전극(30)을 포함한 전면에 제 2 층간 절연막(27)을 형성한 다음, 도 6g에 도시된 바와 같이 제 2 층간 절연막(27)과 평탄화막(29)의 소정영역을 제거하여 반도체층(22)의 드레인 영역에 콘택된 데이터 전극(26')을 노출시킨다.6F, the second interlayer insulating layer 27 is formed on the entire surface including the common electrode 30, and then the second interlayer insulating layer 27 and the planarization layer 29 are illustrated in FIG. 6G. ), A predetermined region is removed to expose the data electrode 26 'contacted to the drain region of the semiconductor layer 22.

그리고, 제 2 층간 절연막(27)상에 ITO와 같은 투명한 도전물질을 증착하고 패터닝하여 데이터 전극(26')에 연결되도록 화소영역에 화소전극(32)을 형성함으로써 하판 제작을 완료한다.Substrate fabrication is completed by depositing and patterning a transparent conductive material such as ITO on the second interlayer insulating layer 27 to form the pixel electrode 32 in the pixel region so as to be connected to the data electrode 26 '.

여기서도, 화소전극(32)은 스토리지 커패시터의 상부 전극으로 이용된다.Here again, the pixel electrode 32 is used as the upper electrode of the storage capacitor.

상기와 같이 형성되는 본 발명 제 2 실시예에서도 구조상 특징은 본 발명 제 1 실시예처럼 ITO와 같은 투명한 도전물질로 형성된 공통전극을 화소전극 바로 아래에 형성하여 화소전극과 함께 스토리지 커패시터를 이룸으로써 개구율을 향상시킨다는 점이고, 또한 평탄화막상에 블랙매트릭스층을 형성하고 블랙매트릭스층을 덮도록 공통전극을 형성한다는 점이다.In the second embodiment of the present invention formed as described above, the structural feature is that the common electrode formed of a transparent conductive material such as ITO is formed directly under the pixel electrode as in the first embodiment of the present invention to form a storage capacitor together with the pixel electrode to form an aperture ratio. In addition, the black electrode layer is formed on the planarization film and the common electrode is formed to cover the black matrix layer.

본 발명에 따른 액정표시장치 및 그 제조방법에 있어서는 다음과 같은 효과가 있다.The liquid crystal display device and the manufacturing method thereof according to the present invention have the following effects.

스토리지 커패시터의 상부전극과 하부전극을 모두 ITO와 같은 빛이 통과되는 투명한 도전막을 사용하여 형성함으로써 스토리지 커패시터가 차지하는 부분으로 빛이 통과되도록 하여 개구율을 향상시킨다.Both the upper electrode and the lower electrode of the storage capacitor are formed using a transparent conductive film through which light such as ITO passes, thereby allowing light to pass through the portion occupied by the storage capacitor, thereby improving the aperture ratio.

특히, HD급 액정표시장치에서는 화소(pixel)의 크기가 작아져 스토리지 커패시터가 차지하는 면적의 상대적인 부분이 크므로 본 발명의 기술을 사용할 경우 개구율을 크게 향상시킬 수 있다.In particular, in the HD class LCD, since the size of the pixel is small and the relative portion of the area occupied by the storage capacitor is large, the aperture ratio can be greatly improved when using the technique of the present invention.

Claims (7)

매트릭스 형태의 화소영역과 상기 화소영역 사이에 서로 수직한 방향으로 형성되는 복수개의 게이트 라인과 데이터 라인을 갖는 액정표시장치에 있어서, 기판상의 각 화소영역에 소오스 영역과 드레인 영역을 갖고 형성되는 복수개의 반도체층; 상기 각 반도체층의 소오스 영역과 드레인 영역에 각각 콘택되어 형성되는 데이터 라인으로 이용되는 소오스 전극 및 드레인 전극; 상기 데이터 라인으로 이용되는 소오스 전극을 커버하도록 소오스 전극 상부에 형성되어 빛을 차단하는 블랙매트릭스층; 상기 게이트 라인과 동일한 방향으로 상기 화소영역에 걸쳐 형성되고 투명한 도전물질로 이루어져 스토리지 커패시터의 하부전극으로 이용되는 공통전극 라인; 상기 드레인 전극에 연결되어 각 화소영역에 형성되고 커패시터의 상부전극으로 이용되는 화소전극을 포함하여 구성됨을 특징으로 하는 액정표시장치.A liquid crystal display device having a plurality of gate lines and data lines formed in a direction perpendicular to each other between a pixel area in a matrix form and a plurality of pixel areas, the plurality of pixel areas having a source area and a drain area formed in each pixel area on a substrate. A semiconductor layer; A source electrode and a drain electrode used as data lines formed in contact with the source region and the drain region of each semiconductor layer, respectively; A black matrix layer formed on the source electrode so as to cover the source electrode used as the data line and blocking light; A common electrode line formed over the pixel area in the same direction as the gate line and made of a transparent conductive material and used as a lower electrode of the storage capacitor; And a pixel electrode connected to the drain electrode and formed in each pixel region and used as an upper electrode of the capacitor. 제 1 항에 있어서, 상기 공통전극 라인은 블랙매트릭스층을 커버하도록 블랙메트릭스층상에도 형성됨을 특징으로 하는 액정표시장치.The liquid crystal display of claim 1, wherein the common electrode line is formed on the black matrix layer to cover the black matrix layer. 제 1 항에 있어서, 상기 공통전극 라인은 ITO(Indium Tin Oxide)로 형성됨을 특징으로 하는 액정표시장치.The liquid crystal display of claim 1, wherein the common electrode line is formed of indium tin oxide (ITO). 매트릭스 형태의 화소영역과 상기 화소영역 사이에 서로 수직한 방향으로 형성되는 복수개의 게이트 라인과 데이타 라인을 갖는 액정표시장치에서, 기판상의 소정영역에 반도체층을 형성하고, 상기 반도체층을 포함한 기판 전면에 게이트 절연막을 형성하는 단계; 상기 반도체층의 소정영역을 지나도록 게이트 절연막상에 게이트 라인을 형성하고, 상기 게이트 라인을 마스크로 상기 반도체층에 불순물 이온을 주입하여 소오스 영역 및 드레인 영역을 형성하는 단계; 상기 게이트 라인을 포함한 전면에 제 1 층간 절연막을 형성하고, 상기 반도체층의 소오스 영역 및 드레인 영역에 각각 콘택되도록 제 1 층간 절연막상에 데이터 라인으로 이용되는 소오스 전극 및 드레인 전극을 형성하는 단계; 상기 소오스 전극 및 드레인 전극을 포함한 전면에 제 2 층간 절연막을 형성하고, 상기 제 2 층간 절연막상에 상기 소오스 전극을 커버하도록 블랙매트릭스층을 형성하는 단계; 상기 블랙매트릭스층을 포함한 전면에 평탄화막을 형성하고, 상기 평탄화막상의 소정영역에 투명 도전물질로 이루어진 공통전극 라인을 형성하는 단계; 상기 공통전극 라인을 포함한 전면에 제 3 층간 절연막을 형성하고, 상기 제 3 층간 절연막상의 화소영역에 상기 드레인 전극에 콘택되도록 화소전극을 형성하는 단계를 포함하여 이루어짐을 특징으로 하는 액정표시장치 제조방법.In a liquid crystal display device having a plurality of gate lines and data lines formed in a direction perpendicular to each other between a pixel region having a matrix form and a pixel region, a semiconductor layer is formed on a predetermined region on a substrate, and the front surface of the substrate including the semiconductor layer. Forming a gate insulating film on the substrate; Forming a gate line on the gate insulating layer so as to pass through a predetermined region of the semiconductor layer, and implanting impurity ions into the semiconductor layer using the gate line as a mask to form a source region and a drain region; Forming a first interlayer insulating film on the entire surface including the gate line, and forming a source electrode and a drain electrode on the first interlayer insulating film so as to contact the source and drain regions of the semiconductor layer, respectively; Forming a second interlayer insulating film on the entire surface including the source electrode and the drain electrode, and forming a black matrix layer on the second interlayer insulating film to cover the source electrode; Forming a planarization layer on the entire surface including the black matrix layer, and forming a common electrode line made of a transparent conductive material in a predetermined region on the planarization layer; And forming a third interlayer insulating film on the entire surface including the common electrode line, and forming a pixel electrode in contact with the drain electrode on the pixel region on the third interlayer insulating film. . 제 4 항에 있어서, 공통전극 라인 및 화소전극은 ITO(Indium Tin Oxide)로 형성함을 특징으로 하는 액정표시장치 제조방법.The method of claim 4, wherein the common electrode line and the pixel electrode are formed of indium tin oxide (ITO). 제 4 항에 있어서, 상기 블랙매트릭스층은 상기 평탄화막상에 형성함을 특징으로 하는 액정표시장치 제조방법.The method of claim 4, wherein the black matrix layer is formed on the planarization layer. 제 6 항에 있어서, 상기 평탄화막상에 형성된 블랙매트릭스층을 커버하도록 블랙매트릭스층상에 공통전극 라인을 형성함을 특징으로 하는 액정표시장치 제조방법.7. The method of claim 6, wherein a common electrode line is formed on the black matrix layer to cover the black matrix layer formed on the planarization layer.
KR1019970039027A 1997-08-16 1997-08-16 liquid crystal display and method for fabricating the same KR100267980B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970039027A KR100267980B1 (en) 1997-08-16 1997-08-16 liquid crystal display and method for fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970039027A KR100267980B1 (en) 1997-08-16 1997-08-16 liquid crystal display and method for fabricating the same

Publications (2)

Publication Number Publication Date
KR19990016464A true KR19990016464A (en) 1999-03-05
KR100267980B1 KR100267980B1 (en) 2000-10-16

Family

ID=19517594

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970039027A KR100267980B1 (en) 1997-08-16 1997-08-16 liquid crystal display and method for fabricating the same

Country Status (1)

Country Link
KR (1) KR100267980B1 (en)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2772405B2 (en) * 1990-11-22 1998-07-02 株式会社日立製作所 Liquid crystal display
KR970054266U (en) * 1996-03-04 1997-10-13 Car accessory box

Also Published As

Publication number Publication date
KR100267980B1 (en) 2000-10-16

Similar Documents

Publication Publication Date Title
US7659130B2 (en) Thin film transistor array panel for display and manufacturing method thereof
US6031589A (en) Liquid crystal display device and the fabrication method thereof
KR100234892B1 (en) Structure and manufacturing method of liquid crystal display device
KR100355713B1 (en) Top gate type TFT LCD and Method of forming it
JP3072593B2 (en) Manufacturing method of liquid crystal display device
US20040262611A1 (en) [thin film tansistor array panel and fabricating method thereof]
US5751020A (en) Structure of a liquid crystal display unit having exposed channel region
KR100288772B1 (en) Liquid Crystal Display and Manufacturing Method Thereof
KR20000071625A (en) Liquid crystal display
US7480020B2 (en) Transflective liquid crystal display and method of fabricating the same
KR20060109638A (en) Array substrate for liquid crystal display device and method of fabricating the same
US20020140877A1 (en) Thin film transistor for liquid crystal display and method of forming the same
US5963285A (en) Liquid crystal display with improved electrode adhesion and method for manufacturing same
KR100192507B1 (en) A structure and fabrication method of tft-lcd
KR100223879B1 (en) Liquid crystal display device and its manufacturing method
KR20030094528A (en) array substrate for a low temperature poly silicon liquid crystal display and fabrication method of the same
KR100267995B1 (en) Lcd and its fabrication method
KR100267980B1 (en) liquid crystal display and method for fabricating the same
KR100218503B1 (en) Liquid crystal display device and its manufacturing method
KR100209622B1 (en) Liquid crystal display device and its manufacturing method
KR100339346B1 (en) Method for fabricating liquid crystal display
KR100267994B1 (en) method for manufacturing of Liquid Crystal Display
KR20000002472A (en) Method of making liquid crystal display device
KR100218578B1 (en) Structure and its manufacturing method of liquid crystal display device
KR970003742B1 (en) Thin film transistor manufacturing method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070629

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee