KR19990003374A

KR19990003374A - Mute Circuit

Info

Publication number: KR19990003374A
Application number: KR1019970027238A
Authority: KR
Inventors: 김점룡
Original assignee: 김영환; 현대전자산업 주식회사
Priority date: 1997-06-25
Filing date: 1997-06-25
Publication date: 1999-01-15

Abstract

본 발명은 뮤트회로에 관한 것으로, 특히 전원전압이 완만하게 발생할 경우, 뮤트포트를 장착하고 있음으로써, 전원전압의 변동이 발생될 경우, 뮤트출력을 내보내어 제 2 트랜지스터를 작동시키는 마이컴(1)과; 임펄스성 노이즈가 발생하여 출력되는 제 3 트랜지스터와; 상기 제 3 트랜지스터를 통해 발생되는 순간적인 팝노이즈에 의해 일정 전압 변동이 발생하는 레벨을 검출하여 이 값을 분배하는 전압분배부(4)와; 상기 전압 분배부(4)에서 분배된 값을 검출하여 이를 베이스단으로 인가하고 0.6V 이하로 인지되는 순간 컷오프가 되어 콜렉터를 접지에 대하여 개방되도록 하는 제 1 트랜지스터와; 상기 제 1 트랜지스터의 콜렉터단을 통해 출력되는 신호를 근거로, 두 개의 질렬저항을 통해 분기된 전위가 순간적으로 하이레벨로 상승하는 전위 상승부(5)와; 상기 전위 상승부(5)로 부터 출력된 분기된 전압신호를 베이스단으로 입력하여, 바이어스전압을 입력하고, 에미터와 코렉터간의 임피던스를 로우상태로 변환시킴으로써 콜렉터단을 통해 출력되는 전압신호에 따른 임피던스를 최소로 유지하는 제 2 트랜지스터를 포함하여 구성된 것을 특징으로 한다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a mute circuit. In particular, when a power supply voltage occurs slowly, a mute port is installed, and when the power supply voltage fluctuates, a microcomputer (1) which sends a mute output to operate a second transistor and; A third transistor in which impulsive noise is generated and outputted; A voltage distribution unit (4) for detecting a level at which a constant voltage variation occurs due to instantaneous pop noise generated through the third transistor and distributing this value; A first transistor that detects the value distributed by the voltage divider (4), applies it to the base end, and cuts off at the moment perceived to be 0.6V or less to open the collector to ground; A potential riser (5) in which a potential branched through two order resistances instantly rises to a high level based on a signal output through the collector terminal of the first transistor; The branched voltage signal output from the potential riser 5 is input to the base terminal, a bias voltage is input, and the impedance between the emitter and the collector is converted into a low state, thereby depending on the voltage signal output through the collector terminal. And a second transistor for keeping the impedance to a minimum.

Description

Mute Circuit

본 발명은 뮤트회로에 관한 것으로, 특히 DC 베터리 전압을 사용하는 기기의 전압차를 이용하여 뮤트(Mute)를 작동시킴으로써 노이즈를 억압할 수 있도록 된 뮤트회로에 관한 것이다.The present invention relates to a mute circuit, and more particularly, to a mute circuit capable of suppressing noise by operating a mute by using a voltage difference of a device using a DC battery voltage.

종래의 뮤트회로에서 DC 전원을 사용하는 자동차라디오 등의 전원전압이 순간적으로 변동하면 도 2의 (1)과 같이 Δt₂동안 Δv₂와 같이 급격한 전압변위가 발생하여, 이에 연관된 증폭회로의 전원전압도 동시에 변동하게 됨으로써 도 2의 (4)와 같은 임펄스성 노이즈가 발생하여, 사용자에게 불쾌감을 초래하는 문제점이 있었다.In the conventional mute circuit, if a power supply voltage such as a car radio using a DC power supply is momentarily changed, a sudden voltage shift occurs, such as Δv₂, during Δt₂ as shown in FIG. 2 (1). The fluctuation causes impulsive noise as shown in Fig. 2 (4), which causes a problem of discomfort to the user.

본 발명은 상기와 같은 종래의 문제점을 해소하기 위한 것으로, DC 전원을 사용하는 음향기기의 전원 전압변동시 발생하는 팝노이즈를 전원전압의 변동분을 검출하여 액티브 소자를 통한 스위칭회로방식에 따라 뮤트회로를 작동하고 그 결과 팝 노이즈를 제거할 수 있도록 된 회로를 제공하는 데 그 목적이 있다.The present invention is to solve the conventional problems as described above, the mute circuit according to the switching circuit method through the active element by detecting the change in the power supply voltage of the pop noise generated when the power supply voltage of the sound equipment using the DC power supply Its purpose is to provide a circuit that is capable of operating and thereby eliminating pop noise.

상기와 같은 목적을 달성하기 위하여 본 발명 뮤트회로는, 전원전압이 완만하게 발생할 경우, 뮤트포트를 장착하고 있음으로써, 전원전압이 변동이 발생될 경우, 뮤트출력을 내보내어 제 2 트랜지스터를 작동시키는 마이컴과; 임펄스성 노이즈가 발생하여 출력되는 제 3 트랜지스터와; 상기 제 3 트랜지스터를 통해 발생되는 순간적인 팝노이즈에 의해 일정 전압 변동이 발생하는 레벨을 검출하여 이 값을 분배하는 전압 분배부와; 상기 전압 분배부에서 분배된 값을 검출하여 이를 베이스단으로 인가하고 0.6V 이하로 인지되는 순간 컷오프가 되어 코렉터를 접지에 대하여 개방되도록 하는 제 1 트랜지스터와; 상기 제 2 트랜지스터의 콜렉터단을 통해 출력되는 신호를 근거로, 두 개의 직렬저항을 통해 분기된 전위가 순간적으로 하이 레벨로 상승하는 전위 상승부와; 상기 전위 상승부로 부터 출력된 분기된 전압신호를 베이스단으로 입력하여, 바이어스전압을 입력하고, 에미터와 콜렉터간의 임피던스를 로우상태로 변환시킴으로써 콜렉터단을 통해 출력되는 전압신호에 따른 임피던스를 최소로 유지하는 제 2 트랜지스터를 포함하여 구성된 것을 특징으로 한다.In order to achieve the above object, the mute circuit of the present invention is equipped with a mute port when the power supply voltage is generated slowly, and when the power supply voltage fluctuates, it outputs a mute output to operate the second transistor. A microcomputer; A third transistor in which impulsive noise is generated and outputted; A voltage divider which detects a level at which a constant voltage fluctuation occurs due to instantaneous pop noise generated through the third transistor and distributes the value; A first transistor that detects the value distributed by the voltage divider and applies it to a base end and cuts off at a moment of being perceived as 0.6 V or less to open the corrector with respect to ground; A potential riser for which a potential branched through two series resistors instantly rises to a high level based on a signal output through the collector terminal of the second transistor; Input the branched voltage signal output from the potential riser to the base stage, input the bias voltage, and convert the impedance between the emitter and the collector to a low state to minimize the impedance according to the voltage signal output through the collector stage. And a second transistor for holding.

도 1 은 본 발명의 일 실시예에 따는 뮤트회로의 구성을 나타낸 회로 구성도,1 is a circuit diagram showing the configuration of a mute circuit according to an embodiment of the present invention;

도 2 는 도 1의 뮤트회로에 따른 파형을 나타낸 파형도이다.FIG. 2 is a waveform diagram illustrating a waveform according to the mute circuit of FIG. 1.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

1 : 마이컴, 2 : 분주기, 3 : 전원증폭기, 4 : 전압분배부, 5 : 전위상승부1: microcomputer, 2: divider, 3: power amplifier, 4: voltage divider, 5: potential riser

이하, 상술한 내용을 본 발명에 따른 실시예를 통해 상세히 설명하면 다음과 같다.Hereinafter, the above-described contents will be described in detail through an embodiment according to the present invention.

본 발명은 도 1에 도시한 바와 같이, 전원전압의 변동이 발생될 경우, 뮤트출력을 내보내어 제 2 트랜지스터(Q2)를 작동시키는 마이컴(1)과; 제 3 트랜지스터(Q3)를 통해 입력된 전압신호로 부터 이를 분주하여 출력하는 분주기(2)와; 상기 분주기(2)로 부터 출력된 분주신호를 입력하여 이를 증폭후 출력하는 전원 증폭기(3)와; 임펄스성 노이즈가 발생하여 출력되는 제 3 트랜지스터(Q3)와; 상기 제 3 트랜지스터(Q3)를 통해 발생되는 순간적인 팝노이즈에 의해 일정 전압 변동이 발생하는 레벨을 검출하여 이 값을 분배하는 전압 분배부(4)와; 상기 전압 분배부(4)에서 분배된 값을 검출하여 이를 베이스단으로 인가하고, 베이스와 에미터사이의 전압이 0.6V 이하로 인지되는 순간 컷오프가 되어 콜렉터를 접지에 대하여 개방되도록 하는 제 1 트랜지스터(Q1)와; 상기 제 1 트랜지스터(Q1)의 콜렉터단을 통해 출력되는 신호가, 두 개의 직렬저항을 통해 분기되어 전위가 순간적으로 하이레벨로 상승하는 전위 상승부(5)와; ;상기 전위 상승부(5)로 부터 출력된 분기된 전압신호를 베이스단으로 입력하여, 바이어스전압을 입력하고, 에미터와 콜렉터간의 임피던스를 로우상태로 변환시킴으로써 콜렉터단을 통해 출력되는 전압신호에 따른 임피던스를 최소로 유지하는 제 2 트랜지스터(Q2)를 포함하여 본 실시예를 구성한다.As shown in FIG. 1, when the fluctuation of the power supply voltage occurs, the microcomputer 1 sends a mute output to operate the second transistor Q2; A divider 2 which divides and outputs the voltage signal inputted through the third transistor Q3; A power amplifier (3) for inputting the divided signal outputted from the divider (2) and amplifying the divided signal; A third transistor Q3 in which impulsive noise is generated and output; A voltage divider (4) for detecting a level at which a constant voltage change occurs due to instantaneous pop noise generated through the third transistor (Q3) and distributing this value; A first transistor that detects the value distributed by the voltage divider 4 and applies it to the base end, and cuts off at the moment when the voltage between the base and the emitter is 0.6 V or less to open the collector to ground. (Q1); A potential riser (5) in which a signal output through the collector terminal of the first transistor (Q1) is branched through two series resistors so that the potential rises immediately to a high level; ; Inputs the branched voltage signal output from the potential riser 5 to the base stage, inputs a bias voltage, and converts the impedance between the emitter and the collector to a low state to a voltage signal output through the collector stage. The present embodiment includes a second transistor Q2 that keeps the impedance according to a minimum.

이하, 상기와 같이 구성된 뮤트회로의 동작과정을 도 2를 참조하여 설명하면 다음과 같다.Hereinafter, an operation process of the mute circuit configured as described above will be described with reference to FIG. 2.

전원전압이 완만하게 발생하는 경우에는 마이컴 포트출력을 이용하여 처리가 가능하나, 150mS 이하의 짧은 순간에 발생되는 전원전압의 변동시에는 도 2의 예에서 보는 보아 같이, 도 2에서 (1)의 전원변동 Δv₂가 Δt₂동안에 걸쳐 일어날 경우, 통상적으로 마이컴(1)이 이 전원전압의 변동을 감지하고 도 1의 B점의 뮤트출력이 도 2의 (3)과 같이 발생되기 까지는 최소한 채터링 타임(Chattering Time)을 고려하여 100mS의 시간이 필요하다. 이러한 사이에 도 2의 (4)와 같은 임펄스성 노이즈가 발생하여 뮤트가 걸리기 전에 도 1의 Q3 증폭기를 통해 출력되는 현상이 있게 된다.When the power supply voltage is generated slowly, it can be processed using the microcomputer port output. However, when the power supply voltage is changed at a short time of 150mS or less, as shown in the example of FIG. When power fluctuation Δv₂ occurs over Δt₂, the microcomputer 1 typically detects the fluctuation of this power supply voltage and at least the chattering time (a) until the mute output of point B of FIG. 1 is generated as shown in FIG. Considering Chattering Time, 100mS is required. In the meantime, impulsive noise such as (4) of FIG. 2 is generated and outputted through the Q3 amplifier of FIG. 1 before being muted.

이러한 장애요인을 제거하기 위하여 도 2의 (1)과 같이 일정 전압이 변동하는 레벨을 설정하여 그 값 이하로 전원전압이 변동할 경우(Δt₁에서의 Δv₁값). 이 값을 도 1의 Q1이 R1, R2로 분배된 값을 D점에서 검출하고 Q1의 베이스에 인가되면 Q1은 0.6V 이하로 인지되는 순간 컷오프(Cut Off)가 되고, R4와 R3을 통해 분기된 A점의 전위는 하이 레벨로 순간적으로 상승하여, Q2의 베이스 B점에 바이어스 전압을 인가하게 되면, Q2의 에미터-콜렉터간 임피던스는 로우상태로 변환되어 C점의 임피던스를 최소로 유지하게 된다. 즉, 도 2의 (1)에서 Δt₁과Δv₁이 검출되면, 이때 Q2의 베이전위는 상기 도 2의 (2)와 같이 A점 전위를 하이 레벨로 유지하게 되고, 이것은 곧 B점의 전위를 하이로 유지하여 Q2의 에미터-콜렉터간 임피던스를 최소로 갖게 하며, Δt₁의 이후 전압에서 발생하는 도 2의 (4)와 같은 임펄스성 전압과 같이 B점의 마이컴 뮤트(3) 전압이 발생되기전까지(100mS)의 시간에 발생되는 (4)의 임펄스성 노이즈를 차단하게 되어 연산증폭기 Q3의 출력이 C점에 나타나는 것을 Q2가 차단하게 하여 출력 증폭기에서 증폭되어 청감상의 장애를 유발하던 것을 사전에 차단하게 된다.In order to eliminate such obstacles, as shown in (1) of FIG. 2, when a constant voltage fluctuates, a power supply voltage fluctuates below that value (Δv 'value at Δt'). When this value Q1 of FIG. 1 is distributed to R1 and R2 at point D and is applied to the base of Q1, Q1 becomes cut off at the moment when it is perceived to be 0.6V or less, and branches through R4 and R3. When the potential of the point A rises to a high level momentarily, and when a bias voltage is applied to the base B point of Q2, the emitter-collector impedance of Q2 is converted to a low state so that the impedance of point C is kept to a minimum. do. That is, when Δt₁ and Δv₁ are detected in Fig. 2 (1), the bay potential of Q2 maintains the point A potential at a high level as shown in Fig. 2 (2), which immediately increases the potential at point B. To keep the emitter-collector impedance of Q2 to a minimum, and until the microcomputer mute (3) point B is generated, such as the impulsive voltage as shown in (4) of FIG. It cuts out the impulsive noise of (4) generated at the time of (100mS), and the Q2 blocks the output of the operational amplifier Q3 at the point C so that it is amplified by the output amplifier and causes the hearing loss in advance. Will be blocked.

이상에서 살펴본 바와 같이 본 발명 뮤트회로는, 급격한 전압변동으로 인해 발생하는 임펄스성 팝노이즈의 제거는 물론이고 이에 따라 시청자가 청취하기에 편안하게 한 발명이다.As described above, the mute circuit of the present invention, as well as the removal of the impulsive pop noise caused by the sudden voltage fluctuations, as well as thereby makes the viewer comfortable listening.

Claims

When the power supply voltage is generated gently, the mute port is mounted, and when a change in the power supply voltage occurs, the microcomputer outputs a mute output to operate the second transistor; A third transistor in which impulsive noise is generated and outputted; A voltage divider which detects a level at which a constant voltage fluctuation occurs due to instantaneous pop noise generated through the third transistor and distributes the value; A first transistor that detects the value distributed by the voltage divider and applies it to a base end, and cuts off at a moment of being perceived as 0.6 V or less to open the collector to ground; A potential riser for which a potential branched through two series resistors instantly rises to a high level based on a signal output through the collector terminal of the first transistor; Input the branched voltage signal output from the potential riser to the base stage, input the bias voltage, and convert the impedance between the emitter and the collector to a low state to minimize the impedance according to the voltage signal output through the collector stage. And a second transistor for holding.